CN105097560B - 封装半导体器件的方法和用于执行所述方法的设备 - Google Patents

封装半导体器件的方法和用于执行所述方法的设备 Download PDF

Info

Publication number
CN105097560B
CN105097560B CN201410756578.XA CN201410756578A CN105097560B CN 105097560 B CN105097560 B CN 105097560B CN 201410756578 A CN201410756578 A CN 201410756578A CN 105097560 B CN105097560 B CN 105097560B
Authority
CN
China
Prior art keywords
semiconductor devices
module
heat dissipating
flexible substrate
white space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410756578.XA
Other languages
English (en)
Other versions
CN105097560A (zh
Inventor
金俊
金俊一
金成振
金学模
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
DB HiTek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DB HiTek Co Ltd filed Critical DB HiTek Co Ltd
Publication of CN105097560A publication Critical patent/CN105097560A/zh
Application granted granted Critical
Publication of CN105097560B publication Critical patent/CN105097560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供封装安装在柔性衬底上的半导体器件的方法，所述柔性衬底具有纵向延伸的带形状并且包括沿其延伸方向排列的封装区域。检测所述封装区域中其上未安装半导体器件的空白区域。当检测到所述空白区域时，将散热涂料组合物施加在安装于除所述空白区域以外的剩余封装区域上的所述半导体器件上以形成第一散热层。当未检测到所述空白区域时，将所述散热涂料组合物施加在安装于所述封装区域上的所述半导体器件上以形成第二散热层。这里，所述第一散热层通过灌封工艺形成，并且所述第二散热层通过丝网印刷工艺形成。

Description

封装半导体器件的方法和用于执行所述方法的设备
技术领域
本发明涉及封装半导体器件的方法和用于执行所述方法的设备，更具体地，涉及封装安装在柔性衬底，例如覆晶薄膜(COF)带、带载封装(TCP)带等，上的半导体器件的方法，以及用于执行所述方法的设备。
背景技术
通常，例如液晶显示器(LCD)的显示设备可包括液晶面板和布置在所述液晶面板的背面上的背光单元。例如驱动器集成电路(IC)的半导体器件可用于驱动所述液晶面板。这些半导体器件可以使用例如COF、TCP、玻璃覆晶(COG)等的封装技术连接到所述液晶面板。
高分辨率显示装置可能需要由所述半导体器件提供增加的驱动负载。在COF型半导体封装的特定情况下，该增加的驱动负载可导致增加的热生成，从而导致与对增加散热的需要有关的问题。
为了解决对增加散热的需要，已经开发的一些现有技术方法涉及使用粘合构件增加散热片。例如，韩国公开特许公报第10-2009-0110206号公开了COF型半导体封装，其包括柔性衬底、安装在所述柔性衬底的顶表面上的半导体器件和通过使用粘合构件安装在所述柔性衬底的底表面上的散热片。
然而，由于柔性衬底的相对低的热导率，安装在柔性衬底的底表面上的散热片可能是低效的。此外，此类散热片通常具有通过使用例如铝的金属制成的板形状，从而可能会降低COF型半导体封装的柔性。此外，随着时间的推移，在正常使用中，散热片可能会从柔性衬底分离。
发明内容
本发明提供能够充分地改善半导体器件的散热效率的封装方法和用于执行所述封装方法的设备。
根据示例性实施方案，封装安装在柔性衬底上的半导体器件的方法可包括检测封装区域中其上未安装半导体器件的空白区域，所述柔性衬底具有纵向延伸的带并且包括沿其延伸方向排列的封装区域。所述方法还可包括响应于检测到所述空白区域，在安装于除所述空白区域以外的剩余封装区域上的半导体器件上施加散热涂料组合物以形成第一散热层。所述方法还可包括响应于未检测到所述空白区域，在安装于封装区域上的半导体器件上施加散热涂料组合物以形成第二散热层。第一散热层通过灌封工艺形成，并且第二散热层通过丝网印刷工艺形成。
在一些示例性实施方案中，可将柔性衬底传送通过第一封装模块以执行灌封工艺和通过第二封装模块以执行丝网印刷工艺。
在一些示例性实施方案中，当在位于第一封装模块的处理区域中的封装区域中检测到空白区域时，灌封工艺可在除所述空白区域以外的位于第一封装模块的处理区域中的剩余封装区域上同时进行。在一些示例性实施方案中，当未在位于第一封装模块的处理区域中的封装区域中检测到空白区域时，可将位于第一封装模块的处理区域中的封装区域传送到第二封装模块中。
在一些示例性实施方案中，在位于第二封装模块的处理区域中的封装区域上的丝网印刷工艺可同时进行。
在一些示例性实施方案中，所述方法可进一步包括固化所述第一或第二散热层。
在一些示例性实施方案中，可将柔性衬底传送通过固化模块，并且所述第一或第二散热层可以通过布置在所述固化模块中的加热器进行固化。
在一些示例性实施方案中，所述方法可进一步包括形成填充限定于所述柔性衬底与所述半导体器件之间的空间的底部填充层。
在一些示例性实施方案中，所述底部填充层的形成可包括将柔性衬底传送通过底部填充模块，并在位于所述底部填充模块的处理区域中的所述柔性衬底的封装区域与所述半导体器件之间形成底部填充层。在所述空白区域上底部填充过程可被省略。
在一些示例性实施方案中，所述方法可进一步包括固化所述底部填充层。
在一些示例性实施方案中，所述散热涂料组合物可包含约1重量％到约5重量％的表氯醇双酚A树脂、约1重量％到约5重量％的改性环氧树脂、约1重量％到约10重量％的固化剂、约1重量％到约5重量％的固化促进剂和剩余量的散热填料。
在一些示例性实施方案中，所述改性环氧树脂可以是羧基封端的丁二烯丙烯腈(CTBN)改性环氧树脂、胺封端的丁二烯丙烯腈(ATBN)改性环氧树脂、腈丁二烯橡胶(NBR)改性环氧树脂、丙烯酸橡胶改性环氧树脂(ARMER)、聚氨酯改性环氧树脂或硅改性环氧树脂。
在一些示例性实施方案中，所述固化剂可以是酚醛清漆型酚醛树脂。
在一些示例性实施方案中，所述固化促进剂可以是基于咪唑的固化促进剂或基于胺的固化促进剂。
在一些示例性实施方案中，所述散热填料可包括粒径为约0.01μm到约50μm的氧化铝。
进一步的示例性实施方案可包括封装安装在柔性衬底上的半导体器件的方法，所述柔性衬底具有纵向延伸的带形状，包括沿其延伸方向排列的封装区域，并且在其上限定多个由预定数量的封装区域构成的封装组。所述方法可包括将柔性衬底传送通过第一封装模块和第二封装模块，在所述第一封装模块中执行灌封工艺以在半导体器件上形成第一散热层，在所述第二封装模块中执行丝网印刷工艺以在半导体器件上形成第二散热层。所述方法还可包括检测封装区域中其上未安装半导体器件的空白区域。所述方法包括，响应于检测到所述空白区域，在安装于除所述空白区域以外的封装组的剩余封装区域上的半导体器件上施加散热涂料组合物以形成第一散热层。所述方法还包括，响应于未检测到所述空白区域，在安装于封装组的封装区域上的半导体器件上施加散热涂料组合物以形成第二散热层。
另外的示例性实施方案包括用于封装安装在柔性衬底上的半导体器件的设备，所述柔性衬底具有纵向延伸的带形状并且包括沿其延伸方向排列的封装区域。所述设备可包括配置成供应所述柔性衬底的退绕机模块、配置成回收所述柔性衬底的重绕机模块，以及布置在所述退绕机模块与所述重绕机模块之间以便通过使用灌封工艺在所述半导体器件上施加散热涂料组合物的第一封装模块。所述第一封装模块被配置成形成封装所述半导体器件的第一散热层。所述设备还包括布置在所述第一封装模块与所述重绕机模块之间以使用丝网印刷工艺在所述半导体器件上施加散热涂料组合物的第二封装模块。所述第二封装模块被配置成形成封装所述半导体器件的第二散热层。所述设备进一步包括控制单元，其配置成检测封装区域中其上未安装半导体器件的空白区域；控制第一封装模块的操作以在检测到空白区域时，在安装于除所述空白区域以外的剩余封装区域上的半导体器件上形成第一散热层；并且控制第二封装模块的操作以在未检测到空白区域时，在半导体器件上形成第二散热层。
在一些示例性实施方案中，所述设备可进一步包括配置成固化所述第一或第二散热层的固化模块。
在一些示例性实施方案中，所述设备可进一步包括配置成在所述柔性衬底与所述半导体器件之间形成底部填充层的底部填充模块。
在一些示例性实施方案中，所述设备可进一步包括配置成固化所述底部填充层的预固化模块。
以上概述仅出于概述一些实例性实施方案以提供对本发明的一些方面的基本理解的目的而提供。因此，应理解，上述实施方案仅仅是实例，并且不应被解释为以任何方式缩小本发明的范围或精神。应理解，本发明的范围除了在这里概述的那些实施方案以外还包括许多潜在的实施方案，其中一些将在下文进一步描述。
附图说明
示例性实施方案可根据下文描述结合附图更详细地理解，其中：
图1描绘了根据一些示例性实施方案适合执行封装半导体器件的方法的设备的示意图；
图2描绘了根据一些示例性实施方案图1的柔性衬底的示意图；
图3描绘了根据一些示例性实施方案图1的第一封装模块的示意图；
图4-6描绘了根据一些示例性实施方案图1的丝网印刷单元的示意性侧视图；
图7和8描绘了示意性前视图，所述前视图示出了根据一些示例性实施方案图1的第二封装模块的操作；
图9-13描绘了示意性剖视图，所述剖视图示出了根据一些示例性实施方案封装半导体器件的方法；
图14描绘了根据一些示例性实施方案适合执行封装半导体器件的方法的设备的示意图；并且
图15-19描绘了示意性剖视图，所述剖视图示出了根据一些示例性实施方案封装半导体器件的方法。
具体实施方式
在下文中，将参照附图详细地描述具体实施方案。然而，本发明可以不同的形式体现，并且不应被解释为限于这里所述的实施方案。而是，提供这些实施方案以使本发明全面且完整，并且将本发明的范围充分地传达给本领域技术人员。
还应理解，当元件或层被称为在另一个之“上”时，它可以直接在另一个层、薄膜、区域或板上，或者也可存在一个或多个中间元件或层。另一方面，应理解，当元件被直接布置在另一个元件上或连接到另一个元件时，其间不可存在再一个元件。此外，尽管例如“第一”、“第二”和“第三”的序数在本发明的各个实施方案中用来描述各个元件、组合物、区域和/或层，但这些术语仅仅是出于便于提及和/或为特定元件、区域、层和/或部分提供先行基础而使用。因此，除非明确说明，这些术语不应被解释为描述或暗示元件、组合物、区域和/或层的特定次序或顺序。
在下文的描述中，技术术语仅用于说明特定示例性实施方案，并不意欲限制本发明。此外，除非另有定义，所有术语，包括本文所用的技术和科学术语应理解为具有与本发明所属领域的普通技术人员所通常理解的含义相同的含义。应进一步理解，术语，例如在常用词典中定义的那些，应解释为具有与其在相关领域的上下文中的含义一致的含义。此类术语不应以过于正式的意义来解释，除非在此明确定义。
本文参照特定实例性实施方案的示意图描述一些实例性实施方案。由于例如制造技术和/或公差，预期图示的尺寸和形状会有变化。此外，这些示意图没有按比例绘制。因此，实例性实施方案不应被解释为限于本文所示的区域的特定尺寸或形状。例如，由于例如使用特定的制造方法和/或过程或伴随组件的设计公差，预期所示形状会有偏差。因此，应理解，图中所示的区域并不意欲示出装置、设备、区域或区的区域的实际大小或形状，并且不意欲限制本发明的概念或权利要求的范围。
图1描绘了根据一些示例性实施方案用于执行封装半导体器件的方法的设备的示意图，并且图2描绘了如图1中所描绘的柔性衬底的示意图。
参照图1和2，用于封装半导体器件120的设备10可用于封装安装在柔性衬底110上的半导体器件120。具体地，柔性衬底110可以是用于制造覆晶薄膜(COF)型半导体封装的COF型带。另外地或替代地，柔性衬底110可实现为TCP带、球栅阵列(BGA)带或专用集成电路(ASIC)带。
柔性衬底110可具有纵向延伸的带形状，并且如图2中所示，柔性衬底110可包括多个沿其长度延伸的封装区域110A。半导体器件120可通过例如芯片接合工艺安装在封装区域110A上。
在执行芯片接合工艺后，安装在柔性衬底上的半导体器件120可通过检查过程进行检查。所述检查过程可确定半导体器件120中有缺陷的半导体器件。这些有缺陷的半导体器件可从柔性衬底110移除。例如，有缺陷的半导体器件120可通过“冲孔”方法从柔性衬底110移除。因此，柔性衬底110可包括一个或多个空白区域110B，其上由于在检查过程期间移除了有缺陷的半导体器件而未安装半导体器件120，如图2中所示。由于“冲孔”过程，可在空白区域110B中形成穿孔110C。
根据一些示例性实施方案，多个封装组110D可以限定在柔性衬底110上。各封装组110D可包括预定数量的封装区域110A。例如，各封装组110D可包括6个封装区域110A。然而，应了解，限定在封装组110D内的封装区域110A的数量可以变化。例如，给定的封装组可包括多于6个或少于6个封装区域110A。在一些实施方案中，不同的封装组可包括不同数量的封装区域。
再次参照图1，封装设备10可包括用于供应柔性衬底110的退绕机模块20和用于回收柔性衬底110的重绕机模块25。退绕机模块20和重绕机模块25可分别包括用于供应柔性衬底110的供应卷轴22和用于回收柔性衬底110的回收卷轴27。此外，尽管没有示出，但退绕机模块20和重绕机模块25各自可包括分别用于旋转供应卷轴22和回收卷轴27的驱动单元。
第一封装模块30和第二封装模块40可布置在退绕机模块20与重绕机模块25之间。第一封装模块30和第二封装模块40可在半导体器件120上执行封装过程。
图3描绘了图1的第一封装模块的示意图。第一封装模块30可包括第一封装室32。柔性衬底110可纵向传送通过第一封装室32。
根据一些示例性实施方案，可将散热涂料组合物施加在位于封装室32中的半导体器件120上。用于封装半导体器件120的第一散热层(参见例如图11的附图标记130)可形成于半导体器件120上。在本实例性实施方案中，第一散热层130可以通过灌封工艺形成。例如，用于在半导体器件120上施加散热涂料组合物的灌封单元34可布置在封装室32中。例如，6个对应于封装区域110A的灌封单元34可布置在第一封装室32中。封装区域110A可构成单一封装组110D。
灌封单元34可通过第一封装驱动单元36沿竖直和水平轴移动。例如，尽管未详细示出，但第一封装驱动单元36可包括配置成沿竖直和水平轴移动灌封单元34的笛卡坐标式机械手。
封装室32也可以容纳用于支撑柔性衬底110的支撑构件38。支撑构件38可以具有平坦的顶表面。如附图中所示，支撑构件38可部分地支撑布置在灌封单元34下方的柔性衬底110。在一些实施方案中，支撑构件38可具有多个真空孔(未示出)，以通过使用真空将柔性衬底110的一部分吸附和固定到支撑构件38。此外，尽管未详细示出，但支撑构件38可以在竖直方向上移动，以支撑柔性衬底110。
如图3中所示，第一处理区域30A可限定在封装室32中。第一处理区域30A可限定执行用于形成第一散热层130的灌封工艺的区域。第一处理区域30A可限定在灌封单元34与支撑构件38之间。灌封单元34可对布置在第一处理区域30A中的半导体器件，即布置在第一处理区域30A中的封装组110D执行第一封装过程。
如果在位于第一处理区域30A中的封装区域110A中存在空白区域110B，则可在对应于除空白区域110B以外的各封装区域110A的半导体器件120上执行封装过程。在封装区域110A上的封装过程可以同时进行。
如图3中所示，第一封装驱动单元36可使各灌封单元34下降，以使灌封单元34靠近半导体器件120。然而，第一封装驱动单元36也可配置成阻止布置在空白区域(例如空白区域110B)上方的任何灌封单元下降。另外，第一封装驱动单元36可配置成水平移动灌封单元34，以便同时执行在半导体器件120上的第一封装过程。可通过剩余灌封单元34将散热涂料组合物施加在半导体器件120上。因此，半导体器件120可由所述散热涂料组合物封装。
根据一些示例性实施方案，封装设备10可包括用于检测空白区域110B的照相机62以及用于控制第一封装驱动单元36和灌封单元34的操作的控制单元60。所述控制单元可控制第一封装驱动单元36和灌封单元34，以使在空白区域110B上不执行第一封装过程。照相机62可以位于第一封装室32中，并且可以配置成检查在位于第一处理区域30A中的封装组110D中是否包括空白区域110B。
另外地或替代地，可获得表明存在空白区域110B的信息并在封装过程之前提供给控制单元60。也就是说，可将从对半导体器件120的检查过程和冲孔过程产生的数据提供给控制单元60，以配置或协助封装过程。控制单元60可以通过使用先前提供的数据和由照相机62检测的数据控制第一封装驱动单元36和灌封单元34的操作。
根据一些示例性实施方案，如果未在封装区域110A中检测到空白区域110B，则第一封装过程可以省略，并可将封装区域110A传送到第二封装模块中。
再次参照图1，第二封装模块40可包括第二封装室42。柔性衬底110可以水平地传送通过第二封装室42。
根据示例性实施方案，可将散热涂料组合物施加在位于第二封装室42中的半导体器件120上。因此，用于封装半导体器件120的第二散热层(参见图13的附图标记140)可形成于半导体器件120上。第二散热层140可通过丝网印刷工艺同时形成。例如，用于在半导体器件120上施加散热涂料组合物的丝网印刷单元44可布置在第二封装室42中。
图4-6是图1的丝网印刷单元的示意性侧视图。参照图4-6，丝网印刷单元44可包括掩模46、喷嘴48和刮板50。所述掩模可限定开口46A，所述散热涂料组合物通过所述开口46A施加在半导体器件120上。喷嘴48可在掩模46上供应散热涂料组合物。刮板50可以用散热涂料组合物填充开口46A。
第二封装模块40可包括第二封装驱动单元54，其用于竖直移动丝网印刷单元44以将掩模46放置在柔性衬底110上和水平移动刮板50以用散热涂料组合物填充开口46A。
根据一些示例性实施方案，掩模46可限定多个对应于包含在一个封装组110D中的半导体器件120的开口46A。例如，掩模46可以具有6个开口46A。掩模46可以安装在具有方环形状的框架52的底表面上。框架52可具有预定厚度(例如，1mm、3mm、5mm或1cm)，以防止供应在掩模46上的散热涂料组合物泄漏出掩模。框架52可连接到第二封装驱动单元54。
各开口46A可以使半导体器件120以及柔性衬底110的顶表面的与半导体器件120邻接的部分暴露。
第二封装驱动单元54可包括用于竖直移动丝网印刷单元44的第一驱动单元54A、用于移动喷嘴48的喷嘴驱动单元54B、用于水平移动刮板50的水平驱动单元54C和用于竖直移动刮板50的第二竖直驱动单元54D。
第一驱动单元54A可以连接到框架52，以使丝网印刷单元44下降，由此掩模46与柔性衬底110紧密接触。喷嘴驱动单元54B可移动喷嘴48，以便将散热涂料组合物供应到掩模46上的预定位置。喷嘴驱动单元54B可移动喷嘴48，以使刮板50与喷嘴48不相互干扰。
根据一些示例性实施方案，丝网印刷单元44可包括用于用散热涂料组合物填充开口46A的第一刮板50A和第二刮板50B。
第一刮板50A可如图5中所示与掩模46向上间隔预定距离。第一刮板可通过水平驱动单元54C在第一水平方向上移动。第一刮板的水平移动可使散热涂料组合物填充到开口46A中。因此，可在开口46A中形成用于封装半导体器件120的第二散热层140。
第二刮板50B可在与第一水平方向相对的第二水平方向上移动，以移除残留在掩模46上的多余的散热涂料组合物，如图6中所示。这里，可通过第二竖直驱动单元54D使第二刮板50B与掩模46的顶表面紧密接触。
根据一些示例性实施方案，丝网印刷工艺可以通过使用单一刮板执行。在这种情况下，第二竖直驱动单元54D可以调节刮板的高度。例如，当在第一水平方向上移动刮板时，所述刮板可以与掩模46的顶表面间隔预定的距离。当在第二水平方向上移动刮板时，可使所述刮板与掩模46的顶表面紧密接触。
图7和8描绘了示意性前视图，所述前视图示出了图1的第二封装模块的操作。参照图7，用于支撑柔性衬底110的支撑构件56可布置在第二封装室42中。支撑构件56可以具有平坦的顶表面。如附图中所示，支撑构件56可部分地支撑布置在丝网印刷单元44下方的柔性衬底110。支撑构件56可具有多个真空孔(未示出)，以通过使用真空将布置在支撑构件56上的柔性衬底110的一部分吸附和固定到支撑构件56。此外，尽管未详细示出，但支撑构件56可以竖直移动，以支撑柔性衬底110。
如图7中所示，执行第二封装过程的第二处理区域40A可限定在第二封装室42中。第二处理区域40A可以限定在丝网印刷单元44与支撑构件56之间。因此，丝网印刷单元44可对布置在第二处理区域40A中的半导体器件120执行第二封装过程。例如，一个封装组110D可以布置在第二处理区域40A中。可对特定封装组110D内的各半导体器件120同时执行第二封装过程。例如，可在封装组110D的6个半导体器件120中的每一者上执行封装过程。
第二封装模块40的操作可以通过控制单元60来控制。第二封装室也可包括配置成检查传送到第二处理区域40A中的封装组110D的照相机64。
根据一些示例性实施方案，可以选择性地对封装组110D执行第一封装过程和第二封装过程。例如，可以根据空白区域110B是否位于封装组110D中对第一封装过程和第二封装过程进行选择。
例如，当第一封装组包括空白区域110B，并且第二封装组不包括空白区域110B时，可对第一封装组执行第一封装过程，并且可对第二封装组执行第二封装过程。
如果对第一封装组执行第二封装过程，则供应到掩膜46上的散热涂料组合物可被供应到空白区域110B的穿孔110C中。因此，理想的是，对第一封装组执行第一封装过程，并对第二封装组执行第二封装过程。
由于第二封装过程，即丝网印刷工艺所需要的时间少于第一封装过程，即灌封工艺所需要的时间，因此，理想的是，对不包括空白区域110B的第二封装组执行第二封装过程。
再次参照图1，封装设备10可包括用于固化形成在半导体器件120上的第一散热层130或第二散热层140的固化模块70。固化模块70可包括固化室72。柔性衬底110可传送通过固化室72。多个加热器74可沿柔性衬底110的传送路径布置在固化室72内。固化室72还可包括用于调节柔性衬底110的传送距离的辊76。例如，柔性衬底110可以沿具有蛇形图案的传送路径传送。第一散热层130或第二散热层140可通过加热器74进行固化。
在下文中，将参照附图描述根据示例性实施方案封装半导体器件120的方法。图9-13描绘了示意性剖视图，所述剖视图示出了根据示例性实施方案封装半导体器件的方法。
如图1中所示，柔性衬底110可通过第一封装模块30、第二封装模块40和固化模块70在退绕机模块20与重绕机模块25之间传送。
如图9中所示，信号线112，例如导电图案可以布置在柔性衬底110上。此外，用于保护信号线112的绝缘层114也可以布置在柔性衬底110上。半导体器件120可以接合到柔性衬底110，以使半导体器件120通过金凸块和/或焊料凸块连接到信号线112。例如，各信号线112可由例如铜的导电材料形成。绝缘层114可以是表面抗蚀剂(SR)层或阻焊层。
例如，当将包括空白区域110B的第一封装组传送到第一封装模块30中时，可由照相机62检测空白区域110B。在所述第一封装组位于第一处理区域30A中后，可在第一封装组的半导体器件120上形成第一散热层130。这里，控制单元60可以控制第一封装模块30的操作，以使在空白区域110B上第一封装过程被省略。
在第一处理区域30A中，散热涂料组合物可以通过灌封单元34施加在半导体器件120上。因此，第一散热层130可以形成于半导体器件120上。
根据一些示例性实施方案，如图10中所示，散热涂料组合物可以施加到半导体器件120的侧表面以及柔性衬底110的顶表面的与半导体器件120的侧表面邻接的部分上，以形成侧面散热层132。然后，如图11中所示，散热涂料组合物可以施加到半导体器件120的顶表面上，以形成上部散热层134。
第一封装驱动单元36可使灌封单元34下降，以使灌封单元34置于靠近除空白区域110B以外的剩余封装区域110A上的半导体器件120。然后，为形成侧面散热层132，灌封单元34可沿半导体器件120的侧表面水平移动。灌封单元34可以水平移动跨过半导体器件120，以形成上部散热层134。
作为另一个实例，当将不包括空白区域110B的第二封装组传送到第一封装模块30中时，控制单元60可以控制退绕机模块20和重绕机模块25的操作，以使第二封装组首先通过第一封装模块30，然后进入第二封装模块40中。
参照图12，可对传送到第二封装模块40的第二处理区域40A中的第二封装组的半导体器件120执行第二封装过程，即丝网印刷工艺。例如，限定开口46A的掩模46可以布置在柔性衬底110上，并且散热涂料组合物可通过喷嘴48供应到掩模46上。然后，可通过使用刮板50用散热涂料组合物填充各开口46A的内部。
在执行了丝网印刷工艺后，可将掩模46从柔性衬底110移除。因此，如图13中所示，可在柔性衬底110上形成用于封装半导体器件120的第二散热层。
在执行第一或第二封装过程时，散热涂料组合物会渗透到柔性衬底110与半导体器件120之间的空间中。然而，如果散热涂料组合物未充分地渗透到柔性衬底110与半导体器件120之间的空间中，则可如附图中所示在柔性衬底110与半导体器件120之间形成空气层。
根据一些示例性实施方案，可调节散热涂料组合物的粘度，以确保散热涂料组合物充分地渗透到柔性衬底110与半导体器件120之间的空间中。在此类情况下，可通过散热涂料组合物的渗透在柔性衬底110与半导体器件120之间形成一个或多个底部填充层。
在形成第一散热层130或第二散热层140后，可将柔性衬底110传送到固化室72中。在柔性衬底110被传送通过固化室72时，半导体器件120上的第一散热层130或第二散热层140可以固化。第一散热层130或第二散热层140可在约140℃到约160℃的温度下固化。例如，散热层130可在约150℃的温度下进行固化。使散热层130固化可以完成封装过程，从而提供具有改善的散热特性和柔性的半导体封装100。
根据一些实例性实施方案，散热涂料组合物可包含表氯醇双酚A树脂、改性环氧树脂、固化剂、固化促进剂、散热填料和/或它们的组合。具体地，在一些示例性实施方案中，所述散热涂料组合物可包含约1重量％到约5重量％的表氯醇双酚A树脂、约1重量％到约5重量％的改性环氧树脂、约1重量％到约10重量％的固化剂、约1重量％到约5重量％的固化促进剂和剩余量的散热填料。
使用表氯醇双酚A树脂可以改善散热涂料组合物的粘合性，并且使用改性环氧树脂可以改善固化过程期间和之后散热层的柔性和弹性。具体地，所述改性环氧树脂可包括羧基封端的丁二烯丙烯腈(CTBN)改性环氧树脂、胺封端的丁二烯丙烯腈(ATBN)改性环氧树脂、腈丁二烯橡胶(NBR)改性环氧树脂、丙烯酸橡胶改性环氧树脂(ARMER)、聚氨酯改性环氧树脂、硅改性环氧树脂等。
所述固化剂可包括酚醛清漆型酚醛树脂。例如，可使用通过使苯酚、甲酚和双酚A中的一种与甲醛反应获得的酚醛清漆型酚醛树脂。
所述固化促进剂可包括基于咪唑的固化促进剂或基于胺的固化促进剂。例如，所述基于咪唑的固化促进剂可包括咪唑、异咪唑、2-甲基咪唑、2-乙基-4-甲基咪唑、2,4-二甲基咪唑、丁基咪唑、2-甲基咪唑、2-苯基咪唑、1-苄基-2-甲基咪唑、1-丙基-2-甲基咪唑、1-氰乙基-2-甲基咪唑、1-氰乙基-2-乙基-4-甲基咪唑、苯基咪唑、苄基咪唑等，以及它们的组合。
所述基于胺的固化促进剂可包括脂族胺、改性脂族胺、芳族胺、仲胺、叔胺等，以及它们的组合。例如，所述基于胺的固化促进剂可包括苄基二甲基胺、三乙醇胺、三亚乙基四胺、二亚乙基三胺、三乙胺、二甲基氨基乙醇、间二甲苯二胺、异佛尔酮二胺等，以及它们的组合。
所述散热填料可包括粒径为约0.01μm到约50μm，优选约0.01μm到约20μm的氧化铝。所述散热填料可以用来改善固化的散热层130的热导率。具体地，基于所述散热涂料组合物的总量，所述散热涂料组合物可包含约75重量％到约95重量％的所述散热填料。散热层130的热导率可以调节到约2.0W/mK到约3.0W/mK的范围内。此外，散热层130的粘合度可以用表氯醇双酚A树脂和改性环氧树脂调节到约8MPa到约12MPa的范围内。
所述散热涂料组合物的粘度可以调节到约100Pas到约200Pas的范围内，并且所述散热涂料组合物可以在约140℃到约160℃的温度范围内固化。所述散热涂料组合物的粘度可通过使用B型旋转粘度计测定，并且具体地可以在约20rpm的转子旋转速度下在约23℃的温度下测定。
根据一些示例性实施方案，散热层130可以直接形成于半导体器件120的顶表面和侧表面上，从而改善半导体器件120的散热效率。由于散热层130具有改善的柔性和粘合性，因此，散热层130从柔性衬底110和半导体器件120分离的可能性可降低。此外，与传统的封装和散热技术相比，半导体封装100的柔性可大幅改善。
通过使用封装组，例如封装组110D可以提高半导体封装过程的生产率。这些包括多个封装区域110A的封装组使得可有利地基于在封装组内是否限定有空白区域来选择第一封装过程或第二封装过程。以这种方式选择性地使用封装过程可通过允许在组不含空白空间的情况下使用更有效的过程而提供显著增加的封装过程生产率。
图14描绘了根据一些示例性实施方案适合执行封装半导体器件的方法的设备的示意图；并且图15-19描绘了示意性剖视图，所述剖视图示出了根据一些示例性实施方案封装半导体器件的方法。
参照图14，用于封装半导体器件120的设备10可包括底部填充模块80，其用于在柔性衬底110与半导体器件120之间形成底部填充层(参见例如图15的附图标记150)，以及用于固化底部填充层150的预固化模块90。底部填充模块80和预固化模块90可以布置在退绕机模块20与第一封装模块30之间。柔性衬底110可以通过底部填充模块80和预固化模块90传送到第一封装模块30中。
底部填充模块80可包括底部填充室82。柔性衬底110可以水平传送通过底部填充室82。底部填充模块80还可包括灌封单元84，其用于在布置于底部填充室82中的柔性衬底110与半导体器件120之间注入底部填充树脂。灌封单元84可通过底部填充驱动单元86在竖直和水平方向上移动。
此外，还可在底部填充室82内提供用于支撑柔性衬底110的支撑构件88。尽管未示出，但支撑构件88可限定用于将柔性衬底110吸附和固定到支撑构件88的真空孔。此外，执行底部填充过程的第三处理区域(未示出)可以限定在底部填充室82中。所述第三处理区域可以限定在灌封单元84与支撑构件88之间。所述底部填充过程可以同时对布置在第三处理区域中的半导体器件120执行。
底部填充模块80可包括多个对应于包括在一个封装组110D中的封装区域110A的灌封单元84。例如，底部填充模块80可包括6个灌封单元84。底部填充模块80还可包括照相机66，其用于检测底部填充室82内的柔性衬底110的封装区域119A中的空白区域110B。底部填充驱动单元86和灌封单元84的操作可以通过控制单元60来控制。具体地，所述控制单元可以控制底部填充驱动单元76和灌封单元84，以省略在空白区域110B上的底部填充过程。
当在封装组110D中具有空白区域110B并传送到底部填充模块80中时，底部填充驱动单元86可使其余的灌封单元84下降，以使灌封单元邻近半导体器件。可阻止与一个或多个与空白区域110B对应的灌封单元下降。另外，底部填充驱动单元86可水平移动灌封单元84，以便对各半导体器件120同时执行底部填充过程。布置在空白区域110B上方的灌封单元84可不操作，以阻止底部填充树脂供应到空白区域110B的穿孔110C中。
在通过底部填充模块80执行底部填充过程后，柔性衬底110可以通过预固化模块90传送到第一封装模块30中。预固化模块90可包括用于固化底部填充层150的加热器92。
参照图15，灌封单元84可向柔性衬底110的顶表面的与半导体器件120的侧表面邻接的部分供应底部填充树脂。所述底部填充树脂可以通过表面张力渗透到柔性衬底110与半导体器件120之间的空间中。如上所述，在柔性衬底110与半导体器件120之间形成的底部填充层150可在约150℃的温度下在通过预固化模块90时固化。
所述底部填充树脂可包含环氧树脂、固化剂、固化促进剂、无机填料和它们的组合。所述环氧树脂可包括双酚A型环氧树脂、双酚F型环氧树脂、双酚S型环氧树脂、萘型环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂等，以及它们的组合。基于胺的固化剂和基于咪唑的固化促进剂可以分别用作固化剂和固化促进剂。
可以使用氧化铝作为无机填料来提高底部填充层140的热导率。氧化铝的粒径可在约0.01μm到约20μm的范围内。
参照图16和19，在形成底部填充层150后，可以在半导体器件120和柔性衬底110上形成第一散热层130或第二散热层140。由于形成第一散热层130或第二散热层140的方法的实例基本上类似于先前上文参照图9-13所述的实例，因此，这个示例性方法的详细冗长描述将被省略。
或者，使用底部填充树脂的底部填充过程可在将半导体器件120安装在柔性衬底110上的芯片接合工艺之后执行。在这种情况下，半导体器件120可通过使用先前上文参照图1-13所述的封装设备和方法进行封装。
根据示例性实施方案，第一散热层130或第二散热层140可以形成在柔性衬底110和半导体器件120上，并且半导体器件120可由第一散热层130或第二散热层140封装。
具体地，由于限定了封装组111D，并且根据空白区域110B是否存在于各封装组110D中选择性地执行第一或第二封装过程，因此对于半导体封装100，封装过程的生产率可显著提高。
散热层130可由于表氯醇双酚A树脂和改性环氧树脂而改善柔性和粘合性，并且可由于散热填料而具有相对较高的热导率。因此，散热层130可大幅提高半导体器件120的散热效率。具体地，由于散热层130具有改善的柔性和粘合性，因此，在保持柔性衬底110的柔性的同时，散热层130从柔性衬底110和半导体器件120分离的可能性可降低。
另外，可在柔性衬底110与半导体器件120之间形成具有改善的热导率的底部填充层140，由此更增加半导体器件120的散热效率。
本领域技术人员显而易见，可对本发明作出各种修改和改变。因此，本发明意欲涵盖本发明的这些修改和改变，只要它们在所附权利要求和其等效物的范围内。

Claims (19)

1.一种封装安装在柔性衬底上的半导体器件的方法，所述柔性衬底具有纵向延伸的带并且包括沿其延伸方向排列的封装区域，所述方法包括：
确定在所述封装区域中是否存在未安装半导体器件的空白区域；
响应于确定存在所述空白区域，在安装于除所述空白区域以外的所述封装区域上的所述半导体器件上施加散热涂料组合物以形成第一散热层；和
响应于确定不存在所述空白区域，在安装于所述封装区域上的所述半导体器件上施加所述散热涂料组合物以形成第二散热层，
其中所述第一散热层通过灌封工艺形成，并且所述第二散热层通过丝网印刷工艺形成，且
将所述柔性衬底传送通过第一封装模块以执行所述灌封工艺并且传送通过第二封装模块以执行所述丝网印刷工艺。
2.根据权利要求1所述的方法，其中，响应于确定存在所述空白区域，在位于所述第一封装模块的处理区域中的除所述空白区域以外的剩余封装区域上同时执行所述灌封工艺。
3.根据权利要求1所述的方法，其中，响应于确定在所述封装区域中不存在所述空白区域，将位于所述第一封装模块的处理区域中的所述封装区域传送到所述第二封装模块中。
4.根据权利要求1所述的方法，其中在位于所述第二封装模块的处理区域中的所述封装区域上同时执行所述丝网印刷工艺。
5.根据权利要求1所述的方法，其进一步包括固化所述第一或第二散热层。
6.根据权利要求5所述的方法，其中将所述柔性衬底传送通过固化模块，并且所述第一或第二散热层通过布置在所述固化模块中的加热器进行固化。
7.根据权利要求1所述的方法，其进一步包括形成填充限定于所述柔性衬底与所述半导体器件之间的至少一个空间的底部填充层。
8.根据权利要求7所述的方法，其中所述底部填充层的形成包括：
将所述柔性衬底传送通过底部填充模块；和
在位于所述底部填充模块的处理区域中的所述柔性衬底的所述封装区域与所述半导体器件之间形成所述底部填充层，其中在所述空白区域上底部填充过程被省略。
9.根据权利要求7所述的方法，其进一步包括固化所述底部填充层。
10.根据权利要求1所述的方法，其中所述散热涂料组合物包含约1重量％到约5重量％的表氯醇双酚A树脂、约1重量％到约5重量％的改性环氧树脂、约1重量％到约10重量％的固化剂、约1重量％到约5重量％的固化促进剂和剩余量的散热填料。
11.根据权利要求10所述的方法，其中所述改性环氧树脂是羧基封端的丁二烯丙烯腈(CTBN)改性环氧树脂、胺封端的丁二烯丙烯腈(ATBN)改性环氧树脂、腈丁二烯橡胶(NBR)改性环氧树脂、丙烯酸橡胶改性环氧树脂(ARMER)、聚氨酯改性环氧树脂或硅改性环氧树脂。
12.根据权利要求10所述的方法，其中所述固化剂是酚醛清漆型酚醛树脂。
13.根据权利要求10所述的方法，其中所述固化促进剂是基于咪唑的固化促进剂或基于胺的固化促进剂。
14.根据权利要求10所述的方法，其中所述散热填料包括粒径为约0.01μm到约50μm的氧化铝。
15.一种封装安装在柔性衬底上的半导体器件的方法，所述柔性衬底具有纵向延伸的带形状，其包括沿其延伸方向排列的封装区域，并且在其上限定多个由预定数量的封装区域构成的封装组，所述方法包括：
将所述柔性衬底传送通过第一封装模块和第二封装模块，在所述第一封装模块中执行灌封工艺以在所述半导体器件上形成第一散热层，在所述第二封装模块中执行丝网印刷工艺以在所述半导体器件上形成第二散热层；
确定在所述封装区域中是否存在未安装半导体器件的空白区域；
响应于确定存在所述空白区域，在安装于除所述空白区域以外的剩余封装区域上的所述半导体器件上施加散热涂料组合物以形成所述第一散热层；和
响应于确定不存在所述空白区域，在安装于封装组的所述封装区域上的所述半导体器件上施加所述散热涂料组合物以形成所述第二散热层。
16.一种用于封装安装在柔性衬底上的半导体器件的设备，所述柔性衬底具有纵向延伸的带形状并且包括沿其延伸方向排列的封装区域，所述设备包括：
配置成供应所述柔性衬底的退绕机模块；
配置成回收所述柔性衬底的重绕机模块；
第一封装模块，其布置在所述退绕机模块与所述重绕机模块之间，以便通过使用灌封工艺将散热涂料组合物施加在所述半导体器件上，由此形成配置成封装所述半导体器件的第一散热层；
第二封装模块，其布置在所述第一封装模块与所述重绕机模块之间，以便通过使用丝网印刷工艺将所述散热涂料组合物施加在所述半导体器件上，由此形成配置成封装所述半导体器件的第二散热层；和
控制单元，其配置成检测所述封装区域中其上未安装半导体器件的空白区域；控制所述第一封装模块的操作以，响应于检测到所述空白区域，在安装于除所述空白区域以外的剩余封装区域上的所述半导体器件上形成所述第一散热层；并且控制所述第二封装模块的操作以，响应于未检测到所述空白区域，在所述半导体器件上形成所述第二散热层。
17.根据权利要求16所述的设备，其进一步包括配置成固化所述第一或第二散热层的固化模块。
18.根据权利要求16所述的设备，其进一步包括配置成在所述柔性衬底与所述半导体器件之间形成底部填充层的底部填充模块。
19.根据权利要求18所述的设备，其进一步包括配置成固化所述底部填充层的预固化模块。
CN201410756578.XA 2014-05-09 2014-12-10 封装半导体器件的方法和用于执行所述方法的设备 Active CN105097560B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140055232A KR101677323B1 (ko) 2014-05-09 2014-05-09 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR10-2014-0055232 2014-05-09

Publications (2)

Publication Number Publication Date
CN105097560A CN105097560A (zh) 2015-11-25
CN105097560B true CN105097560B (zh) 2018-04-20

Family

ID=54368483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410756578.XA Active CN105097560B (zh) 2014-05-09 2014-12-10 封装半导体器件的方法和用于执行所述方法的设备

Country Status (5)

Country Link
US (1) US20150325461A1 (zh)
KR (1) KR101677323B1 (zh)
CN (1) CN105097560B (zh)
TW (1) TWI555097B (zh)
WO (1) WO2015170800A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102552431B1 (ko) 2018-09-14 2023-07-07 삼성디스플레이 주식회사 연성 필름, 연성 필름 패키지 및 연성 필름의 제조 방법
CN109300879B (zh) * 2018-09-18 2020-12-29 惠科股份有限公司 驱动芯片封装结构及其分离方法、分离设备
TWI810887B (zh) * 2022-04-12 2023-08-01 南茂科技股份有限公司 內引腳接合裝置及內引腳接合方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
US5766986A (en) * 1995-05-26 1998-06-16 Hestia Technologies, Inc. Method of transfer molding electronic packages and packages produced thereby
JP2003007937A (ja) * 2001-06-26 2003-01-10 Fujikura Ltd 電子部品実装モジュール及びその製造方法
US6543505B1 (en) * 2000-04-21 2003-04-08 Koch Equipment, Llc Empty package detector for labeling apparatus
CN1674241A (zh) * 2004-03-22 2005-09-28 夏普株式会社 半导体器件、其制造方法及其液晶模块和半导体模块

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361640B1 (ko) * 1999-08-30 2002-11-18 한국과학기술원 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
JP2001217286A (ja) * 2000-02-02 2001-08-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法
JP4216515B2 (ja) * 2002-03-15 2009-01-28 株式会社日立ハイテクインスツルメンツ ダイピックアップ装置
US6933173B2 (en) * 2003-05-30 2005-08-23 Texas Instruments Incorporated Method and system for flip chip packaging
NL1025155C2 (nl) * 2003-12-30 2005-07-04 Draka Fibre Technology Bv Inrichting voor het uitvoeren van PCVD, alsmede werkwijze voor het vervaardigen van een voorvorm.
KR101493869B1 (ko) * 2008-04-17 2015-02-23 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
KR101038717B1 (ko) * 2008-07-07 2011-06-02 엘지이노텍 주식회사 반도체 패키징 방법
KR101214292B1 (ko) * 2009-06-16 2012-12-20 김성진 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
US5766986A (en) * 1995-05-26 1998-06-16 Hestia Technologies, Inc. Method of transfer molding electronic packages and packages produced thereby
US6543505B1 (en) * 2000-04-21 2003-04-08 Koch Equipment, Llc Empty package detector for labeling apparatus
JP2003007937A (ja) * 2001-06-26 2003-01-10 Fujikura Ltd 電子部品実装モジュール及びその製造方法
CN1674241A (zh) * 2004-03-22 2005-09-28 夏普株式会社 半导体器件、其制造方法及其液晶模块和半导体模块

Also Published As

Publication number Publication date
US20150325461A1 (en) 2015-11-12
KR20150128213A (ko) 2015-11-18
TWI555097B (zh) 2016-10-21
KR101677323B1 (ko) 2016-11-17
CN105097560A (zh) 2015-11-25
TW201543585A (zh) 2015-11-16
WO2015170800A1 (ko) 2015-11-12

Similar Documents

Publication Publication Date Title
KR101474690B1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
CN101290914B (zh) 半导体器件及其制造方法
US20160163657A1 (en) Packaging Devices and Methods for Semiconductor Devices
US20060151206A1 (en) Semiconductor device and manufacturing method therefor
KR101677322B1 (ko) 반도체 패키지 및 이를 제조하는 방법
JP2023165871A (ja) 電子部品装置の製造方法及び電子部品装置
CN105097560B (zh) 封装半导体器件的方法和用于执行所述方法的设备
CN101681852B (zh) 具有互连导电体的倒装芯片及其制作方法
KR101666711B1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR20120038723A (ko) 발광소자 패키지의 제조방법
US20040214370A1 (en) Method for efficient capillary underfill
CN103794568A (zh) 集成电路底部填充方案
JP3484633B2 (ja) 電子部品の製造方法
KR101537451B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR101585756B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
US20100005652A1 (en) Method of manufacturing a wiring substrate, method of manufacturing a tape package and method of manufacturing a display device
JP3453113B2 (ja) 電子部品の製造方法及び当該方法で用いる液状樹脂
US11842945B2 (en) Chip on film package and display apparatus including the same
KR102250825B1 (ko) Ｃｏｆ 패키지
KR20040069292A (ko) 효과적인 모세관 언더필링 방법
KR20150062429A (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR20150099992A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tehran, South Korea, Seoul, South Korea 432

Applicant after: DB HiTek Corporation

Address before: Tehran, South Korea, Seoul, South Korea 432

Applicant before: Dongbu Hitek Co., Ltd.

GR01 Patent grant
GR01 Patent grant