WO2015163527A1 - 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치 - Google Patents

반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치 Download PDF

Info

Publication number
WO2015163527A1
WO2015163527A1 PCT/KR2014/004911 KR2014004911W WO2015163527A1 WO 2015163527 A1 WO2015163527 A1 WO 2015163527A1 KR 2014004911 W KR2014004911 W KR 2014004911W WO 2015163527 A1 WO2015163527 A1 WO 2015163527A1
Authority
WO
WIPO (PCT)
Prior art keywords
packaging
module
heat dissipation
flexible substrate
underfill
Prior art date
Application number
PCT/KR2014/004911
Other languages
English (en)
French (fr)
Inventor
김준일
김성진
김학모
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Publication of WO2015163527A1 publication Critical patent/WO2015163527A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • Embodiments of the present invention relate to a method of packaging semiconductor devices and an apparatus for performing the same. More specifically, the present invention relates to a method of packaging semiconductor devices mounted on a flexible substrate such as a chip on film (COF) tape, a tape carrier package (TCP) tape, and the like, and an apparatus for performing the same.
  • COF chip on film
  • TCP tape carrier package
  • a display device such as a liquid crystal display (LCD) may include a liquid crystal display panel and a backlight unit disposed on a rear surface of the liquid crystal display panel.
  • Semiconductor devices such as a driver IC may be used to drive the LCD panel, and the semiconductor devices may be connected to the LCD panel using a packaging technology such as COF, TCP, or Chip On Glass (COG). Can be.
  • a driving load of a semiconductor device may be increased to implement a display device having a high resolution, thereby causing a serious heating problem of the semiconductor device.
  • Korean Patent Laid-Open Publication No. 10-2009-0110206 discloses a flexible substrate, a semiconductor device mounted on an upper surface of the flexible substrate, and an adhesive member on a lower surface of the flexible substrate.
  • a COF type semiconductor package including a heat dissipation member mounted by use is disclosed.
  • the heat dissipation member when the heat dissipation member is mounted on the lower surface of the flexible substrate as described above, the heat dissipation efficiency may not be sufficient because the thermal conductivity of the flexible substrate is relatively low.
  • the heat dissipation member since the heat dissipation member has a plate shape made of a metal such as aluminum, the heat dissipation member may act as a cause of reducing the flexibility of the COF-type semiconductor package, and may also cause a problem that the heat dissipation member is separated from the flexible substrate. .
  • Embodiments of the present invention for solving the above problems are to provide a packaging method that can sufficiently improve the heat dissipation efficiency of semiconductor devices and a device suitable for performing the same.
  • the method in a method for packaging a semiconductor device mounted on a flexible substrate having a tape shape extending in the elongation direction defined in the extending direction, the method, the flexible Transferring the substrate through a packaging module, detecting an empty region in which the semiconductor device is not mounted among the packaging regions, and applying a heat dissipation paint on at least one semiconductor element located in the process region of the packaging module By forming a heat dissipation layer for packaging the semiconductor device. In this case, a packaging process for the empty area may be omitted.
  • the heat dissipation layer may be formed by a potting process.
  • the forming of the heat dissipation layer may include forming the first heat dissipation layer by coating the heat dissipation paint on side surfaces of the semiconductor element and the flexible substrate.
  • the method may include forming a second heat dissipation layer by applying the heat dissipation paint on an upper surface.
  • a plurality of packaging regions may be located in a process region of the packaging module, and on the remaining packaging regions except for an empty region among the packaging regions positioned in the process region of the packaging module.
  • the mounted semiconductor devices can be packaged at the same time.
  • the step of curing the heat radiation layer formed on the semiconductor device may be further performed.
  • forming an underfill layer filling the space between the flexible substrate and the semiconductor device may be further performed.
  • the underfill layer may be obtained by injecting an underfill resin into a space between the flexible substrate and the semiconductor device.
  • the forming of the underfill layer may include: transferring the flexible substrate through an underfill module disposed upstream of the packaging module, and placing the underfill module in the process area of the underfill module.
  • the method may include forming the underfill layer between the packaging region of the flexible substrate and the semiconductor device. In this case, the underfill process for the empty area may be omitted.
  • a plurality of packaging regions may be located in a process region of the underfill module, and on the remaining packaging regions except for the empty region among the packaging regions positioned in the process region of the underfill module.
  • the underfill process may be simultaneously performed on the semiconductor devices mounted on the semiconductor device.
  • the step of curing the underfill layer may be further performed.
  • the heat dissipation paint epichlorohydrin bisphenol A resin 1 to 5% by weight, modified epoxy resin 1 to 5% by weight, curing agent 1 to 10% by weight, curing accelerator 1 to 5% by weight And remaining heat dissipating fillers.
  • the modified epoxy resin CTBN modified epoxy resin, ATBN modified epoxy resin, NBR modified epoxy resin, urethane modified epoxy resin or silicone modified epoxy resin may be used.
  • a novolak type phenolic resin may be used as the curing agent.
  • an imidazole-based curing accelerator or an amine curing accelerator may be used as the curing accelerator.
  • aluminum oxide having a particle size of about 0.01 to 50 ⁇ m may be used as the heat dissipating filler.
  • an apparatus for packaging semiconductor devices mounted on a flexible substrate having a tape shape extending in the elongated direction defined packaging regions in the extending direction the apparatus is the flexible An unwinder module for supplying a substrate, a rewinder module for recovering the flexible substrate, and a heat dissipation paint applied to the semiconductor elements for packaging the semiconductor elements disposed between the unwinder module and the rewinder module And a packaging module for forming a heat dissipation layer, and a control unit for detecting an empty region in which the semiconductor device is not mounted among the packaging regions and controlling an operation of the packaging module so that a packaging process for the empty region is omitted.
  • the packaging module may include a packaging chamber, a potting unit disposed in the packaging chamber for applying a heat dissipating paint on the semiconductor elements, and the potting unit moving in the vertical and horizontal directions. It may include a packaging driver for making.
  • a curing module for curing the heat dissipation layer may be further provided.
  • the curing module may include a curing chamber disposed between the packaging module and the rewinder module, and a curing chamber disposed along the transfer path of the flexible substrate in the curing chamber and curing the heat radiation layer. It may include a plurality of heaters for.
  • an underfill module may be further provided to form an underfill layer between the flexible substrate and the semiconductor device.
  • a heat dissipation layer for dissipating heat generated from the semiconductor element may be formed on the flexible substrate and the semiconductor element, the semiconductor element may be packaged by the heat dissipation layer.
  • the packaging process may be omitted for the empty area of the flexible substrate on which the semiconductor device is not mounted. Therefore, productivity of the flexible semiconductor package can be greatly improved.
  • the heat dissipation layer may be improved in flexibility and adhesion by epichlorohydrin bisphenol A resin and modified epoxy resin, it may have a relatively high thermal conductivity by the heat dissipation filler. Therefore, the heat dissipation efficiency from the semiconductor element can be greatly improved by the heat dissipation layer as compared with the related art. In particular, since the heat dissipation layer has improved flexibility and adhesiveness, separation of the heat dissipation layer from the flexible substrate and the semiconductor element can be sufficiently prevented, and the flexibility of the flexible substrate can be maintained stably.
  • heat dissipation efficiency from the semiconductor device may be further improved by forming an underfill layer having an improved thermal conductivity between the flexible substrate and the semiconductor device.
  • FIG. 1 is a schematic diagram illustrating an apparatus suitable for performing a method of packaging semiconductor devices according to an exemplary embodiment of the present invention.
  • FIG. 2 is a schematic configuration diagram illustrating the flexible substrate illustrated in FIG. 1.
  • FIG. 3 is a schematic diagram illustrating a packaging module shown in FIG. 1.
  • 4 to 6 are schematic cross-sectional views for describing a method of packaging semiconductor devices according to an exemplary embodiment of the present invention.
  • FIG. 7 is a schematic diagram illustrating an apparatus suitable for performing a method of packaging semiconductor devices according to another exemplary embodiment of the present disclosure.
  • FIGS. 8 and 9 are schematic cross-sectional views illustrating a method of packaging semiconductor devices according to another exemplary embodiment of the present invention.
  • the element When an element is described as being disposed or connected on another element or layer, the element may be placed or connected directly on the other element, and other elements or layers may be placed therebetween. It may be. Alternatively, where one element is described as being directly disposed or connected on another element, there may be no other element between them. Terms such as first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or parts, but the items are not limited by these terms. Will not.
  • Embodiments of the invention are described with reference to schematic illustrations of ideal embodiments of the invention. Accordingly, changes from the shapes of the illustrations, such as changes in manufacturing methods and / or tolerances, are those that can be expected sufficiently. Accordingly, embodiments of the invention are not to be described as limited to the particular shapes of the areas described as the illustrations, but include variations in the shapes, and the areas described in the figures are entirely schematic and their shapes. Is not intended to describe the precise shape of the region nor is it intended to limit the scope of the invention.
  • FIG. 1 is a schematic diagram illustrating an apparatus suitable for performing a method of packaging semiconductor devices according to an exemplary embodiment of the present invention
  • FIG. 2 is a schematic diagram illustrating the flexible substrate illustrated in FIG. 1.
  • 3 is a schematic configuration diagram for describing a packaging module illustrated in FIG. 1.
  • the device 10 for packaging the semiconductor devices 120 may include semiconductor devices 120 mounted on a flexible substrate 110 having flexibility.
  • a COF type tape for manufacturing a COF type semiconductor package may be used as the flexible substrate 110.
  • the flexible substrate 110 may be a TCP tape, a ball grid array (BGA) tape, an application specific integrated circuit (ASIC) tape, or the like.
  • the flexible substrate 110 may have a long tape shape, and as illustrated in FIG. 2, a plurality of packaging regions 110A may be defined along an extension direction of the flexible substrate 110.
  • Each of the semiconductor devices 120 may be mounted in the packaging regions 110A through a die bonding process.
  • an inspection process may be performed on the semiconductor devices 120 mounted on the flexible substrate 110, and the semiconductor device 120 determined as a result of inspection may be defective. It may be removed from the substrate 110.
  • the semiconductor device 120 determined as defective may be removed from the flexible substrate 110 through a punching process.
  • the flexible substrate 110 may have an empty region 110B in which the semiconductor device 120 is not mounted as shown in FIG. 2, and the punched process may be punched in the empty region 110B. Hole 110C may be formed.
  • the packaging apparatus 10 may include an unwinder module 20 for supplying the flexible substrate 110 having a tape shape, and a rewinder module 25 for recovering the flexible substrate 110.
  • the unwinder module 20 and the rewinder module 25 may each include a supply reel 22 and a recovery reel 27 for supplying and recovering the flexible substrate 110, and are not shown. It may include a drive unit for rotating the supply reel 22 and the recovery reel (27), respectively.
  • a packaging module 30 may be disposed between the unwinder module 20 and the rewinder module 25 to perform a packaging process for the semiconductor devices 120.
  • the packaging module 30 may include a packaging chamber 32, and the flexible substrate 110 may be transferred in a horizontal direction through the packaging chamber 32.
  • a heat dissipation paint may be applied onto the semiconductor elements 120 positioned in the packaging chamber 32, thereby dissipating the heat dissipation layer 130 to package the semiconductor elements 120; 6 may be formed on the semiconductor devices 120.
  • the heat dissipation layer 130 may be formed by a potting process.
  • potting units 34 may be disposed in the packaging chamber 32 to apply a heat dissipation paint on the semiconductor devices 120.
  • porting units 34 are disposed in the packaging chamber 32, but the number of the porting units 34 can be changed in various ways, thereby limiting the scope of the present invention. Will not.
  • one potting unit 34 may be disposed in the packaging chamber 32.
  • the porting units 34 may be configured to be movable in the vertical and horizontal directions by the packaging driver 36.
  • the packaging driver 36 may have a rectangular coordinate robot shape, and move the potting units 34 in the vertical and horizontal directions.
  • the support member 38 for supporting the flexible substrate 110 may be disposed in the packaging chamber 32.
  • the support member 38 may have a flat upper surface, and may partially support the flexible substrate 110 positioned below the potting units 34 as shown.
  • the support member 38 may have a plurality of vacuum holes (not shown), and the portion of the flexible substrate 110 positioned on the support member 38 is adsorbed using a vacuum. And can be fixed.
  • the support member 38 may be configured to be movable in a vertical direction to support the flexible substrate 110.
  • a process region 30A in which the packaging process is performed may be defined.
  • the process region 30A may be defined between the potting units 34 and the support member 38, and the potting units 34 may include semiconductor devices 120 positioned in the process region 30A.
  • Packaging process For example, six packaging regions 110A may be located in the process region 30A, and may be disposed in the semiconductor devices 120 mounted on the six packaging regions 110A. Packaging process may be performed at the same time.
  • the packaging process may include a semiconductor mounted on the remaining packaging regions 110A except for the empty region 110B.
  • the elements 120 may be simultaneously performed.
  • the packaging driver 36 includes the remaining porting units 34 except for the porting unit 34 positioned above the empty area 110B.
  • the potting units 34 may be moved in a horizontal direction so as to be lowered to be adjacent to, and to simultaneously perform a packaging process for the semiconductor devices 120.
  • the heat dissipation paint may be applied onto the semiconductor devices 120 by the remaining potting units 34, and thus the semiconductor devices 120 may be packaged by the heat dissipation paint.
  • the packaging device 10 is the camera 40 for detecting the empty area 110B and the packaging driver 36 so that the packaging process for the empty area 110B is omitted. And a controller 45 controlling the operation of the porting units 34.
  • the information on the blank area 110B may be previously provided to the controller 45. That is, the result data of the inspection process and the punching process of the semiconductor devices 120 may be provided to the controller 45 in advance, and the controller 45 may detect the provided data and the camera 40. Data may be used to control the operation of the packaging driver 36 and the porting units 34.
  • the packaging device 10 may include a curing module 50 for curing the heat radiation layer 130 formed on the semiconductor devices 120.
  • the curing module 50 may include a curing chamber 52, and the flexible substrate 110 may be transferred through the curing chamber 52.
  • the curing chamber 52 may include a plurality of heaters 54 disposed along a transfer path of the flexible substrate 110, and rollers for adjusting a transfer distance of the flexible substrate 110. 56 may be disposed.
  • the flexible substrate 110 may be transferred along a transfer path having a meandering structure in the curing chamber 52, and the heat dissipation layers 130 on the semiconductor devices 120 may be the heaters. Hardened by (54).
  • 4 to 6 are schematic cross-sectional views for describing a method of packaging semiconductor devices according to an exemplary embodiment of the present invention.
  • the flexible substrate 110 having flexibility may be transferred between the unwinder module 20 and the rewinder module 25 through the packaging module 30 and the curing module 50.
  • the semiconductor device 120 is mounted on the packaging regions 110A of the flexible substrate 110, respectively.
  • signal lines 112 such as conductive patterns may be disposed on the flexible substrate 110, and an insulating layer 114 may be disposed to protect the signal lines 112. .
  • the semiconductor devices 120 may be bonded onto the flexible substrate 110 to be connected to the signal lines 112 through gold bumps or solder bumps 122.
  • the signal lines 112 may be made of a conductive material such as copper, and the insulating layer 114 may be a surface resist layer or a solder resist layer.
  • the empty area 110B in which the semiconductor device 120 is not mounted among the packaging areas 110A may be detected by the camera 40, and then the process area 30A of the packaging module 30 may be detected.
  • the packaging process for the semiconductor devices 120 positioned therein may be performed.
  • the controller 45 may control an operation of the packaging module 30 so that a packaging process for the empty area 110B may be omitted.
  • a heat dissipation paint may be applied onto the semiconductor devices 120 by the potting units 34, and thus on the semiconductor devices 120.
  • the heat dissipation layer 130 may be formed.
  • the heat dissipation paint is applied to form the first heat dissipation layer 132, and as shown in FIG. 6, the second heat dissipation layer 134 is formed by applying the heat dissipation paint on the upper surface of the semiconductor device 120. Can be formed.
  • the packaging driver 36 may lower the porting units 34 to be adjacent to the semiconductor devices 120 on the remaining packaging areas 110A except for the empty area 110B, and then the first heat dissipation.
  • the porting units 34 are moved along the side surfaces of the semiconductor devices 120 in a horizontal direction to form the layer 132, and the porting units (for forming the second heat dissipation layer 134) are formed. 34 may be moved in a horizontal direction on the semiconductor devices 120.
  • the heat dissipation paint may penetrate into the space between the flexible substrate 110 and the semiconductor device 120 during the packaging process.
  • the heat dissipating paint does not sufficiently penetrate into the space between the flexible substrate 110 and the semiconductor element 120, an air layer is formed between the flexible substrate 110 and the semiconductor element 120 as shown. May be
  • the viscosity of the heat dissipating paint may be adjusted to allow sufficient penetration of the heat dissipating paint into the space between the flexible substrate 110 and the semiconductor device 120.
  • an underfill layer may be formed between the flexible substrate 110 and the semiconductor device 120 by penetration of the heat dissipation paint.
  • the flexible substrate 110 may be transferred into the curing chamber 52, and the semiconductor devices 120 may be transferred through the curing chamber 52.
  • Heat dissipation layers 130 on the) can be sufficiently cured.
  • the heat dissipation layers 130 may be cured at a temperature of about 140 to 160 ° C., for example, about 150 ° C., and thus semiconductor packages 100 having improved heat dissipation characteristics and flexibility may be completed. have.
  • the heat dissipating paint may include epichlorohydrin bisphenol A resin, modified epoxy resin, curing agent, curing accelerator and heat dissipating filler.
  • the heat dissipating paint is about 1 to 5% by weight of epichlorohydrin bisphenol A resin, about 1 to 5% by weight of modified epoxy resin, about 1 to 10% by weight of curing agent, about 1 to 5% by weight of curing accelerator and the remaining heat dissipating filler It may include.
  • the epichlorohydrin bisphenol A resin may be used to improve the adhesion of the heat dissipation paint, and the modified epoxy resin may be used to improve the flexibility and elasticity of the cured heat dissipation layer 130.
  • the modified epoxy resin is a carboxyl-terminated butadiene acrylonitrile (CTBN) modified epoxy resin, an amine-terminated butadiene acrylonitrile (ATBN) modified epoxy resin , Nitrile butadiene rubber (NBR) modified epoxy resin, acrylic rubber modified epoxy resin (ARMER: Acrylic Rubber Modified Epoxy Resin), urethane modified epoxy resin, silicone modified epoxy resin and the like can be used.
  • CTBN carboxyl-terminated butadiene acrylonitrile
  • ATBN amine-terminated butadiene acrylonitrile
  • NBR Nitrile butadiene rubber
  • ARMER Acrylic Rubber Modified Epoxy Resin
  • Novolac type phenolic resin may be used as the curing agent.
  • a novolak type phenolic resin obtained by reacting any of phenol, cresol or bisphenol A with formaldehyde may be used.
  • an imidazole-based curing accelerator or an amine curing accelerator may be used.
  • the imidazole series curing accelerators include imidazole, isimidazole, 2-methyl imidazole, 2-ethyl-4-methyl imidazole, 2,4-dimethyl imidazole, butyl imidazole, 2-methylimidazole, 2-phenylimidazole, 1-benzyl-2-methylimidazole, 1-propyl-2-methylimidazole, 1-cyanoethyl-2-methylimidazole, 1 Cyanoethyl-2-ethyl-4-methylimidazole, phenylimidazole, benzylimidazole, and the like can be used.
  • an aliphatic amine, a modified aliphatic amine, an aromatic amine, a secondary amine, a tertiary amine, or the like may be used.
  • benzyldimethylamine, triethanolamine, triethylene tetramine, diethylenetriamine, triethyleneamine, dimethylaminoethanol, m-xylenediamine, isophoronediamine, etc. may be used as the amine-based curing accelerator.
  • the heat dissipating filler an aluminum oxide having a particle size of about 0.01 to 50 ⁇ m, preferably about 0.01 to 20 ⁇ m, may be used.
  • the heat dissipation filler may be used to improve thermal conductivity of the cured heat dissipation layer 130.
  • the heat dissipation paint may include a heat dissipation filler of about 75 to 95% by weight based on the total weight, whereby the thermal conductivity of the heat dissipation layer 130 is adjusted in the range of about 2.0 to 3.0 W / mK Can be.
  • the adhesive force of the heat dissipation layer 130 may be controlled to about 8 to 12 MPa by the epichlorohydrin bisphenol A resin and the modified epoxy resin.
  • the viscosity of the heat dissipating paint can be adjusted in the range of about 100 to 200 Pas, it can be cured in a temperature range of about 140 to 160 °C.
  • the viscosity of the heat-dissipating paint is measured using a type B rotational viscometer, more specifically, it can be measured at a rotor rotational speed of 20 rpm and a temperature of 23 °C.
  • the heat dissipation layer 130 is formed directly on the upper surface and side surfaces of the semiconductor element 120, so that the heat dissipation efficiency from the semiconductor element 120 is greatly improved Can be.
  • the heat dissipation layer 130 may have improved flexibility and adhesiveness, the heat dissipation layer 130 may not be easily separated from the flexible substrate 110 and the semiconductor device 120, and the flexibility of the semiconductor package 100 may be reduced. Compared with the above, it can be greatly improved.
  • the empty region 110B may be detected among the packaging regions 110A located in the process region 30A of the packaging module 30, and the packaging process for the empty region 110B may be omitted.
  • Productivity of the semiconductor packages 100 may be greatly improved.
  • FIG. 7 is a schematic diagram illustrating an apparatus suitable for performing a method of packaging semiconductor devices according to another exemplary embodiment of the present invention
  • FIGS. 8 and 9 illustrate packaging of semiconductor devices according to another exemplary embodiment of the present invention. Schematic cross-sectional views for explaining the method.
  • an apparatus 10 for packaging semiconductor devices may include an underfill module 60 for forming an underfill layer 140 (see FIG. 9) between the flexible substrate 110 and the semiconductor device 120. And a pre-curing module 70 for curing the underfill layer 140.
  • the underfill module 60 and the pre-curing module 70 may be disposed between the unwinder module 20 and the packaging module 30, and the flexible substrate 110 may have the underfill module 60. It may be transferred to the packaging module 30 through the pre-curing module 70.
  • the underfill module 60 may include an underfill chamber 62.
  • Porting units 64 for injecting underfill resin may be disposed between the flexible substrate 110 and the semiconductor devices 120 in the underfill chamber 62.
  • the potting units 64 may be configured to be movable in the vertical and horizontal directions by the underfill driver 66.
  • a support member 68 may be disposed in the underfill chamber 62 to support the flexible substrate 110.
  • the support member 68 may be configured to support the flexible substrate 110. It may have vacuum holes for suction fixing.
  • a process region (not shown) in which the underfill process is performed may be defined in the underfill chamber 62. The process region may be defined between the potting units 64 and the support member 68, and an underfill process may be simultaneously performed on the semiconductor devices 120 positioned in the process region.
  • a camera 42 for detecting the empty area 110B of the packaging areas 110A of the flexible substrate 110 may be disposed.
  • the operations of the underfill driver 66 and the porting units 64 may be controlled by the controller 45, and in particular, may be controlled so that the underfill process for the empty area 110B is omitted.
  • the underfill module 60 may be configured similarly to the packaging module 30.
  • the number of the porting units 64 of the underfill module 60 may be changed in various ways, in order to improve the productivity of the semiconductor packages 100, the packaging module 30 It is preferable that the number is equal to the number of potting units 34.
  • the flexible substrate 110 may be transferred to the packaging module 30 through the pre-curing module 70, and the precuring module 70. May include a heater 72 for curing the underfill layer 140.
  • the potting units 64 may port the underfill resin to portions of the upper surface of the flexible substrate 110 adjacent to side surfaces of the semiconductor devices 120.
  • the surface tension may penetrate into the space between the flexible substrate 110 and the semiconductor device 120.
  • the underfill layer 140 formed between the flexible substrate 110 and the semiconductor device 120 may be cured at a temperature of about 150 ° C. while passing through the pre-curing module 70.
  • the underfill resin may include an epoxy resin, a curing agent, a curing accelerator, and an inorganic filler.
  • an epoxy resin bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, naphthalene type epoxy resin, phenol novolac type epoxy resin, cresol novolac epoxy resin, and the like may be used.
  • an accelerator amine-based curing agents and imidazole-based curing accelerators may be used, respectively.
  • an aluminum oxide having a particle size of about 0.01 to 20 ⁇ m may be used as the inorganic filler to improve the thermal conductivity of the underfill layer 140.
  • the heat dissipation layer 130 may be formed on the semiconductor device 120 and the flexible substrate 110. Since the method of forming the heat dissipation layer 130 is substantially the same as described above with reference to FIGS. 4 to 6, further detailed description thereof will be omitted.
  • the underfill process using the underfill resin may be performed after the die bonding process of mounting the semiconductor devices 120 on the flexible substrate 110.
  • the semiconductor devices 120 may be packaged using the packaging apparatus and method described above with reference to FIGS. 1 to 6.
  • the heat dissipation layer 130 for dissipating heat generated from the semiconductor device 120 may be formed on the flexible substrate 110 and the semiconductor device 120,
  • the semiconductor device 120 may be packaged by the heat dissipation layer 130.
  • a packaging process may be omitted for the empty region 110B of the flexible substrate 110 on which the semiconductor device 120 is not mounted. Therefore, productivity of the flexible semiconductor package 100 may be greatly improved.
  • the heat dissipation layer 130 may be improved in flexibility and adhesion by the epichlorohydrin bisphenol A resin and the modified epoxy resin, and may have a relatively high thermal conductivity by the heat dissipation filler. Therefore, the heat dissipation efficiency from the semiconductor device 120 may be greatly improved by the heat dissipation layer 130 as compared with the related art. In particular, since the heat dissipation layer 130 has improved flexibility and adhesiveness, separation of the heat dissipation layer 130 from the flexible substrate 110 and the semiconductor element 120 may be sufficiently prevented, and the flexible The flexibility of the substrate 110 may be stably maintained.
  • heat dissipation efficiency from the semiconductor device 120 may be further improved by forming the underfill layer 140 having the improved thermal conductivity between the flexible substrate 110 and the semiconductor device 120.
  • the semiconductor package 100 may be preferably used for a high resolution display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

길게 연장하는 테이프 형태를 갖고 연장 방향으로 패키징 영역들이 정의된 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 방법 및 장치에 있어서, 상기 플렉서블 기판은 패키징 모듈을 통해 이송된다. 상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역은 카메라에 의해 검출되며, 상기 패키징 모듈의 공정 영역 내에 위치된 적어도 하나의 반도체 소자 상에는 방열 도료가 도포되며 이에 의해 상기 반도체 소자를 패키징하는 방열층이 형성된다. 여기서, 상기 빈 영역에 대한 패키징 공정이 생략되도록 제어부에 의해 상기 패키징 모듈의 동작이 제어된다.

Description

반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
본 발명의 실시예들은 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치에 관한 것이다. 보다 상세하게는, COF(Chip On Film) 테이프, TCP(Tape Carrier Package) 테이프 등과 같은 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치에 관한 것이다.
일반적으로, LCD(Liquid Crystal Display)와 같은 디스플레이 장치는 액정표시패널과 상기 액정표시패널의 후면에 배치된 백라이트 유닛을 포함할 수 있다. 상기 액정표시패널의 구동을 위하여 드라이버(Driver) IC 등과 같은 반도체 소자들이 사용될 수 있으며, 상기 반도체 소자들은 COF, TCP, COG(Chip On Glass) 등과 같은 패키징 기술을 이용하여 상기 액정표시패널과 접속될 수 있다.
특히, COF형 반도체 패키지의 경우 고해상도를 갖는 디스플레이 장치를 구현하기 위하여 반도체 소자의 구동 부하가 상승될 수 있으며 이에 의해 상기 반도체 소자의 발열 문제가 심각하게 대두되고 있다.
상기와 같은 반도체 소자의 발열 문제를 해결하기 위하여 대한민국 공개특허공보 제10-2009-0110206호에는 플렉서블 기판과, 상기 플렉서블 기판의 상부면에 장착된 반도체 소자 및 상기 플렉서블 기판의 하부면에 접착 부재를 이용하여 장착된 방열 부재를 포함하는 COF형 반도체 패키지가 개시되어 있다.
그러나, 상기와 같이 플렉서블 기판의 하부면에 방열 부재를 장착하는 경우, 상기 플렉서블 기판의 열전도율이 상대적으로 낮기 때문에 방열 효율이 충분하지 않을 수 있다. 또한, 상기 방열 부재가 알루미늄 등의 금속으로 이루어진 플레이트 형태를 가지므로 상기 COF형 반도체 패키지의 유연성을 저하시키는 원인으로 작용할 수 있으며, 아울러 상기 방열 부재가 상기 플렉서블 기판으로부터 분리되는 문제점이 발생될 수 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 실시예들은 반도체 소자들의 방열 효율을 충분히 향상시킬 수 있는 패키징 방법과 이를 수행하는데 적합한 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 길게 연장하는 테이프 형태를 갖고 연장 방향으로 패키징 영역들이 정의된 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 방법에 있어서, 상기 방법은, 상기 플렉서블 기판을 패키징 모듈을 통해 이송하는 단계와, 상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역을 검출하는 단계와, 상기 패키징 모듈의 공정 영역 내에 위치된 적어도 하나의 반도체 소자 상에 방열 도료를 도포하여 상기 반도체 소자를 패키징하는 방열층을 형성하는 단계를 포함할 수 있다. 이때, 상기 빈 영역에 대한 패키징 공정은 생략할 수 있다.
본 발명의 실시예들에 따르면, 상기 방열층은 포팅 공정에 의해 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 방열층을 형성하는 단계는, 상기 반도체 소자의 측면들과 상기 플렉서블 기판 상에 상기 방열 도료를 도포하여 제1 방열층을 형성하는 단계와, 상기 반도체 소자의 상부면 상에 상기 방열 도료를 도포하여 제2 방열층을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 패키징 모듈의 공정 영역 내에는 복수의 패키징 영역들이 위치될 수 있으며, 상기 패키징 모듈의 공정 영역 내에 위치된 패키징 영역들 중 빈 영역을 제외한 나머지 패키징 영역들 상에 탑재된 반도체 소자들을 동시에 패키징할 수 있다.
본 발명의 실시예들에 따르면, 상기 반도체 소자 상에 형성된 방열층을 경화시키는 단계가 더 수행될 수 있다.
본 발명의 실시예들에 따르면, 상기 플렉서블 기판과 상기 반도체 소자 사이의 공간을 채우는 언더필층을 형성하는 단계가 더 수행될 수 있다.
본 발명의 실시예들에 따르면, 상기 언더필층은 상기 플렉서블 기판과 상기 반도체 소자 사이의 공간으로 언더필 수지를 주입함으로써 획득될 수 있다.
본 발명의 실시예들에 따르면, 상기 언더필층을 형성하는 단계는, 상기 플렉서블 기판을 상기 패키징 모듈의 상류측에 배치된 언더필 모듈을 통해 이송하는 단계와, 상기 언더필 모듈의 공정 영역 내에 위치된 상기 플렉서블 기판의 패키징 영역과 상기 반도체 소자 사이에 상기 언더필층을 형성하는 단계를 포함할 수 있다. 이때, 상기 빈 영역에 대한 언더필 공정은 생략할 수 있다.
본 발명의 실시예들에 따르면, 상기 언더필 모듈의 공정 영역 내에는 복수의 패키징 영역들이 위치될 수 있으며, 상기 언더필 모듈의 공정 영역 내에 위치된 패키징 영역들 중 상기 빈 영역을 제외한 나머지 패키징 영역들 상에 탑재된 반도체 소자들에 대하여 동시에 상기 언더필 공정을 수행할 수 있다.
본 발명의 실시예들에 따르면, 상기 언더필층을 경화시키는 단계가 더 수행될 수 있다.
본 발명의 실시예들에 따르면, 상기 방열 도료는, 에피클로로하이드린 비스페놀 A 수지 1 내지 5 중량%, 변성 에폭시 수지 1 내지 5 중량%, 경화제 1 내지 10 중량%, 경화 촉진제 1 내지 5 중량% 및 나머지 방열 충진제를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 변성 에폭시 수지로는, CTBN 변성 에폭시 수지, ATBN 변성 에폭시 수지, NBR 변성 에폭시 수지, 우레탄 변성 에폭시 수지 또는 실리콘 변성 에폭시 수지가 사용될 수 있다.
본 발명의 실시예들에 따르면, 상기 경화제로는 노볼락 타입 페놀 수지가 사용될 수 있다.
본 발명의 실시예들에 따르면, 상기 경화 촉진제로는 이미다졸계 경화 촉진제 또는 아민계 경화 촉진제가 사용될 수 있다.
본 발명의 실시예들에 따르면, 상기 방열 충전제로는 약 0.01 내지 50 ㎛ 정도의 입자 크기를 갖는 알루미늄 산화물이 사용될 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, 길게 연장하는 테이프 형태를 갖고 연장 방향으로 패키징 영역들이 정의된 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 장치에 있어서, 상기 장치는, 상기 플렉서블 기판을 공급하는 언와인더 모듈과, 상기 플렉서블 기판을 회수하는 리와인더 모듈과, 상기 언와인더 모듈과 상기 리와인더 모듈 사이에 배치되고 상기 반도체 소자들을 패키징하기 위하여 상기 반도체 소자들 상에 방열 도료를 도포하여 방열층을 각각 형성하는 패키징 모듈과, 상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역을 검출하고 상기 빈 영역에 대한 패키징 공정이 생략되도록 상기 패키징 모듈의 동작을 제어하는 제어부를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 패키징 모듈은, 패키징 챔버와, 상기 패키징 챔버 내에 배치되며 상기 반도체 소자들 상에 방열 도료를 도포하기 위한 포팅 유닛과, 상기 포팅 유닛을 수직 및 수평 방향으로 이동시키기 위한 패키징 구동부를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 방열층을 경화시키기 위한 경화 모듈이 더 구비될 수 있다.
본 발명의 실시예들에 따르면, 상기 경화 모듈은, 상기 패키징 모듈과 상기 리와인더 모듈 사이에 배치된 경화 챔버와, 상기 경화 챔버 내에서 상기 플렉서블 기판의 이송 경로를 따라 배치되며 상기 방열층을 경화시키기 위한 복수의 히터들을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 플렉서블 기판과 상기 반도체 소자 사이에 언더필층을 형성하기 위한 언더필 모듈이 더 구비될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 플렉서블 기판과 반도체 소자 상에는 상기 반도체 소자로부터 발생된 열을 방출하기 위한 방열층이 형성될 수 있으며, 상기 반도체 소자는 상기 방열층에 의해 패키징될 수 있다. 특히, 반도체 소자가 탑재되지 않은 상기 플렉서블 기판의 빈 영역에 대하여 패키징 공정이 생략될 수 있다. 따라서, 상기 플렉서블 반도체 패키지의 생산성이 크게 개선될 수 있다.
또한, 상기 방열층은 에피클로로하이드린 비스페놀 A 수지 및 변성 에폭시 수지에 의해 유연성과 접착성이 개선될 수 있으며, 방열 충진제에 의해 상대적으로 높은 열전도도를 가질 수 있다. 따라서, 종래 기술에 비하여 상기 방열층에 의해 상기 반도체 소자로부터의 방열 효율이 크게 향상될 수 있다. 특히, 상기 방열층이 개선된 유연성과 접착성을 가지므로 상기 플렉서블 기판 및 상기 반도체 소자로부터 상기 방열층의 분리가 충분히 방지될 수 있으며, 아울러 상기 플렉서블 기판의 유연성을 안정적으로 유지시킬 수 있다.
추가적으로, 상기 플렉서블 기판과 상기 반도체 소자 사이에 개선된 열전도도를 갖는 언더필층을 형성함으로써 상기 반도체 소자로부터의 방열 효율이 더욱 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자들을 패키징하는 방법을 수행하는데 적합한 장치를 설명하기 위한 개략적인 구성도이다.
도 2는 도 1에 도시된 플렉서블 기판을 설명하기 위한 개략적인 구성도이다.
도 3은 도 1에 도시된 패키징 모듈을 설명하기 위한 개략적인 구성도이다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 반도체 소자들을 패키징하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 소자들을 패키징하는 방법을 수행하는데 적합한 장치를 설명하기 위한 개략적인 구성도이다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 반도체 소자들을 패키징하는 방법을 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전송하기 위하여 제공된다.
하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 영역은 전적으로 개략적인 것이며 이들의 형상은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자들을 패키징하는 방법을 수행하는데 적합한 장치를 설명하기 위한 개략적인 구성도이고, 도 2는 도 1에 도시된 플렉서블 기판을 설명하기 위한 개략적인 구성도이며, 도 3은 도 1에 도시된 패키징 모듈을 설명하기 위한 개략적인 구성도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자들(120)을 패키징하는 장치(10)는 유연성을 갖는 플렉서블 기판(110) 상에 탑재된 반도체 소자들(120)을 패키징하기 위하여 사용될 수 있다. 특히, 상기 플렉서블 기판(110)으로는 COF형 반도체 패키지를 제조하기 위한 COF형 테이프가 사용될 수 있다. 다른 예로서, 상기 플렉서블 기판(110)으로는 TCP 테이프, BGA(Ball Grid Array) 테이프, ASIC(Application Specific Integrated Circuit) 테이프 등이 사용될 수도 있다.
상기 플렉서블 기판(110)은 길게 연장하는 테이프 형태를 가질 수 있으며, 도 2에 도시된 바와 같이 상기 플렉서블 기판(110)의 연장 방향을 따라 복수의 패키징 영역들(110A)이 정의될 수 있다. 상기 패키징 영역들(110A) 내에는 각각 반도체 소자(120)가 각각 다이 본딩 공정을 통해 탑재될 수 있다.
한편, 상기 다이 본딩 공정을 수행한 후 상기 플렉서블 기판(110) 상에 탑재된 반도체 소자들(120)에 대한 검사 공정이 수행될 수 있으며, 검사 결과 불량으로 판단된 반도체 소자(120)는 상기 플렉서블 기판(110)으로부터 제거될 수 있다. 예를 들면, 상기 불량으로 판단된 반도체 소자(120)는 펀칭 공정을 통해 상기 플렉서블 기판(110)으로부터 제거될 수 있다. 결과적으로, 상기 플렉서블 기판(110)은 도 2에 도시된 바와 같이 상기 반도체 소자(120)가 탑재되지 않은 빈 영역(110B)을 가질 수 있으며, 상기 빈 영역(110B)에는 상기 펀칭 공정에 의해 펀치홀(110C)이 형성될 수 있다.
상기 패키징 장치(10)는 테이프 형태를 갖는 플렉서블 기판(110)을 공급하기 위한 언와인더 모듈(20)과 상기 플렉서블 기판(110)을 회수하기 위한 리와인더 모듈(25)을 포함할 수 있다. 상기 언와인더 모듈(20)과 리와인더 모듈(25)은 각각 상기 플렉서블 기판(110)의 공급 및 회수를 위한 공급 릴(22)과 회수 릴(27)을 포함할 수 있으며, 또한 도시되지는 않았으나 상기 공급 릴(22)과 회수 릴(27)을 회전시키기 위한 구동부를 각각 포함할 수 있다.
상기 언와인더 모듈(20)과 상기 리와인더 모듈(25) 사이에는 상기 반도체 소자들(120)에 대한 패키징 공정을 수행하기 위한 패키징 모듈(30)이 배치될 수 있다. 상기 패키징 모듈(30)은 패키징 챔버(32)를 구비할 수 있으며, 상기 플렉서블 기판(110)은 상기 패키징 챔버(32)를 통해 수평 방향으로 이송될 수 있다.
본 발명의 일 실시예에 따르면, 상기 패키징 챔버(32) 내에 위치된 반도체 소자들(120) 상에는 방열 도료가 도포될 수 있으며, 이에 의해 상기 반도체 소자들(120)을 패키징하는 방열층(130; 도 6 참조)이 상기 반도체 소자들(120) 상에 형성될 수 있다. 이때, 상기 방열층(130)은 포팅 공정에 의해 형성될 수 있다. 일 예로서, 상기 패키징 챔버(32) 내에는 상기 반도체 소자들(120) 상에 방열 도료를 도포하기 위한 포팅 유닛들(34)이 배치될 수 있다.
도시된 바에 의하면, 6개의 포팅 유닛들(34)이 상기 패키징 챔버(32) 내에 배치되고 있으나, 상기 포팅 유닛들(34)의 개수는 다양하게 변경 가능하므로 이에 의해 본 발명의 범위가 제한되지는 않을 것이다. 일 예로서, 상기 패키징 챔버(32) 내에는 하나의 포팅 유닛(34)이 배치될 수도 있다.
상기 포팅 유닛들(34)은 패키징 구동부(36)에 의해 수직 및 수평 방향으로 이동 가능하게 구성될 수 있다. 예를 들면, 상세히 도시되지는 않았으나, 상기 패키징 구동부(36)는 직교 좌표 로봇 형태를 가질 수 있으며, 상기 포팅 유닛들(34)을 수직 및 수평 방향으로 이동시킬 수 있다.
상기 패키징 챔버(32) 내에는 상기 플렉서블 기판(110)을 지지하기 위한 서포트 부재(38)가 배치될 수 있다. 상기 서포트 부재(38)는 평탄한 상부면을 가질 수 있으며, 도시된 바와 같이 상기 포팅 유닛들(34)의 하부에 위치된 플렉서블 기판(110)을 부분적으로 지지할 수 있다. 특히, 도시되지는 않았으나, 상기 서포트 부재(38)는 복수의 진공홀들(미도시)을 가질 수 있으며, 상기 서포트 부재(38) 상에 위치된 플렉서블 기판(110) 부위를 진공을 이용하여 흡착 및 고정시킬 수 있다. 또한, 상기 서포트 부재(38)는 상세히 도시되지는 않았으나 상기 플렉서블 기판(110)을 지지하기 위하여 수직 방향으로 이동 가능하게 구성될 수 있다.
상기 패키징 챔버(32) 내에는 도 3에 도시된 바와 같이 상기 패키징 공정이 수행되는 공정 영역(30A)이 정의될 수 있다. 상기 공정 영역(30A)은 상기 포팅 유닛들(34)과 상기 서포트 부재(38) 사이에서 정의될 수 있으며, 상기 포팅 유닛들(34)은 상기 공정 영역(30A) 내에 위치된 반도체 소자들(120)에 대한 패키징 공정을 수행할 수 있다. 예를 들면, 상기 공정 영역(30A) 내에는 도시된 바와 같이 6개의 패키징 영역들(110A)이 위치될 수 있으며, 상기 6개의 패키징 영역들(110A) 상에 탑재된 반도체 소자들(120)에 대한 패키징 공정이 동시에 수행될 수 있다.
한편, 상기 공정 영역(30A) 내에 위치된 패키징 영역들(110A) 중 빈 영역(110B)이 있는 경우 상기 패키징 공정은 상기 빈 영역(110B)을 제외한 나머지 패키징 영역들(110A) 상에 탑재된 반도체 소자들(120)에 대하여 동시에 수행될 수 있다.
구체적으로, 도 3에 도시된 바와 같이 상기 패키징 구동부(36)는 상기 빈 영역(110B)의 상부에 위치된 포팅 유닛(34)을 제외한 나머지 포팅 유닛들(34)을 상기 반도체 소자들(120)에 인접하도록 하강시킬 수 있으며, 또한 상기 반도체 소자들(120)에 대한 패키징 공정이 동시에 수행될 수 있도록 상기 포팅 유닛들(34)을 수평 방향으로 이동시킬 수 있다. 이때, 상기 나머지 포팅 유닛들(34)에 의해 상기 반도체 소자들(120) 상에 방열 도료가 도포될 수 있으며, 이에 의해 상기 반도체 소자들(120)이 상기 방열 도료에 의해 패키징될 수 있다.
본 발명의 일 실시예에 따르면, 상기 패키징 장치(10)는 상기 빈 영역(110B)을 검출하기 위한 카메라(40) 및 상기 빈 영역(110B)에 대한 패키징 공정이 생략되도록 상기 패키징 구동부(36)와 상기 포팅 유닛들(34)의 동작을 제어하는 제어부(45)를 포함할 수 있다. 한편, 상기 빈 영역(110B)에 대한 정보는 상기 제어부(45)로 미리 제공될 수도 있다. 즉, 상기 반도체 소자들(120)에 대한 검사 공정 및 펀칭 공정의 결과 데이터가 상기 제어부(45)로 미리 제공될 수 있으며, 상기 제어부(45)는 상기 제공된 데이터와 상기 카메라(40)에 의한 검출 데이터를 이용하여 상기 패키징 구동부(36)와 상기 포팅 유닛들(34)의 동작을 제어할 수 있다.
다시 도 1을 참조하면, 상기 패키징 장치(10)는 상기 반도체 소자들(120) 상에 형성된 방열층(130)을 경화시키기 위한 경화 모듈(50)을 포함할 수 있다.
상기 경화 모듈(50)은 경화 챔버(52)를 포함할 수 있으며, 상기 플렉서블 기판(110)은 상기 경화 챔버(52)를 통해 이송될 수 있다. 상기 경화 챔버(52) 내에는 상기 플렉서블 기판(110)의 이송 경로를 따라 배치된 복수의 히터들(54)이 구비될 수 있으며, 또한 상기 플렉서블 기판(110)의 이송 거리를 조절하기 위한 롤러들(56)이 배치될 수 있다. 예를 들면, 상기 플렉서블 기판(110)은 상기 경화 챔버(52) 내에서 사행 구조를 갖는 이송 경로를 따라 이송될 수 있으며, 상기 반도체 소자들(120) 상의 방열층들(130)은 상기 히터들(54)에 의해 경화될 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 반도체 소자들(120)의 패키징 방법을 상세하게 설명한다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 반도체 소자들을 패키징하는 방법을 설명하기 위한 개략적인 단면도들이다.
먼저, 도 1에 도시된 바와 같이 유연성을 갖는 플렉서블 기판(110)이 언와인더 모듈(20)과 리와인더 모듈(25) 사이에서 패키징 모듈(30) 및 경화 모듈(50)을 통해 이송될 수 있다. 이때, 상기 플렉서블 기판(110)의 패키징 영역들(110A)에는 각각 반도체 소자(120)가 탑재되어 있다.
예를 들면, 상기 플렉서블 기판(110) 상에는 도전성 패턴들과 같은 신호 라인들(112)이 배치될 수 있으며, 또한 상기 신호 라인들(112)을 보호하기 위한 절연층(114)이 배치될 수 있다. 상기 반도체 소자들(120)은 도 4에 도시된 바와 같이 골드 범프들 또는 솔더 범프들(122)을 통해 상기 신호 라인들(112)과 연결되도록 상기 플렉서블 기판(110) 상에 본딩될 수 있다. 예를 들면, 상기 신호 라인들(112)은 구리 등의 도전성 물질로 이루어질 수 있으며, 상기 절연층(114)은 SR층(Surface Resist layer) 또는 솔더 레지스트층(Solder Resist layer)일 수 있다.
한편, 상기 패키징 영역들(110A) 중에서 반도체 소자(120)가 탑재되지 않은 빈 영역(110B)이 상기 카메라(40)에 의해 검출될 수 있으며, 이어서 상기 패키징 모듈(30)의 공정 영역(30A) 내에 위치된 반도체 소자들(120)에 대한 패키징 공정이 수행될 수 있다. 이때, 상기 제어부(45)는 상기 빈 영역(110B)에 대한 패키징 공정이 생략될 수 있도록 상기 패키징 모듈(30)의 동작을 제어할 수 있다.
상기 패키징 모듈(30)의 공정 영역(30A) 내에서 상기 반도체 소자들(120) 상으로 상기 포팅 유닛들(34)에 의해 방열 도료가 도포될 수 있으며 이에 의해 상기 반도체 소자들(120) 상에는 각각 방열층(130)이 형성될 수 있다.
본 발명의 일 실시예에 따르면, 도 5에 도시된 바와 같이, 상기 반도체 소자(120)의 측면들 및 상기 반도체 소자(120)의 측면들과 인접한 상기 플렉서블 기판(110)의 상부면 부위 상에 방열 도료를 도포하여 제1 방열층(132)을 형성하고, 이어서 도 6에 도시된 바와 같이, 상기 반도체 소자(120)의 상부면 상에 상기 방열 도료를 도포하여 제2 방열층(134)을 형성할 수 있다.
상기 패키징 구동부(36)는 상기 빈 영역(110B)을 제외한 나머지 패키징 영역들(110A) 상의 반도체 소자들(120)에 인접하도록 상기 포팅 유닛들(34)을 하강시킬 수 있으며, 이어서 상기 제1 방열층(132)을 형성하기 위하여 상기 반도체 소자들(120)의 측면들을 따라 상기 포팅 유닛들(34)을 수평 방향으로 이동시키고, 상기 제2 방열층(134)을 형성하기 위하여 상기 포팅 유닛들(34)을 상기 반도체 소자들(120)의 상부에서 수평 방향으로 이동시킬 수 있다.
한편, 상기 패키징 공정을 수행하는 동안 상기 방열 도료가 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이의 공간으로 침투될 수 있다. 그러나, 상기 방열 도료가 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이의 공간으로 충분히 침투되지 않는 경우 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이에는 도시된 바와 같이 공기층이 형성될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 방열 도료가 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이의 공간으로 충분히 침투될 수 있도록 상기 방열 도료의 점도를 조절할 수 있다. 이 경우, 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이에는 상기 방열 도료의 침투에 의해 언더필층이 형성될 수 있다.
상기와 같이 방열층들(130)을 형성한 후 상기 플렉서블 기판(110)은 상기 경화 챔버(52) 내부로 이송될 수 있으며, 상기 경화 챔버(52)를 통해 이송되는 동안 상기 반도체 소자들(120) 상의 방열층들(130)이 충분히 경화될 수 있다. 상기 방열층들(130)은 약 140 내지 160℃, 예를 들면, 약 150℃ 정도의 온도에서 경화될 수 있으며, 이에 따라 개선된 방열 특성과 유연성을 갖는 반도체 패키지들(100)이 완성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 방열 도료는 에피클로로하이드린(epichlorohydrin) 비스페놀 A 수지, 변성 에폭시 수지, 경화제, 경화 촉진제 및 방열 충진제를 포함할 수 있다. 특히, 상기 방열 도료는 에피클로로하이드린 비스페놀 A 수지 약 1 내지 5 중량%, 변성 에폭시 수지 약 1 내지 5 중량%, 경화제 약 1 내지 10 중량%, 경화 촉진제 약 1 내지 5 중량% 및 나머지 방열 충진제를 포함할 수 있다.
상기 에피클로로하이드린 비스페놀 A 수지는 상기 방열 도료의 접착력을 향상시키기 위하여 사용될 수 있으며, 상기 변성 에폭시 수지는 상기 경화된 방열층(130)의 유연성 및 탄성을 개선하기 위하여 사용될 수 있다. 특히, 상기 변성 에폭시 수지로는 카르복실-말단화된 부타디엔 아크릴로니트릴(CTBN; Carboxyl Terminated Butadiene Acrylonitrile) 변성 에폭시 수지, 아민-말단화된 부타디엔 아크릴로니트릴(ATBN; Amine Terminated Butadiene Acrylronitril) 변성 에폭시 수지, 니트릴-부타디엔 고무(NBR; nitrile Butadiene Rubber) 변성 에폭시 수지, 아크릴 고무 변성 에폭시 수지(ARMER: Acrylic Rubber Modified Epoxy Resin), 우레탄 변성 에폭시 수지, 실리콘 변성 에폭시 수지 등이 사용될 수 있다.
상기 경화제로는 노볼락 타입 페놀 수지(Novolac type phenolic resin)가 사용될 수 있다. 예를 들면, 페놀, 크레졸, 비스페놀 A 중 어느 하나와 포름알데히드를 반응시켜 수득되는 노볼락 타입 페놀 수지가 사용될 수 있다.
상기 경화 촉진제로는 이미다졸계 경화 촉진제 또는 아민계 경화 촉진제가 사용될 수 있다. 예를 들면, 상기 이미다졸계 경화 촉진제로는 이미다졸, 이소이미다졸, 2-메틸 이미다졸, 2-에틸-4-메틸이미다졸, 2,4-디메틸이미다졸, 부틸이미다졸, 2-메틸이미다졸, 2-페닐이미다졸, 1-벤질-2-메틸이미다졸, 1-프로필-2-메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 페닐이미다졸, 벤질이미다졸, 등이 사용될 수 있다.
상기 아민계 경화 촉진제로는 지방족 아민, 변형된 지방족 아민, 방향족 아민, 제2급 아민, 제3급 아민 등이 사용될 수 있다. 예를 들면, 상기 아민계 경화 촉진제로는 벤질디메틸아민, 트리에탄올아민, 트리에틸렌 테트라민, 디에틸렌트리아민, 트리에틸렌아민, 디메틸아미노에탄올, m-크실렌디아민, 이소포론디아민 등이 사용될 수 있다.
상기 방열 충전제로는 약 0.01 내지 50 ㎛ 정도, 바람직하게는, 약 0.01 내지 20 ㎛ 정도의 입자 크기를 갖는 알루미늄 산화물이 사용될 수 있다. 상기 방열 충전제는 상기 경화된 방열층(130)의 열전도도를 향상시키기 위하여 사용될 수 있다. 특히, 상기 방열 도료는 전체 중량에 대하여 약 75 내지 95 중량% 정도의 방열 충전제를 포함할 수 있으며, 이에 의해 상기 방열층(130)의 열전도도는 약 2.0 내지 3.0 W/mK 정도의 범위에서 조절될 수 있다. 한편, 상기 방열층(130)의 접착력은 상기 에피클로로하이드린 비스페놀 A 수지와 상기 변성 에폭시 수지에 의해 약 8 내지 12 MPa 정도로 조절될 수 있다.
한편, 상기 방열 도료의 점도는 약 100 내지 200 Pas 정도의 범위에서 조절될 수 있으며, 약 140 내지 160℃ 정도의 온도 범위에서 경화될 수 있다. 상기 방열 도료의 점도는 B형 회전 점도계를 이용하여 측정된 것으로, 보다 상세하게는 20 rpm의 로터 회전 속도와 23℃의 온도에서 측정될 수 있다.
상술한 바와 같은 본 발명의 일 실시예에 따르면, 상기 방열층(130)은 상기 반도체 소자(120)의 상부면 및 측면들 상에 직접 형성되므로 상기 반도체 소자(120)로부터의 방열 효율이 크게 향상될 수 있다. 또한, 상기 방열층(130)은 향상된 유연성과 접착성을 가질 수 있으므로 상기 플렉서블 기판(110) 및 상기 반도체 소자(120)로부터 쉽게 분리되지 않을 수 있으며 아울러 반도체 패키지(100)의 유연성이 종래 기술에 비하여 크게 개선될 수 있다.
특히, 상기 패키징 모듈(30)의 공정 영역(30A) 내에 위치된 패키징 영역들(110A) 중에서 빈 영역(110B)을 검출하고, 상기 빈 영역(110B)에 대한 패키징 공정을 생략할 수 있으므로, 상기 반도체 패키지들(100)의 생산성이 크게 향상될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 반도체 소자들을 패키징하는 방법을 수행하는데 적합한 장치를 설명하기 위한 개략적인 구성도이고, 도 8 및 도 9는 본 발명의 다른 실시예에 따른 반도체 소자들을 패키징하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 7을 참조하면, 반도체 소자들을 패키징하기 위한 장치(10)는 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이에 언더필층(140; 도 9 참조)을 형성하기 위한 언더필 모듈(60) 및 상기 언더필층(140)을 경화시키기 위한 선-경화(pre-curing) 모듈(70)을 포함할 수 있다. 상기 언더필 모듈(60)과 선-경화 모듈(70)은 상기 언와인더 모듈(20)과 상기 패키징 모듈(30) 사이에 배치될 수 있으며, 상기 플렉서블 기판(110)은 상기 언더필 모듈(60)과 선-경화 모듈(70)을 통해 상기 패키징 모듈(30)로 이송될 수 있다.
상기 언더필 모듈(60)은 언더필 챔버(62)를 포함할 수 있다. 상기 언더필 챔버(62) 내에는 상기 플렉서블 기판(110)과 상기 반도체 소자들(120) 사이에 언더필 수지를 주입하기 위한 포팅 유닛들(64)이 배치될 수 있다. 상기 포팅 유닛들(64)은 언더필 구동부(66)에 의해 수직 및 수평 방향으로 이동 가능하게 구성될 수 있다.
또한, 상기 언더필 챔버(62) 내에는 상기 플렉서블 기판(110)을 지지하기 위한 서포트 부재(68)가 배치될 수 있으며, 도시되지는 않았으나, 상기 서포트 부재(68)는 상기 플렉서블 기판(110)을 흡착 고정시키기 위한 진공홀들을 가질 수 있다. 또한, 상기 언더필 챔버(62) 내에는 상기 언더필 공정이 수행되는 공정 영역(미도시)이 정의될 수 있다. 상기 공정 영역은 상기 포팅 유닛들(64)과 상기 서포트 부재(68) 사이에서 정의될 수 있으며, 상기 공정 영역 내에 위치된 반도체 소자들(120)에 대하여 언더필 공정이 동시에 수행될 수 있다.
한편, 상기 언더필 챔버(62) 내에는 상기 플렉서블 기판(110)의 패키징 영역들(110A) 중 빈 영역(110B)을 검출하기 위한 카메라(42)가 배치될 수 있다. 상기 언더필 구동부(66)와 포팅 유닛들(64)의 동작은 제어부(45)에 의해 제어될 수 있으며, 특히 상기 빈 영역(110B)에 대한 언더필 공정이 생략되도록 제어될 수 있다.
상술한 바와 같이 상기 언더필 모듈(60)은 상기 패키징 모듈(30)과 유사하게 구성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 언더필 모듈(60)의 포팅 유닛들(64)의 개수는 다양하게 변경될 수 있으나, 상기 반도체 패키지들(100)의 생산성을 향상시키기 위하여 상기 패키징 모듈(30)의 포팅 유닛들(34)의 개수와 동일하게 구성되는 것이 바람직하다.
상기 언더필 모듈(60)에 의해 언더필 공정이 수행된 후 상기 플렉서블 기판(110)은 상기 선-경화 모듈(70)을 통해 상기 패키징 모듈(30)로 이송될 수 있으며, 상기 선경화 모듈(70)은 상기 언더필층(140)을 경화시키기 위한 히터(72)를 포함할 수 있다.
도 8을 참조하면, 상기 포팅 유닛들(64)은 상기 반도체 소자들(120)의 측면들과 인접한 상기 플렉서블 기판(110)의 상부면 부위에 상기 언더필 수지를 포팅할 수 있으며, 상기 언더필 수지는 표면 장력에 의해 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이의 공간으로 침투될 수 있다. 상기와 같이 플렉서블 기판(110)과 반도체 소자(120) 사이에 형성된 언더필층(140)은 상기 선-경화 모듈(70)을 통과하는 동안 약 150℃ 정도의 온도에서 경화될 수 있다.
상기 언더필 수지는 에폭시 수지, 경화제, 경화 촉진제 및 무기물 충전제를 포함할 수 있다. 상기 에폭시 수지로는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 나프탈렌 타입 에폭시 수지, 페놀 노볼락 타입 에폭시 수지, 크레졸 노볼락 에폭시 수지 등이 사용될 수 있으며, 상기 경화제 및 경화 촉진제로는 아민계 경화제 및 이미다졸계 경화 촉진제가 각각 사용될 수 있다.
또한, 상기 무기물 충전제로는 상기 언더필층(140)의 열전도도를 향상시키기 위하여 약 0.01 내지 20 ㎛ 정도의 입자 크기를 갖는 알루미늄 산화물이 사용될 수 있다.
도 9를 참조하면, 상기와 같이 언더필층(140)을 형성한 후 상기 반도체 소자(120) 및 상기 플렉서블 기판(110) 상에 방열층(130)을 형성할 수 있다. 상기 방열층(130)을 형성하는 방법은 도 4 내지 도 6을 참조하여 기 설명된 바와 실질적으로 동일하므로 이에 대한 추가적인 상세 설명은 생략한다.
한편, 상기 언더필 수지를 이용하는 언더필 공정은 상기 반도체 소자들(120)을 상기 플렉서블 기판(110) 상에 탑재하는 다이 본딩 공정 이후에 수행될 수도 있다. 이 경우, 상기 반도체 소자들(120)은 도 1 내지 도 6을 참조하여 기 설명된 패키징 장치 및 방법을 이용하여 패키징될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 플렉서블 기판(110)과 반도체 소자(120) 상에는 상기 반도체 소자(120)로부터 발생된 열을 방출하기 위한 방열층(130)이 형성될 수 있으며, 상기 반도체 소자(120)는 상기 방열층(130)에 의해 패키징될 수 있다. 특히, 반도체 소자(120)가 탑재되지 않은 상기 플렉서블 기판(110)의 빈 영역(110B)에 대하여 패키징 공정이 생략될 수 있다. 따라서, 상기 플렉서블 반도체 패키지(100)의 생산성이 크게 개선될 수 있다.
또한, 상기 방열층(130)은 에피클로로하이드린 비스페놀 A 수지 및 변성 에폭시 수지에 의해 유연성과 접착성이 개선될 수 있으며, 방열 충진제에 의해 상대적으로 높은 열전도도를 가질 수 있다. 따라서, 종래 기술에 비하여 상기 방열층(130)에 의해 상기 반도체 소자(120)로부터의 방열 효율이 크게 향상될 수 있다. 특히, 상기 방열층(130)이 개선된 유연성과 접착성을 가지므로 상기 플렉서블 기판(110) 및 상기 반도체 소자(120)로부터 상기 방열층(130)의 분리가 충분히 방지될 수 있으며, 아울러 상기 플렉서블 기판(110)의 유연성을 안정적으로 유지시킬 수 있다.
추가적으로, 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이에 개선된 열전도도를 갖는 언더필층(140)을 형성함으로써 상기 반도체 소자(120)로부터의 방열 효율이 더욱 향상될 수 있다.
따라서, 상기 반도체 패키지(100)는 고해상도의 디스플레이 장치에 바람직하게 사용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 길게 연장하는 테이프 형태를 갖고 연장 방향으로 패키징 영역들이 정의된 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 방법에 있어서,
    상기 플렉서블 기판을 패키징 모듈을 통해 이송하는 단계;
    상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역을 검출하는 단계; 및
    상기 패키징 모듈의 공정 영역 내에 위치된 적어도 하나의 반도체 소자 상에 방열 도료를 도포하여 상기 반도체 소자를 패키징하는 방열층을 형성하는 단계를 포함하되, 상기 빈 영역에 대한 패키징 공정은 생략하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  2. 제1항에 있어서,
    상기 방열층은 포팅 공정에 의해 형성되는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  3. 제2항에 있어서,
    상기 방열층을 형성하는 단계는,
    상기 반도체 소자의 측면들과 상기 플렉서블 기판 상에 상기 방열 도료를 도포하여 제1 방열층을 형성하는 단계; 및
    상기 반도체 소자의 상부면 상에 상기 방열 도료를 도포하여 제2 방열층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  4. 제1항에 있어서,
    상기 패키징 모듈의 공정 영역 내에는 복수의 패키징 영역들이 위치되며,
    상기 패키징 모듈의 공정 영역 내에 위치된 패키징 영역들 중 빈 영역을 제외한 나머지 패키징 영역들 상에 탑재된 반도체 소자들을 동시에 패키징하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  5. 제1항에 있어서,
    상기 반도체 소자 상에 형성된 방열층을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  6. 제1항에 있어서,
    상기 플렉서블 기판과 상기 반도체 소자 사이의 공간을 채우는 언더필층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  7. 제6항에 있어서,
    상기 언더필층은 상기 플렉서블 기판과 상기 반도체 소자 사이의 공간으로 언더필 수지를 주입함으로써 획득되는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  8. 제6항에 있어서,
    상기 언더필층을 형성하는 단계는,
    상기 플렉서블 기판을 상기 패키징 모듈의 상류측에 배치된 언더필 모듈을 통해 이송하는 단계; 및
    상기 언더필 모듈의 공정 영역 내에 위치된 상기 플렉서블 기판의 패키징 영역과 상기 반도체 소자 사이에 상기 언더필층을 형성하는 단계를 포함하되, 상기 빈 영역에 대한 언더필 공정은 생략하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  9. 제8항에 있어서,
    상기 언더필 모듈의 공정 영역 내에는 복수의 패키징 영역들이 위치되며,
    상기 언더필 모듈의 공정 영역 내에 위치된 패키징 영역들 중 상기 빈 영역을 제외한 나머지 패키징 영역들 상에 탑재된 반도체 소자들에 대하여 동시에 상기 언더필 공정을 수행하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  10. 제6항에 있어서,
    상기 언더필층을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  11. 제1항에 있어서,
    상기 방열 도료는, 에피클로로하이드린 비스페놀 A 수지 1 내지 5 중량%, 변성 에폭시 수지 1 내지 5 중량%, 경화제 1 내지 10 중량%, 경화 촉진제 1 내지 5 중량% 및 나머지 방열 충진제를 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  12. 제11항에 있어서,
    상기 변성 에폭시 수지는, CTBN 변성 에폭시 수지, ATBN 변성 에폭시 수지, NBR 변성 에폭시 수지, 우레탄 변성 에폭시 수지 또는 실리콘 변성 에폭시 수지인 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  13. 제11항에 있어서,
    상기 경화제는 노볼락 타입 페놀 수지인 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  14. 제11항에 있어서,
    상기 경화 촉진제는 이미다졸계 경화 촉진제 또는 아민계 경화 촉진제인 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  15. 제11항에 있어서,
    상기 방열 충전제는 0.01 내지 50 ㎛의 입자 크기를 갖는 알루미늄 산화물을 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 방법.
  16. 길게 연장하는 테이프 형태를 갖고 연장 방향으로 패키징 영역들이 정의된 플렉서블 기판 상에 탑재된 반도체 소자들을 패키징하는 장치에 있어서,
    상기 플렉서블 기판을 공급하는 언와인더 모듈;
    상기 플렉서블 기판을 회수하는 리와인더 모듈;
    상기 언와인더 모듈과 상기 리와인더 모듈 사이에 배치되고 상기 반도체 소자들을 패키징하기 위하여 상기 반도체 소자들 상에 방열 도료를 도포하여 방열층을 각각 형성하는 패키징 모듈; 및
    상기 패키징 영역들 중에서 반도체 소자가 탑재되지 않은 빈 영역을 검출하고 상기 빈 영역에 대한 패키징 공정이 생략되도록 상기 패키징 모듈의 동작을 제어하는 제어부를 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 장치.
  17. 제16항에 있어서,
    상기 패키징 모듈은,
    패키징 챔버;
    상기 패키징 챔버 내에 배치되며 상기 반도체 소자들 상에 방열 도료를 도포하기 위한 포팅 유닛; 및
    상기 포팅 유닛을 수직 및 수평 방향으로 이동시키기 위한 패키징 구동부를 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 장치.
  18. 제16항에 있어서,
    상기 방열층을 경화시키기 위한 경화 모듈을 더 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 장치.
  19. 제18항에 있어서,
    상기 경화 모듈은,
    상기 패키징 모듈과 상기 리와인더 모듈 사이에 배치된 경화 챔버; 및
    상기 경화 챔버 내에서 상기 플렉서블 기판의 이송 경로를 따라 배치되며 상기 방열층을 경화시키기 위한 복수의 히터들을 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 장치.
  20. 제16항에 있어서,
    상기 플렉서블 기판과 상기 반도체 소자 사이에 언더필층을 형성하기 위한 언더필 모듈을 더 포함하는 것을 특징으로 하는 반도체 소자들을 패키징하는 장치.
PCT/KR2014/004911 2014-04-24 2014-06-03 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치 WO2015163527A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140049058A KR101474690B1 (ko) 2014-04-24 2014-04-24 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR10-2014-0049058 2014-04-24

Publications (1)

Publication Number Publication Date
WO2015163527A1 true WO2015163527A1 (ko) 2015-10-29

Family

ID=52679424

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/004911 WO2015163527A1 (ko) 2014-04-24 2014-06-03 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치

Country Status (5)

Country Link
US (1) US20150311139A1 (ko)
KR (1) KR101474690B1 (ko)
CN (1) CN105006439A (ko)
TW (1) TW201541576A (ko)
WO (1) WO2015163527A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101714216B1 (ko) * 2015-09-10 2017-03-08 현대자동차주식회사 고강성 및 고강도 발포형 충전제 조성물
JP6879690B2 (ja) * 2016-08-05 2021-06-02 スリーエム イノベイティブ プロパティズ カンパニー 放熱用樹脂組成物、その硬化物、及びこれらの使用方法
CN106658948A (zh) * 2017-01-06 2017-05-10 安徽鹏展电子科技有限公司 一种散热的柔性线路板及其表面涂料
JP7014948B2 (ja) * 2017-06-13 2022-02-02 日亜化学工業株式会社 発光装置の製造方法および発光装置
CN107946251B (zh) * 2017-12-28 2024-02-02 江阴长电先进封装有限公司 一种半导体产品的封装方法
CN111010102B (zh) * 2019-03-18 2023-12-15 天津大学 考虑形状的薄膜封装的mems器件组件及电子设备
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置
JP2021145098A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 半導体製造装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217286A (ja) * 2000-02-02 2001-08-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法
JP2003267309A (ja) * 2002-03-15 2003-09-25 Hitachi High-Tech Instruments Co Ltd ダイピックアップ装置
KR20090110206A (ko) * 2008-04-17 2009-10-21 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
JP2013184298A (ja) * 2012-03-05 2013-09-19 Asahi Rubber Inc 金属箔付白色反射シートのロール原反、回路付白色反射シートのロール原反、及びそれらの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994024704A1 (en) * 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
KR100363362B1 (ko) * 1999-12-28 2002-12-05 가시오게산키 가부시키가이샤 수지막형성방법 및 그 방법에 이용하는 수지막형성장치
US6543505B1 (en) * 2000-04-21 2003-04-08 Koch Equipment, Llc Empty package detector for labeling apparatus
JP3757852B2 (ja) * 2001-11-27 2006-03-22 横河電機株式会社 Ｔｃｐ用ハンドラ及びｔｃｐテープの走行方法
US6933173B2 (en) * 2003-05-30 2005-08-23 Texas Instruments Incorporated Method and system for flip chip packaging
JP2005311321A (ja) * 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217286A (ja) * 2000-02-02 2001-08-10 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法
JP2003267309A (ja) * 2002-03-15 2003-09-25 Hitachi High-Tech Instruments Co Ltd ダイピックアップ装置
KR20090110206A (ko) * 2008-04-17 2009-10-21 삼성전자주식회사 방열 부재 테이프, 방열부재를 구비한 씨오에프(ｃｏｆ)형 반도체 패키지 및 이를 적용한 전자장치
JP2013184298A (ja) * 2012-03-05 2013-09-19 Asahi Rubber Inc 金属箔付白色反射シートのロール原反、回路付白色反射シートのロール原反、及びそれらの製造方法

Also Published As

Publication number Publication date
US20150311139A1 (en) 2015-10-29
TW201541576A (zh) 2015-11-01
KR101474690B1 (ko) 2014-12-17
CN105006439A (zh) 2015-10-28

Similar Documents

Publication Publication Date Title
WO2015163527A1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
WO2015160017A1 (ko) 반도체 패키지 및 이를 제조하는 방법
WO2018070801A2 (ko) 다층형 캐리어 필름 및 이를 이용한 소자 전사 방법과 이 방법을 이용하여 전자제품을 제조하는 전자제품 제조방법
WO2020013478A1 (ko) 마이크로 엘이디 디스플레이 및 이의 제작 방법
WO2015076457A1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
WO2013073848A1 (ko) 접착 필름
WO2007125993A1 (ja) 導電粒子配置シート及び異方導電性フィルム
WO2015170792A1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
WO2021045482A1 (en) Micro led display and method for manufacturing the same
WO2021230502A1 (en) Display module and method of manufacturing the same
WO2015170800A1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
US9508566B2 (en) Wafer level overmold for three dimensional surfaces
JP4936775B2 (ja) 導電粒子の連結構造体
WO2021112627A1 (ko) 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법
WO2017014414A1 (ko) 이방 도전성 필름용 조성물, 이방 도전성 필름 및 이를 이용한 디스플레이 장치
JP2007141712A (ja) 連結構造体
JP4626139B2 (ja) 回路基板の製造方法
WO2015125999A1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
JP2007035490A (ja) 接続部材
JP4953685B2 (ja) 接続材料
JP2007035979A (ja) 導電粒子の連結構造体
WO2019059612A1 (ko) 회로기판
TW201911430A (zh) 半導體裝置的製造方法及積層板片
JP5202662B2 (ja) 回路接続フィルム
TW201911429A (zh) 半導體裝置的製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14890419

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14890419

Country of ref document: EP

Kind code of ref document: A1