WO2015160017A1 - 반도체 패키지 및 이를 제조하는 방법 - Google Patents

반도체 패키지 및 이를 제조하는 방법 Download PDF

Info

Publication number
WO2015160017A1
WO2015160017A1 PCT/KR2014/003586 KR2014003586W WO2015160017A1 WO 2015160017 A1 WO2015160017 A1 WO 2015160017A1 KR 2014003586 W KR2014003586 W KR 2014003586W WO 2015160017 A1 WO2015160017 A1 WO 2015160017A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat dissipation
epoxy resin
flexible substrate
modified epoxy
semiconductor device
Prior art date
Application number
PCT/KR2014/003586
Other languages
English (en)
French (fr)
Inventor
김준일
김성진
김학모
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Publication of WO2015160017A1 publication Critical patent/WO2015160017A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • Embodiments of the present invention relate to a semiconductor package and a method of manufacturing the same. More specifically, the present invention relates to a semiconductor package mounted on a flexible substrate such as a chip on film (COF) tape, a tape carrier package (TCP) tape, and the like, and a method of manufacturing the same.
  • COF chip on film
  • TCP tape carrier package
  • a display device such as a liquid crystal display (LCD) may include a liquid crystal display panel and a backlight unit disposed on a rear surface of the liquid crystal display panel.
  • Semiconductor devices such as a driver IC may be used to drive the LCD panel, and the semiconductor devices may be connected to the LCD panel using a packaging technology such as COF, TCP, or Chip On Glass (COG). Can be.
  • a driving load of a semiconductor device may be increased to implement a display device having a high resolution, thereby causing a serious heating problem of the semiconductor device.
  • Korean Patent Laid-Open Publication No. 10-2009-0110206 discloses a flexible substrate, a semiconductor device mounted on an upper surface of the flexible substrate, and an adhesive member on a lower surface of the flexible substrate.
  • a COF type semiconductor package including a heat dissipation member mounted by use is disclosed.
  • the heat dissipation member when the heat dissipation member is mounted on the lower surface of the flexible substrate as described above, the heat dissipation efficiency may not be sufficient because the thermal conductivity of the flexible substrate is relatively low.
  • the heat dissipation member since the heat dissipation member has a plate shape made of a metal such as aluminum, the heat dissipation member may act as a cause of reducing the flexibility of the COF-type semiconductor package, and may also cause a problem that the heat dissipation member is separated from the flexible substrate. .
  • Embodiments of the present invention for solving the above problems are to provide a semiconductor package and a method of manufacturing the same that can sufficiently improve the heat radiation efficiency of the semiconductor device.
  • a semiconductor package for achieving the above object, a semiconductor package, a flexible substrate on which signal lines are formed, and a semiconductor device bonded on the flexible substrate to be connected to the signal lines through gold bumps or solder bumps And a heat dissipation layer formed on the flexible substrate and the semiconductor element.
  • the heat dissipating layer may be obtained by applying a heat dissipating paint comprising an epichlorohydrin bisphenol A resin, a modified epoxy resin, a curing agent, a curing accelerator, and a heat dissipating filler, and then curing the applied heat dissipating paint.
  • the heat dissipation paint epichlorohydrin bisphenol A resin 1 to 5% by weight, modified epoxy resin 1 to 5% by weight, curing agent 1 to 10% by weight, curing accelerator 1 to 5% by weight And remaining heat dissipating fillers.
  • the modified epoxy resin may be a CTBN modified epoxy resin, ATBN modified epoxy resin, NBR modified epoxy resin, urethane modified epoxy resin or silicone modified epoxy resin.
  • a novolak type phenolic resin may be used as the curing agent.
  • an imidazole-based curing accelerator or an amine curing accelerator may be used as the curing accelerator.
  • the heat dissipating filler may include aluminum oxide having a particle size of about 0.01 to 50 ⁇ m.
  • the heat dissipation layer may include a first heat dissipation layer formed on side surfaces of the semiconductor device and the flexible substrate, and a second heat dissipation layer formed on an upper surface of the semiconductor device. have.
  • the semiconductor package may further include an underfill layer filling a space between the semiconductor device and the flexible substrate.
  • the heat dissipation layer and the underfill layer may be made of the same material.
  • a method of manufacturing a semiconductor package comprising: bonding a semiconductor device to be connected to the signal lines through gold bumps or solder bumps on a flexible substrate on which signal lines are formed; And forming a heat dissipation layer by applying a heat dissipation paint on a portion of the semiconductor device and an upper surface of the flexible substrate adjacent to the semiconductor element, and curing the heat dissipation layer.
  • the heat dissipating paint may include an epichlorohydrin bisphenol A resin, a modified epoxy resin, a curing agent, a curing accelerator, and a heat dissipating filler.
  • the forming of the heat dissipation layer may include applying the heat dissipation paint on side surfaces of the semiconductor device and the flexible substrate, and the heat dissipation paint on an upper surface of the semiconductor device. It may include the step of applying.
  • the forming of the heat dissipation layer may include: placing a mask on the flexible substrate, the mask having an opening partially exposing the semiconductor element and the flexible substrate, and squeegeeing the heat dissipation paint. Filling the opening in a manner.
  • forming an underfill layer filling the space between the semiconductor device and the flexible substrate, and curing the underfill layer may be further performed.
  • the underfill layer may be obtained by injecting an underfill resin between the semiconductor device and the flexible substrate.
  • the forming of the underfill layer may be further performed by applying the heat dissipation paint on the region where the semiconductor device is to be bonded, wherein the gold bumps or the solder bumps may be formed. It may be bonded to be connected to the signal lines through an underfill layer.
  • the heat dissipation paint epichlorohydrin bisphenol A resin 1 to 5% by weight, modified epoxy resin 1 to 5% by weight, curing agent 1 to 10% by weight, curing accelerator 1 to 5% by weight And remaining heat dissipating fillers.
  • the modified epoxy resin may be a CTBN modified epoxy resin, ATBN modified epoxy resin, NBR modified epoxy resin, urethane modified epoxy resin or silicone modified epoxy resin.
  • a novolak type phenolic resin may be used as the curing agent.
  • an imidazole-based curing accelerator or an amine curing accelerator may be used as the curing accelerator.
  • the heat dissipating filler may include aluminum oxide having a particle size of about 0.01 to 50 ⁇ m.
  • a heat dissipation layer for dissipating heat generated from the semiconductor device may be formed on the flexible substrate and the semiconductor device.
  • the heat dissipation layer may be improved in flexibility and adhesion by the epichlorohydrin bisphenol A resin and the modified epoxy resin, and may have a relatively high thermal conductivity by the heat dissipation filler.
  • the heat dissipation efficiency from the semiconductor element can be greatly improved by the heat dissipation layer as compared with the related art.
  • the heat dissipation layer has improved flexibility and adhesiveness, separation of the heat dissipation layer from the flexible substrate and the semiconductor device may be sufficiently prevented, and the flexibility of the flexible substrate may be stably maintained.
  • heat dissipation efficiency from the semiconductor device may be further improved by forming an underfill layer having an improved thermal conductivity between the flexible substrate and the semiconductor device.
  • 1 to 4 are schematic cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.
  • 5 and 6 are schematic cross-sectional views for describing a semiconductor package according to another embodiment of the present invention.
  • FIG. 7 to 9 are schematic cross-sectional views for describing a method of manufacturing a semiconductor package according to still another embodiment of the present invention.
  • the element When an element is described as being disposed or connected on another element or layer, the element may be placed or connected directly on the other element, and other elements or layers may be placed therebetween. It may be. Alternatively, where one element is described as being directly disposed or connected on another element, there may be no other element between them. Terms such as first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or parts, but the items are not limited by these terms. Will not.
  • Embodiments of the invention are described with reference to schematic illustrations of ideal embodiments of the invention. Accordingly, changes from the shapes of the illustrations, such as changes in manufacturing methods and / or tolerances, are those that can be expected sufficiently. Accordingly, embodiments of the invention are not to be described as limited to the particular shapes of the areas described as the illustrations, but include variations in the shapes, and the areas described in the figures are entirely schematic and their shapes. Is not intended to describe the precise shape of the region nor is it intended to limit the scope of the invention.
  • 1 to 4 are schematic cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.
  • a semiconductor device 120 may be mounted on a flexible substrate 110 having flexibility.
  • a COF tape may be used as the flexible substrate 110 to manufacture a COF type semiconductor package.
  • a TCP tape, a ball grid array (BGA) tape, an application specific integrated circuit (ASIC) tape, a flexible printed circuit (FPC), or the like may be used as the flexible substrate 110.
  • Signal lines 112 such as conductive patterns, may be formed on the flexible substrate 110, and an insulating layer 114 may be formed to protect the signal lines 112.
  • the semiconductor device 120 may be bonded on the flexible substrate 110 to be connected to the signal lines 112 through gold bumps or solder bumps 122.
  • the signal lines 112 may be made of a conductive material such as copper, and the insulating layer 114 may be a surface resist layer or a solder resist layer.
  • a heat dissipation layer 130 for dissipating heat from the semiconductor device 120 may be formed on the semiconductor device 120.
  • the heat dissipation layer 130 may be formed through a potting process.
  • the heat dissipation paint on the side surfaces of the semiconductor device 120 and the part of the flexible substrate 110 adjacent to the side surfaces of the semiconductor device 120.
  • the heat dissipation paint is applied on the upper surface of the semiconductor device 120 to form a second heat dissipation layer 134.
  • the porting unit for forming the heat dissipation layer 130 may be moved in the vertical and horizontal directions by a driving unit having a rectangular coordinate robot.
  • the semiconductor device 120 may move in a horizontal direction along side surfaces of the semiconductor device 120 to form the first heat dissipation layer 132, and to form the second heat dissipation layer 134. It can be moved in the horizontal direction at the top of the.
  • the heat dissipation layer 130 may be formed through a screen printing process as shown in FIG.
  • a mask 140 having an opening for exposing the semiconductor device 120 and a portion of the flexible substrate 110 adjacent to the semiconductor device 120 is disposed on the flexible substrate 110, and the The heat dissipation layer 130 may be formed by filling the opening with heat dissipation paint in a squeegee manner.
  • the heat dissipating paint may penetrate into the space between the flexible substrate 110 and the semiconductor device 120 during the potting process and the screen printing process.
  • the heat dissipating paint does not sufficiently penetrate into the space between the flexible substrate 110 and the semiconductor element 120, an air layer is formed between the flexible substrate 110 and the semiconductor element 120 as shown. May be
  • the viscosity of the heat dissipating paint may be adjusted to allow sufficient penetration of the heat dissipating paint into the space between the flexible substrate 110 and the semiconductor device 120.
  • an underfill layer may be formed between the flexible substrate 110 and the semiconductor device 120 by penetration of the heat dissipation paint.
  • the heat dissipation layer 130 may be cured in a curing chamber at a temperature of about 140 to 160 ° C., for example, about 150 ° C. for about 1 hour. Accordingly, the heat dissipation layer 130 having improved heat dissipation characteristics and flexibility may be completed on the semiconductor device 120 and the flexible substrate 110.
  • the heat dissipating paint may include epichlorohydrin bisphenol A resin, modified epoxy resin, curing agent, curing accelerator and heat dissipating filler.
  • the heat dissipating paint is about 1 to 5% by weight of epichlorohydrin bisphenol A resin, about 1 to 5% by weight of modified epoxy resin, about 1 to 10% by weight of curing agent, about 1 to 5% by weight of curing accelerator and the remaining heat dissipating filler It may include.
  • the epichlorohydrin bisphenol A resin may be used to improve the adhesion of the heat dissipation paint
  • the modified epoxy resin may be used to improve the flexibility and elasticity of the cured heat dissipation layer.
  • the modified epoxy resin is a carboxyl-terminated butadiene acrylonitrile (CTBN) modified epoxy resin, an amine-terminated butadiene acrylonitrile (ATBN) modified epoxy resin , Nitrile butadiene rubber (NBR) modified epoxy resin, acrylic rubber modified epoxy resin (ARMER: Acrylic Rubber Modified Epoxy Resin), urethane modified epoxy resin, silicone modified epoxy resin and the like can be used.
  • Novolac type phenolic resin may be used as the curing agent.
  • a novolak type phenolic resin obtained by reacting any of phenol, cresol or bisphenol A with formaldehyde may be used.
  • an imidazole-based curing accelerator or an amine curing accelerator may be used.
  • the imidazole series curing accelerators include imidazole, isimidazole, 2-methyl imidazole, 2-ethyl-4-methyl imidazole, 2,4-dimethyl imidazole, butyl imidazole, 2-methylimidazole, 2-phenylimidazole, 1-benzyl-2-methylimidazole, 1-propyl-2-methylimidazole, 1-cyanoethyl-2-methylimidazole, 1 Cyanoethyl-2-ethyl-4-methylimidazole, phenylimidazole, benzylimidazole, and the like can be used.
  • an aliphatic amine, a modified aliphatic amine, an aromatic amine, a secondary amine, a tertiary amine, or the like may be used.
  • benzyldimethylamine, triethanolamine, triethylene tetramine, diethylenetriamine, triethyleneamine, dimethylaminoethanol, m-xylenediamine, isophoronediamine, etc. may be used as the amine-based curing accelerator.
  • the heat dissipating filler an aluminum oxide having a particle size of about 0.01 to 50 ⁇ m, preferably about 0.01 to 20 ⁇ m, may be used.
  • the heat dissipation filler may be used to improve thermal conductivity of the cured heat dissipation layer 130.
  • the heat dissipation paint may include a heat dissipation filler of about 75 to 95% by weight based on the total weight, whereby the thermal conductivity of the heat dissipation layer 130 is adjusted in the range of about 2.0 to 3.0 W / mK Can be.
  • the adhesive force of the heat dissipation layer 130 may be controlled to about 8 to 12 MPa by the epichlorohydrin bisphenol A resin and the modified epoxy resin.
  • the viscosity of the heat dissipating paint can be adjusted in the range of about 100 to 200 Pas, it can be cured in a temperature range of about 140 to 160 °C.
  • the viscosity of the heat-dissipating paint is measured using a type B rotational viscometer, more specifically, it can be measured at a rotor rotational speed of 20 rpm and a temperature of 23 °C.
  • the heat dissipation layer 130 is formed directly on the upper surface and side surfaces of the semiconductor element 120, so that the heat dissipation efficiency from the semiconductor element 120 is greatly improved Can be.
  • the heat dissipation layer 130 may have improved flexibility and adhesiveness, the heat dissipation layer 130 may not be easily separated from the flexible substrate 110 and the semiconductor device 120, and the flexibility of the semiconductor package 100 may be reduced. Compared with the above, it can be greatly improved.
  • the apparatus for forming the heat dissipation layer 130 includes a potting module or a screen printing module for forming the heat dissipation layer 130 and a curing module for curing the heat dissipation layer 130. can do.
  • the apparatus may also include an unwinder module including a supply reel for supplying the flexible substrate 110 having a tape shape, and a rewinder module including a recovery reel for recovering the flexible substrate 110. .
  • 5 and 6 are schematic cross-sectional views for describing a semiconductor package according to another embodiment of the present invention.
  • the semiconductor package 100 may include an underfill layer 150 filling a space between the semiconductor device 120 and the flexible substrate 110.
  • the underfill layer 150 may be formed by injecting an underfill resin into a space between the semiconductor device 120 and the flexible substrate 110.
  • the underfill layer may be formed at a temperature of about 150 ° C. after injecting the underfill resin.
  • a curing process for 150 may be performed.
  • a potting process may be performed to provide the underfill resin to an upper surface portion of the flexible substrate 110 adjacent to side surfaces of the semiconductor device 120, and the underfill resin may be formed by surface tension. It may penetrate into a space between the substrate 110 and the semiconductor device 120.
  • the underfill resin may include an epoxy resin, a curing agent, a curing accelerator, and an inorganic filler.
  • an epoxy resin bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, naphthalene type epoxy resin, phenol novolac type epoxy resin, cresol novolac epoxy resin, and the like may be used.
  • an accelerator amine-based curing agents and imidazole-based curing accelerators may be used, respectively.
  • an aluminum oxide having a particle size of about 0.01 to 20 ⁇ m may be used as the inorganic filler to improve the thermal conductivity of the underfill layer 150.
  • a heat dissipation layer 130 may be formed on the semiconductor device 120 and the flexible substrate 110. Since the method of forming the heat dissipation layer 130 is substantially the same as described above with reference to FIGS. 2 to 4, further detailed description thereof will be omitted.
  • FIG. 7 to 9 are schematic cross-sectional views for describing a method of manufacturing a semiconductor package according to still another embodiment of the present invention.
  • an underfill layer 160 is formed by applying a first heat dissipation paint on a portion of the flexible substrate 110 to which the semiconductor device 120 is to be bonded, and then the gold bumps.
  • the semiconductor device 120 may be bonded onto the flexible substrate 110 such that solder bumps 122 are connected to the signal lines 112 through the underfill layer 160.
  • a heat dissipation layer 130 may be formed by applying a second heat dissipation paint on the semiconductor device 120 and the flexible substrate 110. Since the method of forming the heat dissipation layer 130 is substantially the same as described above with reference to FIGS. 2 to 4, further detailed description thereof will be omitted. In this case, the first heat dissipation paint and the second heat dissipation paint may be the same as each other, and as described above with reference to FIGS. 2 to 4, the detailed description thereof will be omitted.
  • the heat dissipation layer 130 for dissipating heat generated from the semiconductor device 120 may be formed on the flexible substrate 110 and the semiconductor device 120.
  • the heat dissipation layer 130 may be improved in flexibility and adhesion by an epichlorohydrin bisphenol A resin and a modified epoxy resin, and may have a relatively high thermal conductivity by a heat dissipation filler.
  • the heat dissipation efficiency from the semiconductor device 120 may be greatly improved by the heat dissipation layer 130 as compared with the related art.
  • the heat dissipation layer 130 has improved flexibility and adhesiveness, separation of the heat dissipation layer 130 from the flexible substrate 110 and the semiconductor device 120 may be sufficiently prevented, and the flexible substrate may also be prevented.
  • the flexibility of 110 can be maintained stably.
  • the heat dissipation efficiency from the semiconductor device 120 may be further improved by forming the underfill layer 150 or 160 having the improved thermal conductivity between the flexible substrate 110 and the semiconductor device 120.
  • the semiconductor package 100 may be preferably used for a high resolution display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지 및 이의 제조 방법이 개시된다. 상기 반도체 패키지는 신호 라인들이 형성된 플렉서블 기판 상에 골드 범프들 또는 솔더 범프들을 통해 상기 신호 라인들과 연결되도록 본딩된 반도체 소자와, 상기 반도체 소자 및 상기 반도체 소자와 인접하는 상기 플렉서블 기판의 상부면 일부 상에 형성된 방열층을 포함한다. 상기 방열층은 방열 도료의 도포 및 경화를 통해 형성되며, 상기 방열 도료는 에피클로로하이드린 비스페놀 A 수지, 변성 에폭시 수지, 경화제, 경화 촉진제 및 방열 충진제를 포함한다.

Description

반도체 패키지 및 이를 제조하는 방법
본 발명의 실시예들은 반도체 패키지 및 이를 제조하는 방법에 관한 것이다. 보다 상세하게는, COF(Chip On Film) 테이프, TCP(Tape Carrier Package) 테이프 등과 같은 플렉서블 기판 상에 탑재되는 반도체 패키지 및 이를 제조하는 방법에 관한 것이다.
일반적으로, LCD(Liquid Crystal Display)와 같은 디스플레이 장치는 액정표시패널과 상기 액정표시패널의 후면에 배치된 백라이트 유닛을 포함할 수 있다. 상기 액정표시패널의 구동을 위하여 드라이버(Driver) IC 등과 같은 반도체 소자들이 사용될 수 있으며, 상기 반도체 소자들은 COF, TCP, COG(Chip On Glass) 등과 같은 패키징 기술을 이용하여 상기 액정표시패널과 접속될 수 있다.
특히, COF형 반도체 패키지의 경우 고해상도를 갖는 디스플레이 장치를 구현하기 위하여 반도체 소자의 구동 부하가 상승될 수 있으며 이에 의해 상기 반도체 소자의 발열 문제가 심각하게 대두되고 있다.
상기와 같은 반도체 소자의 발열 문제를 해결하기 위하여 대한민국 공개특허공보 제10-2009-0110206호에는 플렉서블 기판과, 상기 플렉서블 기판의 상부면에 장착된 반도체 소자 및 상기 플렉서블 기판의 하부면에 접착 부재를 이용하여 장착된 방열 부재를 포함하는 COF형 반도체 패키지가 개시되어 있다.
그러나, 상기와 같이 플렉서블 기판의 하부면에 방열 부재를 장착하는 경우, 상기 플렉서블 기판의 열전도율이 상대적으로 낮기 때문에 방열 효율이 충분하지 않을 수 있다. 또한, 상기 방열 부재가 알루미늄 등의 금속으로 이루어진 플레이트 형태를 가지므로 상기 COF형 반도체 패키지의 유연성을 저하시키는 원인으로 작용할 수 있으며, 아울러 상기 방열 부재가 상기 플렉서블 기판으로부터 분리되는 문제점이 발생될 수 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 실시예들은 반도체 소자의 방열 효율을 충분히 향상시킬 수 있는 반도체 패키지와 이를 제조하는 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 반도체 패키지는, 신호 라인들이 형성된 플렉서블 기판과, 골드 범프들 또는 솔더 범프들을 통해 상기 신호 라인들과 연결되도록 상기 플렉서블 기판 상에 본딩된 반도체 소자와, 상기 플렉서블 기판 및 상기 반도체 소자 상에 형성된 방열층을 포함할 수 있다. 이때, 상기 방열층은, 에피클로로하이드린 비스페놀 A 수지, 변성 에폭시 수지, 경화제, 경화 촉진제 및 방열 충전제를 포함하는 방열 도료를 도포하고 이어서 상기 도포된 방열 도료를 경화시킴으로써 획득될 수 있다.
본 발명의 실시예들에 따르면, 상기 방열 도료는, 에피클로로하이드린 비스페놀 A 수지 1 내지 5 중량%, 변성 에폭시 수지 1 내지 5 중량%, 경화제 1 내지 10 중량%, 경화 촉진제 1 내지 5 중량% 및 나머지 방열 충진제를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 변성 에폭시 수지는, CTBN 변성 에폭시 수지, ATBN 변성 에폭시 수지, NBR 변성 에폭시 수지, 우레탄 변성 에폭시 수지 또는 실리콘 변성 에폭시 수지일 수 있다.
본 발명의 실시예들에 따르면, 상기 경화제로는 노볼락 타입 페놀 수지가 사용될 수 있다.
본 발명의 실시예들에 따르면, 상기 경화 촉진제로는 이미다졸계 경화 촉진제 또는 아민계 경화 촉진제가 사용될 수 있다.
본 발명의 실시예들에 따르면, 상기 방열 충전제는 약 0.01 내지 50 ㎛ 정도의 입자 크기를 갖는 알루미늄 산화물을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 방열층은, 상기 반도체 소자의 측면들과 상기 플렉서블 기판 상에 형성된 제1 방열층과, 상기 반도체 소자의 상부면 상에 형성된 제2 방열층을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 반도체 패키지는 상기 반도체 소자와 상기 플렉서블 기판 사이의 공간을 채우는 언더필층을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 방열층과 상기 언더필층은 동일한 물질로 이루어질 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 반도체 패키지의 제조 방법은, 신호 라인들이 형성된 플렉서블 기판 상에 골드 범프들 또는 솔더 범프들을 통해 상기 신호 라인들과 연결되도록 반도체 소자를 본딩하는 단계와, 상기 반도체 소자 및 상기 반도체 소자와 인접하는 상기 플렉서블 기판의 상부면 일부 상에 방열 도료를 도포하여 방열층을 형성하는 단계와, 상기 방열층을 경화시키는 단계를 포함할 수 있다. 이때, 상기 방열 도료는, 에피클로로하이드린 비스페놀 A 수지, 변성 에폭시 수지, 경화제, 경화 촉진제 및 방열 충진제를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 방열층을 형성하는 단계는, 상기 반도체 소자의 측면들과 상기 플렉서블 기판 상에 상기 방열 도료를 도포하는 단계와, 상기 반도체 소자의 상부면 상에 상기 방열 도료를 도포하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 방열층을 형성하는 단계는, 상기 반도체 소자 및 상기 플렉서블 기판을 부분적으로 노출시키는 개구가 형성된 마스크를 상기 플렉서블 기판 상에 위치시키는 단계와, 상기 방열 도료를 스퀴지 방식으로 상기 개구에 충진하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 반도체 소자와 상기 플렉서블 기판 사이의 공간을 채우는 언더필층을 형성하는 단계와, 상기 언더필층을 경화시키는 단계가 더 수행될 수 있다.
본 발명의 실시예들에 따르면, 상기 언더필층은 언더필 수지를 상기 반도체 소자와 상기 플렉서블 기판 사이에 주입함으로써 획득될 수 있다.
본 발명의 실시예들에 따르면, 상기 반도체 소자가 본딩될 영역 상에 상기 방열 도료를 도포하여 언더필층을 형성하는 단계가 더 수행될 수 있으며, 상기 반도체 소자는 상기 골드 범프들 또는 솔더 범프들이 상기 언더필층을 통해 상기 신호 라인들과 연결되도록 본딩될 수 있다.
본 발명의 실시예들에 따르면, 상기 방열 도료는, 에피클로로하이드린 비스페놀 A 수지 1 내지 5 중량%, 변성 에폭시 수지 1 내지 5 중량%, 경화제 1 내지 10 중량%, 경화 촉진제 1 내지 5 중량% 및 나머지 방열 충진제를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 변성 에폭시 수지는, CTBN 변성 에폭시 수지, ATBN 변성 에폭시 수지, NBR 변성 에폭시 수지, 우레탄 변성 에폭시 수지 또는 실리콘 변성 에폭시 수지일 수 있다.
본 발명의 실시예들에 따르면, 상기 경화제로는 노볼락 타입 페놀 수지가 사용될 수 있다.
본 발명의 실시예들에 따르면, 상기 경화 촉진제로는 이미다졸계 경화 촉진제 또는 아민계 경화 촉진제가 사용될 수 있다.
본 발명의 실시예들에 따르면, 상기 방열 충전제는 약 0.01 내지 50 ㎛ 정도의 입자 크기를 갖는 알루미늄 산화물을 포함할 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 플렉서블 기판과 반도체 소자 상에는 상기 반도체 소자로부터 발생된 열을 방출하기 위한 방열층이 형성될 수 있다. 상기 방열층은 에피클로로하이드린 비스페놀 A 수지 및 변성 에폭시 수지에 의해 유연성과 접착성이 개선될 수 있으며, 방열 충진제에 의해 상대적으로 높은 열전도도를 가질 수 있다.
따라서, 종래 기술에 비하여 상기 방열층에 의해 상기 반도체 소자로부터의 방열 효율이 크게 향상될 수 있다. 또한 상기 방열층이 개선된 유연성과 접착성을 가지므로 상기 플렉서블 기판 및 상기 반도체 소자로부터 상기 방열층의 분리가 충분히 방지될 수 있으며, 아울러 상기 플렉서블 기판의 유연성을 안정적으로 유지시킬 수 있다.
추가적으로, 상기 플렉서블 기판과 상기 반도체 소자 사이에 개선된 열전도도를 갖는 언더필층을 형성함으로써 상기 반도체 소자로부터의 방열 효율이 더욱 향상될 수 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 5 및 도 6은 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 개략적인 단면도이다.
도 7 내지 도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전송하기 위하여 제공된다.
하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 영역은 전적으로 개략적인 것이며 이들의 형상은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 제조하는 방법을 설명하기 위한 개략적인 단면도들이다.
도 1을 참조하면, 유연성을 갖는 플렉서블 기판(110) 상에 반도체 소자(120)가 탑재될 수 있다. 예를 들면, COF형 반도체 패키지를 제조하기 위하여 COF 테이프가 상기 플렉서블 기판(110)으로서 사용될 수 있다. 그러나, 상기와 다르게 TCP 테이프, BGA(Ball Grid Array) 테이프, ASIC(Application Specific Integrated Circuit) 테이프 또는 FPC(Flexible Printed Circuit) 등이 상기 플렉서블 기판(110)으로서 사용될 수도 있다.
상기 플렉서블 기판(110) 상에는 도전성 패턴들과 같은 신호 라인들(112)이 형성될 수 있으며, 또한 상기 신호 라인들(112)을 보호하기 위한 절연층(114)이 형성될 수 있다. 상기 반도체 소자(120)는 골드 범프들 또는 솔더 범프들(122)을 통해 상기 신호 라인들(112)과 연결되도록 상기 플렉서블 기판(110) 상에 본딩될 수 있다. 예를 들면, 상기 신호 라인들(112)은 구리 등의 도전성 물질로 이루어질 수 있으며, 상기 절연층(114)은 SR층(Surface Resist layer) 또는 솔더 레지스트층(Solder Resist layer)일 수 있다.
도 2 및 도 3을 참조하면, 상기 반도체 소자(120)로부터 열을 방출하기 위한 방열층(130)이 상기 반도체 소자(120) 상에 형성될 수 있다. 예를 들면, 상기 방열층(130)은 포팅(potting) 공정을 통해 형성될 수 있다.
본 발명의 일 실시예에 따르면, 도 2에 도시된 바와 같이, 상기 반도체 소자(120)의 측면들 및 상기 반도체 소자(120)의 측면들과 인접한 상기 플렉서블 기판(110)의 일부 상에 방열 도료를 도포하여 제1 방열층(132)을 형성하고, 이어서 도 3에 도시된 바와 같이, 상기 반도체 소자(120)의 상부면 상에 상기 방열 도료를 도포하여 제2 방열층(134)을 형성할 수 있다.
상기 방열층(130)을 형성하기 위한 포팅 유닛은 직교 좌표 로봇 형태의 구동부에 의해 수직 및 수평 방향으로 이동될 수 있다. 특히, 상기 제1 방열층(132)을 형성하기 위하여 상기 반도체 소자(120)의 측면들을 따라 수평 방향으로 이동될 수 있으며, 상기 제2 방열층(134)을 형성하기 위하여 상기 반도체 소자(120)의 상부에서 수평 방향으로 이동될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 방열층(130)은 도 4에 도시된 바와 같이 스크린 프린팅 공정을 통해 형성될 수 있다. 예를 들면, 상기 플렉서블 기판(110) 상에 상기 반도체 소자(120) 및 상기 반도체 소자(120)와 인접한 상기 플렉서블 기판(110)의 일부를 노출시키는 개구가 형성된 마스크(140)를 위치시키고, 상기 방열 도료를 스퀴지(squeegee) 방식으로 상기 개구에 충진함으로써 상기 방열층(130)이 형성될 수 있다.
한편, 상기 포팅 공정 및 스크린 프린팅 공정을 수행하는 동안 상기 방열 도료가 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이의 공간으로 침투될 수 있다. 그러나, 상기 방열 도료가 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이의 공간으로 충분히 침투되지 않는 경우 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이에는 도시된 바와 같이 공기층이 형성될 수도 있다.
본 발명의 일 실시예에 따르면, 상기 방열 도료가 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이의 공간으로 충분히 침투될 수 있도록 상기 방열 도료의 점도를 조절할 수 있다. 이 경우, 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이에는 상기 방열 도료의 침투에 의해 언더필층이 형성될 수 있다.
상기와 같이 방열층(130)을 형성한 후 상기 방열층(130)을 경화 챔버 내에서 약 140 내지 160℃, 예를 들면, 약 150℃ 정도의 온도로 약 1시간 동안 경화시킬 수 있으며, 이에 따라 상기 반도체 소자(120) 및 상기 플렉서블 기판(110) 상에는 개선된 방열 특성과 유연성을 갖는 방열층(130)이 완성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 방열 도료는 에피클로로하이드린(epichlorohydrin) 비스페놀 A 수지, 변성 에폭시 수지, 경화제, 경화 촉진제 및 방열 충진제를 포함할 수 있다. 특히, 상기 방열 도료는 에피클로로하이드린 비스페놀 A 수지 약 1 내지 5 중량%, 변성 에폭시 수지 약 1 내지 5 중량%, 경화제 약 1 내지 10 중량%, 경화 촉진제 약 1 내지 5 중량% 및 나머지 방열 충진제를 포함할 수 있다.
상기 에피클로로하이드린 비스페놀 A 수지는 상기 방열 도료의 접착력을 향상시키기 위하여 사용될 수 있으며, 상기 변성 에폭시 수지는 상기 경화된 방열층의 유연성 및 탄성을 개선하기 위하여 사용될 수 있다. 특히, 상기 변성 에폭시 수지로는 카르복실-말단화된 부타디엔 아크릴로니트릴(CTBN; Carboxyl Terminated Butadiene Acrylonitrile) 변성 에폭시 수지, 아민-말단화된 부타디엔 아크릴로니트릴(ATBN; Amine Terminated Butadiene Acrylronitril) 변성 에폭시 수지, 니트릴-부타디엔 고무(NBR; nitrile Butadiene Rubber) 변성 에폭시 수지, 아크릴 고무 변성 에폭시 수지(ARMER: Acrylic Rubber Modified Epoxy Resin), 우레탄 변성 에폭시 수지, 실리콘 변성 에폭시 수지 등이 사용될 수 있다.
상기 경화제로는 노볼락 타입 페놀 수지(Novolac type phenolic resin)가 사용될 수 있다. 예를 들면, 페놀, 크레졸, 비스페놀 A 중 어느 하나와 포름알데히드를 반응시켜 수득되는 노볼락 타입 페놀 수지가 사용될 수 있다.
상기 경화 촉진제로는 이미다졸계 경화 촉진제 또는 아민계 경화 촉진제가 사용될 수 있다. 예를 들면, 상기 이미다졸계 경화 촉진제로는 이미다졸, 이소이미다졸, 2-메틸 이미다졸, 2-에틸-4-메틸이미다졸, 2,4-디메틸이미다졸, 부틸이미다졸, 2-메틸이미다졸, 2-페닐이미다졸, 1-벤질-2-메틸이미다졸, 1-프로필-2-메틸이미다졸, 1-시아노에틸-2-메틸이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 페닐이미다졸, 벤질이미다졸, 등이 사용될 수 있다.
상기 아민계 경화 촉진제로는 지방족 아민, 변형된 지방족 아민, 방향족 아민, 제2급 아민, 제3급 아민 등이 사용될 수 있다. 예를 들면, 상기 아민계 경화 촉진제로는 벤질디메틸아민, 트리에탄올아민, 트리에틸렌 테트라민, 디에틸렌트리아민, 트리에틸렌아민, 디메틸아미노에탄올, m-크실렌디아민, 이소포론디아민 등이 사용될 수 있다.
상기 방열 충전제로는 약 0.01 내지 50 ㎛ 정도, 바람직하게는, 약 0.01 내지 20 ㎛ 정도의 입자 크기를 갖는 알루미늄 산화물이 사용될 수 있다. 상기 방열 충전제는 상기 경화된 방열층(130)의 열전도도를 향상시키기 위하여 사용될 수 있다. 특히, 상기 방열 도료는 전체 중량에 대하여 약 75 내지 95 중량% 정도의 방열 충전제를 포함할 수 있으며, 이에 의해 상기 방열층(130)의 열전도도는 약 2.0 내지 3.0 W/mK 정도의 범위에서 조절될 수 있다. 또한, 상기 방열층(130)의 접착력은 상기 에피클로로하이드린 비스페놀 A 수지와 상기 변성 에폭시 수지에 의해 약 8 내지 12 MPa 정도로 조절될 수 있다.
한편, 상기 방열 도료의 점도는 약 100 내지 200 Pas 정도의 범위에서 조절될 수 있으며, 약 140 내지 160℃ 정도의 온도 범위에서 경화될 수 있다. 상기 방열 도료의 점도는 B형 회전 점도계를 이용하여 측정된 것으로, 보다 상세하게는 20 rpm의 로터 회전 속도와 23℃의 온도에서 측정될 수 있다.
상술한 바와 같은 본 발명의 일 실시예에 따르면, 상기 방열층(130)은 상기 반도체 소자(120)의 상부면 및 측면들 상에 직접 형성되므로 상기 반도체 소자(120)로부터의 방열 효율이 크게 향상될 수 있다. 또한, 상기 방열층(130)은 향상된 유연성과 접착성을 가질 수 있으므로 상기 플렉서블 기판(110) 및 상기 반도체 소자(120)로부터 쉽게 분리되지 않을 수 있으며 아울러 반도체 패키지(100)의 유연성이 종래 기술에 비하여 크게 개선될 수 있다.
한편, 도시되지는 않았으나, 상기 방열층(130)을 형성하기 위한 장치는 상기 방열층(130)을 형성하기 위한 포팅 모듈 또는 스크린 프린팅 모듈 및 상기 방열층(130)을 경화시키기 위한 경화 모듈을 포함할 수 있다. 또한, 상기 장치는 테이프 형태를 갖는 플렉서블 기판(110)을 공급하기 위한 공급 릴을 포함하는 언와인더 모듈과 상기 플렉서블 기판(110)을 회수하기 위한 회수 릴을 포함하는 리와인더 모듈을 포함할 수 있다.
도 5 및 도 6은 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위한 개략적인 단면도이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지(100)는 상기 반도체 소자(120)와 상기 플렉서블 기판(110) 사이의 공간을 채우는 언더필층(150)을 포함할 수 있다.
상기 언더필층(150)은 상기 반도체 소자(120)와 상기 플렉서블 기판(110) 사이의 공간에 언더필 수지를 주입함으로써 형성될 수 있으며, 상기 언더필 수지의 주입 후 약 150℃ 정도의 온도에서 상기 언더필층(150)에 대한 경화 공정이 수행될 수 있다.
예를 들면, 상기 반도체 소자(120)의 측면들과 인접한 상기 플렉서블 기판(110)의 상부면 부위에 상기 언더필 수지를 제공하는 포팅 공정이 수행될 수 있으며, 상기 언더필 수지는 표면 장력에 의해 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이의 공간으로 침투될 수 있다.
상기 언더필 수지는 에폭시 수지, 경화제, 경화 촉진제 및 무기물 충전제를 포함할 수 있다. 상기 에폭시 수지로는 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 나프탈렌 타입 에폭시 수지, 페놀 노볼락 타입 에폭시 수지, 크레졸 노볼락 에폭시 수지 등이 사용될 수 있으며, 상기 경화제 및 경화 촉진제로는 아민계 경화제 및 이미다졸계 경화 촉진제가 각각 사용될 수 있다.
또한, 상기 무기물 충전제로는 상기 언더필층(150)의 열전도도를 향상시키기 위하여 약 0.01 내지 20 ㎛ 정도의 입자 크기를 갖는 알루미늄 산화물이 사용될 수 있다.
도 6을 참조하면, 상기와 같이 언더필층(150)을 형성한 후 상기 반도체 소자(120) 및 상기 플렉서블 기판(110) 상에 방열층(130)을 형성할 수 있다. 상기 방열층(130)을 형성하는 방법은 도 2 내지 도 4를 참조하여 기 설명된 바와 실질적으로 동일하므로 이에 대한 추가적인 상세 설명은 생략한다.
도 7 내지 도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 7 및 도 8을 참조하면, 상기 반도체 소자(120)가 본딩될 상기 플렉서블 기판(110)의 일부 영역 상에 제1 방열 도료를 도포하여 언더필층(160)을 형성하고, 이어서 상기 골드 범프들 또는 솔더 범프들(122)이 상기 언더필층(160)을 통해 상기 신호 라인들(112)과 연결되도록 상기 반도체 소자(120)를 상기 플렉서블 기판(110) 상에 본딩할 수 있다.
도 9를 참조하면, 상기 반도체 소자(120)와 상기 플렉서블 기판(110) 상에 제2 방열 도료를 도포하여 방열층(130)을 형성할 수 있다. 상기 방열층(130)을 형성하는 방법은 도 2 내지 도 4를 참조하여 기 설명된 바와 실질적으로 동일하므로 이에 대한 추가적인 상세 설명은 생략한다. 이때, 상기 제1 방열 도료와 제2 방열 도료는 서로 동일할 수 있으며, 도 2 내지 도 4를 참조하여 기 설명된 바와 실질적으로 동일하므로 이에 대한 추가적인 설명은 생략한다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 플렉서블 기판(110)과 반도체 소자(120) 상에는 상기 반도체 소자(120)로부터 발생된 열을 방출하기 위한 방열층(130)이 형성될 수 있다. 상기 방열층(130)은 에피클로로하이드린 비스페놀 A 수지 및 변성 에폭시 수지에 의해 유연성과 접착성이 개선될 수 있으며, 방열 충진제에 의해 상대적으로 높은 열전도도를 가질 수 있다.
따라서, 종래 기술에 비하여 상기 방열층(130)에 의해 상기 반도체 소자(120)로부터의 방열 효율이 크게 향상될 수 있다. 또한 상기 방열층(130)이 개선된 유연성과 접착성을 가지므로 상기 플렉서블 기판(110) 및 상기 반도체 소자(120)로부터 상기 방열층(130)의 분리가 충분히 방지될 수 있으며, 아울러 상기 플렉서블 기판(110)의 유연성을 안정적으로 유지시킬 수 있다.
추가적으로, 상기 플렉서블 기판(110)과 상기 반도체 소자(120) 사이에 개선된 열전도도를 갖는 언더필층(150 또는 160)을 형성함으로써 상기 반도체 소자(120)로부터의 방열 효율이 더욱 향상될 수 있다.
따라서, 상기 반도체 패키지(100)는 고해상도의 디스플레이 장치에 바람직하게 사용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 신호 라인들이 형성된 플렉서블 기판;
    골드 범프들 또는 솔더 범프들을 통해 상기 신호 라인들과 연결되도록 상기 플렉서블 기판 상에 본딩된 반도체 소자; 및
    상기 플렉서블 기판 및 상기 반도체 소자 상에 형성된 방열층을 포함하되,
    상기 방열층은, 에피클로로하이드린 비스페놀 A 수지, 변성 에폭시 수지, 경화제, 경화 촉진제 및 방열 충전제를 포함하는 방열 도료를 도포하고 이어서 상기 도포된 방열 도료를 경화시킴으로써 획득되는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 방열 도료는,
    에피클로로하이드린 비스페놀 A 수지 1 내지 5 중량%, 변성 에폭시 수지 1 내지 5 중량%, 경화제 1 내지 10 중량%, 경화 촉진제 1 내지 5 중량% 및 나머지 방열 충진제를 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 상기 변성 에폭시 수지는,
    CTBN 변성 에폭시 수지, ATBN 변성 에폭시 수지, NBR 변성 에폭시 수지, 우레탄 변성 에폭시 수지 또는 실리콘 변성 에폭시 수지인 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 경화제는,
    노볼락 타입 페놀 수지인 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서, 상기 경화 촉진제는,
    이미다졸계 경화 촉진제 또는 아민계 경화 촉진제인 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서, 상기 방열 충전제는,
    0.01 내지 50 ㎛의 입자 크기를 갖는 알루미늄 산화물을 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제1항에 있어서, 상기 방열층은,
    상기 반도체 소자의 측면들과 상기 플렉서블 기판 상에 형성된 제1 방열층; 및
    상기 반도체 소자의 상부면 상에 형성된 제2 방열층을 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 반도체 소자와 상기 플렉서블 기판 사이의 공간을 채우는 언더필층을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 방열층과 상기 언더필층은 동일한 물질로 이루어지는 것을 특징으로 하는 반도체 패키지.
  10. 신호 라인들이 형성된 플렉서블 기판 상에 골드 범프들 또는 솔더 범프들을 통해 상기 신호 라인들과 연결되도록 반도체 소자를 본딩하는 단계;
    상기 반도체 소자 및 상기 반도체 소자와 인접하는 상기 플렉서블 기판의 상부면 일부 상에 방열 도료를 도포하여 방열층을 형성하는 단계; 및
    상기 방열층을 경화시키는 단계를 포함하되,
    상기 방열 도료는, 에피클로로하이드린 비스페놀 A 수지, 변성 에폭시 수지, 경화제, 경화 촉진제 및 방열 충진제를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  11. 제10항에 있어서, 상기 방열층을 형성하는 단계는,
    상기 반도체 소자의 측면들과 상기 플렉서블 기판 상에 상기 방열 도료를 도포하는 단계; 및
    상기 반도체 소자의 상부면 상에 상기 방열 도료를 도포하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  12. 제10항에 있어서, 상기 방열층을 형성하는 단계는,
    상기 반도체 소자 및 상기 플렉서블 기판을 부분적으로 노출시키는 개구가 형성된 마스크를 상기 플렉서블 기판 상에 위치시키는 단계; 및
    상기 방열 도료를 스퀴지 방식으로 상기 개구에 충진하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  13. 제10항에 있어서,
    상기 반도체 소자와 상기 플렉서블 기판 사이의 공간을 채우는 언더필층을 형성하는 단계; 및
    상기 언더필층을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  14. 제13항에 있어서, 상기 언더필층은 언더필 수지를 상기 반도체 소자와 상기 플렉서블 기판 사이에 주입함으로써 획득되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  15. 제10항에 있어서,
    상기 반도체 소자가 본딩될 영역 상에 상기 방열 도료를 도포하여 언더필층을 형성하는 단계를 더 포함하되,
    상기 반도체 소자는 상기 골드 범프들 또는 솔더 범프들이 상기 언더필층을 통해 상기 신호 라인들과 연결되도록 본딩되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  16. 제10항에 있어서, 상기 방열 도료는,
    에피클로로하이드린 비스페놀 A 수지 1 내지 5 중량%, 변성 에폭시 수지 1 내지 5 중량%, 경화제 1 내지 10 중량%, 경화 촉진제 1 내지 5 중량% 및 나머지 방열 충진제를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  17. 제10항에 있어서, 상기 변성 에폭시 수지는,
    CTBN 변성 에폭시 수지, ATBN 변성 에폭시 수지, NBR 변성 에폭시 수지, 우레탄 변성 에폭시 수지 또는 실리콘 변성 에폭시 수지인 것을 특징으로 하는 반도체 패키지 제조 방법.
  18. 제10항에 있어서, 상기 경화제는,
    노볼락 타입 페놀 수지인 것을 특징으로 하는 반도체 패키지 제조 방법.
  19. 제10항에 있어서, 상기 경화 촉진제는,
    이미다졸계 경화 촉진제 또는 아민계 경화 촉진제인 것을 특징으로 하는 반도체 패키지 제조 방법.
  20. 제10항에 있어서, 상기 방열 충전제는,
    0.01 내지 50 ㎛의 입자 크기를 갖는 알루미늄 산화물을 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
PCT/KR2014/003586 2014-04-16 2014-04-24 반도체 패키지 및 이를 제조하는 방법 WO2015160017A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0045168 2014-04-16
KR1020140045168A KR101677322B1 (ko) 2014-04-16 2014-04-16 반도체 패키지 및 이를 제조하는 방법

Publications (1)

Publication Number Publication Date
WO2015160017A1 true WO2015160017A1 (ko) 2015-10-22

Family

ID=54322634

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2014/003586 WO2015160017A1 (ko) 2014-04-16 2014-04-24 반도체 패키지 및 이를 제조하는 방법

Country Status (5)

Country Link
US (1) US20150303130A1 (ko)
KR (1) KR101677322B1 (ko)
CN (1) CN105023886A (ko)
TW (1) TW201541582A (ko)
WO (1) WO2015160017A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6651228B2 (ja) 2016-03-31 2020-02-19 エルジー・ケム・リミテッド 半導体装置および半導体装置の製造方法
CN108172551B (zh) * 2016-11-29 2022-04-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN106658948A (zh) * 2017-01-06 2017-05-10 安徽鹏展电子科技有限公司 一种散热的柔性线路板及其表面涂料
US10636761B2 (en) * 2017-08-29 2020-04-28 Electronics And Telecommunications Reearch Institute Method of fabricating a semiconductor package
CN109496055B (zh) * 2017-09-13 2023-03-07 中兴通讯股份有限公司 一种电路结构件的装配方法、设备及电路结构件
CN109390242B (zh) * 2018-09-27 2020-04-28 日月光半导体（威海）有限公司 一种功率器件封装结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125834A (ja) * 1996-10-23 1998-05-15 Nec Corp 半導体素子の放熱構造
JP2003007937A (ja) * 2001-06-26 2003-01-10 Fujikura Ltd 電子部品実装モジュール及びその製造方法
JP2004335872A (ja) * 2003-05-09 2004-11-25 Fujitsu Ltd 熱伝導性材料およびそれを用いた熱伝導性接合体とその製造方法
KR101011940B1 (ko) * 2002-06-25 2011-02-08 다우 코닝 코포레이션 열전달 물질, 및 이의 제조방법 및 용도
KR101096330B1 (ko) * 2003-08-29 2011-12-20 텍사스 인스트루먼츠 인코포레이티드 반도체 장치용 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
JP2005311321A (ja) * 2004-03-22 2005-11-04 Sharp Corp 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
US9263412B2 (en) * 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
EP2743972A1 (en) * 2012-12-17 2014-06-18 Imec Method for bonding semiconductor substrates and devices obtained thereby

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125834A (ja) * 1996-10-23 1998-05-15 Nec Corp 半導体素子の放熱構造
JP2003007937A (ja) * 2001-06-26 2003-01-10 Fujikura Ltd 電子部品実装モジュール及びその製造方法
KR101011940B1 (ko) * 2002-06-25 2011-02-08 다우 코닝 코포레이션 열전달 물질, 및 이의 제조방법 및 용도
JP2004335872A (ja) * 2003-05-09 2004-11-25 Fujitsu Ltd 熱伝導性材料およびそれを用いた熱伝導性接合体とその製造方法
KR101096330B1 (ko) * 2003-08-29 2011-12-20 텍사스 인스트루먼츠 인코포레이티드 반도체 장치용 패키지

Also Published As

Publication number Publication date
US20150303130A1 (en) 2015-10-22
TW201541582A (zh) 2015-11-01
KR20150119613A (ko) 2015-10-26
CN105023886A (zh) 2015-11-04
KR101677322B1 (ko) 2016-11-17

Similar Documents

Publication Publication Date Title
WO2015160017A1 (ko) 반도체 패키지 및 이를 제조하는 방법
WO2015163527A1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
WO2015076457A1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
KR101148051B1 (ko) 에폭시 수지 조성물
JP4961747B2 (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体装置接続用基板ならびに半導体装置
CN105102566A (zh) 半导体装置的制造中使用的粘接片、切割带一体型粘接片、半导体装置、以及半导体装置的制造方法
JP5200386B2 (ja) 電子材料用接着剤シート
WO2015170792A1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
JP5760702B2 (ja) 電子機器用接着剤組成物および電子機器用接着剤シート
WO2015170800A1 (ko) 반도체 소자들을 패키징하는 방법 및 이를 수행하기 위한 장치
KR101189255B1 (ko) 칩온필름형 반도체 패키지
WO2014051241A1 (ko) 내충격성이 우수한 열경화성 에폭시 수지 조성물
JP2006233202A (ja) 回路接続用異方導電性接着フィルム
WO2021112627A1 (ko) 반도체 패키지용 언더필 필름 및 이를 이용하는 반도체 패키지의 제조방법
WO2015125999A1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
JP2005191069A (ja) 半導体用接着フィルムおよび半導体装置
JP4055614B2 (ja) 金属箔付き積層フィルム及びそれを用いた半導体装置
JP2005247953A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート
JP2006233200A (ja) 異方性導電性接着フィルム
JP2006233201A (ja) 異方性導電接着フィルム
JP2005277135A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート、半導体集積回路接続用基板、半導体装置
JP2007266394A (ja) 半導体用接着剤シート、これを用いた半導体接続用基板および半導体装置
TW201913918A (zh) 半導體裝置
JP4953685B2 (ja) 接続材料
JP2004289077A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート、半導体集積回路接続用基板、半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14889646

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14889646

Country of ref document: EP

Kind code of ref document: A1