TW201911429A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW201911429A
TW201911429A TW107110705A TW107110705A TW201911429A TW 201911429 A TW201911429 A TW 201911429A TW 107110705 A TW107110705 A TW 107110705A TW 107110705 A TW107110705 A TW 107110705A TW 201911429 A TW201911429 A TW 201911429A
Authority
TW
Taiwan
Prior art keywords
resin composition
layer
composition layer
semiconductor device
manufacturing
Prior art date
Application number
TW107110705A
Other languages
English (en)
Inventor
根津裕介
渡邉康貴
杉野貴志
Original Assignee
日商琳得科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商琳得科股份有限公司 filed Critical 日商琳得科股份有限公司
Publication of TW201911429A publication Critical patent/TW201911429A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明是提供一種半導體裝置的製造方法，其包含：電子零件載置步驟，在黏著板片1上載置電子零件2；第1積層步驟，積層具備硬化性的第1樹脂組合物層3的第1密封板片的；剝離步驟，將黏著板片1剝離；第2積層步驟，積層具備硬化性的第2樹脂組合物層4的第2密封板片；硬化步驟，得到具備第1樹脂組合物層3硬化而成的第1硬化層3'、第2樹脂組合物層4硬化而成的第2硬化層4'、與藉由第1硬化層3'及第2硬化層4'密封的電子零件2的密封體5；孔形成步驟，形成孔6；去膠渣步驟，將密封體5去膠渣處理；及電極形成步驟，形成電極7。該半導體裝置的製造方法，可進行半導體裝置的高積體化及高機能化，同時亦可適用於高效率且高良率的方法。

Description

半導體裝置的製造方法
本發明是關於具備密封的電子零件的半導體裝置的製造方法。
先前，在半導體裝置的製造方法，使用具備形成為板片狀的密封材的密封板片，將半導體晶片等的電子零件密封，進行製造半導體封裝。
例如，在專利文獻1揭示，將半導體晶片載置在作為支持體的半導體晶圓上之後，將該半導體晶片以密封板片密封的方法。此外，在專利文獻2揭示，將半導體晶片載置在配線電路基板上之後，將該半導體晶片以板片狀樹脂組合物密封的方法。在上述半導體晶圓或配線電路基板上預先設置配線，載置上述半導體晶片時，以使存在於該半導體晶片的取出電極與上述配線電性連接的方式載置在上述半導體晶圓或配線電路基板上。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2016-96308號公報 [專利文獻2]日本專利第5042297號
[發明所欲解決之課題]
近幾年，針對半導體裝置的高積體化及高機能化的要求，而有進行例如，內藏半導體晶片的基板(晶片內藏基板)等的開發。但是，以專利文獻1及專利文獻2所揭示的方法所得到的半導體封裝，並無法充分應付半導體裝置的高積體化及高機能化的要求。
此外，近幾年，亦有進行扇出型晶圓級封裝(FOWLP)，扇出型面板級封裝(FOPLP)等的開發。在如此的封裝的製造方法，將複數個半導體晶片以密封用板片一起密封之後，在既定的位置分割，可得到複數個半導體封裝。藉此，可高效率且高良率地生產半導體封裝。因此，亦有開發適合使用於如此封裝的製造方法的密封板片的要求。
本發明是有鑑於如此的實際情況所完成，以提供一種半導體裝置的製造方法，其可進行半導體裝置的高積體化及高機能化，同時亦可適用於高效率且高良率的方法。 [用於解決課題的手段]
為了達成上述目標，第1，本發明提供一種半導體裝置的製造方法，其特徵在於：包含：電子零件載置步驟，在黏著板片的黏著面上載置1個或2個以上的電子零件；第1積層步驟，以至少覆蓋上述電子零件的方式，將至少具備硬化性的第1樹脂組合物層的第1密封板片的上述第1樹脂組合物層積層；剝離步驟，從上述電子零件及上述第1樹脂組合物層剝離上述黏著板片；第2積層步驟，以覆蓋上述黏著板片的因剝離而露出的上述電子零件的露出面的方式，將至少具備硬化性的第2樹脂組合物層的第2密封板片積層；硬化步驟，得到具備上述第1樹脂組合物層硬化而成的第1硬化層、上述第2樹脂組合物層硬化而成的第2硬化層、與藉由上述第1硬化層及上述第2硬化層密封的上述電子零件的密封體；孔形成步驟，形成使上述電子零件的表面的一部分露出的孔，其為貫通上述第1硬化層及上述第2硬化層的至少一方的孔；去膠渣步驟，將形成上述孔的上述密封體去膠渣處理；及電極形成步驟，形成通過上述孔而與上述電子零件電性連接的電極 (發明1)。
關於上述發明(發明1)的半導體裝置的製造方法，藉由包含上述步驟，能夠以極簡單的作業內容，有效地進行到電極形成為止的步驟。此外，由於在第1硬化層及第2硬化層的至少一方形成孔，而在該孔設置電極，故可在半導體封裝的所期望的側，特別是可以在兩側形成電極，藉此，半導體封裝的三維構裝亦變得容易，結果，可使半導體裝置的高積體化及高機能化變得容易。此外，上述製造方法，亦可適用於FOWLP、FOPLP、零件內藏基板等的製造。特別是，上述製造方法可將複數個電子零件一口氣密封，故亦可適用於所謂面板級封裝的製造步驟，例如，使用後述的框狀構件，將該框狀構件與複數個電子零件一口氣密封。
在上述發明(發明1)，較佳為上述第1樹脂組合物層的硬化，是在上述第1積層步驟與上述剝離步驟之間的階段進行(發明2)。
在上述發明(發明1、2)，較佳為上述第1硬化層及上述第2硬化層的至少一方顯示絕緣性(發明3)。
在上述發明(發明1~3)，較佳為上述第1樹脂組合物層及上述第2樹脂組合物層的至少一方的硬化，是藉由加熱處理進行(發明4)。
在上述發明(發明4)，較佳為上述加熱處理，是藉由複數次的加熱處理而階段性地進行(發明5)。
在上述發明(發明5)，較佳為上述加熱處理，是藉由在溫度T1熱硬化的第1加熱處理，及在較溫度T1高的溫度T2熱硬化的第2加熱處理進行(發明6)。
在上述發明(發明1~6)，較佳為上述第1樹脂組合物層的硬化，是以使上述第1硬化層的反應率成為85%以上的方式而進行(發明7)。
在上述發明(發明1~7)，較佳為上述第2樹脂組合物層的硬化，是以使上述第2硬化層的反應率成為85%以上的方式而進行(發明8)。
在上述發明(發明1~8)，較佳為上述第1樹脂組合物層及上述第2樹脂組合物層的至少一方，是由含有熱硬化性樹脂的樹脂組合物所形成(發明9)。
在上述發明(發明9)，較佳為上述樹脂組合物含有無機填充劑(發明10)。
在上述發明(發明10)，較佳為上述無機填充劑，藉由最小披覆面積未滿550m2 /g的表面處理劑進行表面處理(發明11)。
在上述發明(發明9~11)，較佳為上述第1樹脂組合物層及上述第2樹脂組合物層，是由具有相同組成的上述樹脂組合物形成(發明12)。
在上述發明(發明1~12)，其中上述第2樹脂組合物層的厚度，以1μm以上、100μm以下(發明13)。
在上述發明(發明1~13)，其中上述第1樹脂組合物層的厚度，以50μm以上、1000μm以下(發明14)。 [發明的效果]
本發明的半導體裝置的製造方法，可進行半導體裝置的高積體化及高機能化，同時亦可適用於高效率且高良率的方法。
以下說明關於本發明的實施形態。關於本發明的一實施形態的半導體裝置的製造方法，包含：電子零件載置步驟，在黏著板片的黏著面上載置1個或2個以上的電子零件；第1積層步驟，以至少覆蓋上述電子零件的方式，將至少具備硬化性的第1樹脂組合物層的第1密封板片的上述第1樹脂組合物層積層；剝離步驟，從上述電子零件及上述第1樹脂組合物層剝離上述黏著板片；第2積層步驟，以覆蓋上述黏著板片的藉由剝離而露出的上述電子零件的露出面的方式，將至少具備硬化性的第2樹脂組合物層的第2密封板片積層；硬化步驟，得到具備上述第1樹脂組合物層硬化而成的第1硬化層、上述第2樹脂組合物層硬化而成的第2硬化層、與藉由上述第1硬化層及上述第2硬化層密封的上述電子零件的密封體；孔形成步驟，形成使上述電子零件的表面的一部分露出的孔，其為貫通上述第1硬化層及上述第2硬化層的至少一方的孔，；去膠渣步驟，將形成上述孔的上述密封體去膠渣(desmear)處理；及電極形成步驟，形成通過上述孔而與上述電子零件電性連接的電極。
[密封板片] 首先，說明關於可使用於作為上述第1密封板片及上述第2密封板片的密封板片。該密封板片，至少具備硬化性的樹脂組合物層。在此，所謂樹脂組合物層具有硬化性，是指樹脂組合物層可硬化，換言之，樹脂組合物層，在構成密封板片的狀態是未硬化。樹脂組合物層，可為熱硬化性，亦可為能量線硬化性，以熱硬化性為佳。藉由使樹脂組合物層為熱硬化性，即使是難以對積層的樹脂組合物層照射能量線時，亦可藉由加熱該樹脂組合物層使之良好地硬化。此外，密封板片，亦可進一步具備積層在上述樹脂組合物層的至少一方的面的剝離板片。
1. 樹脂組合物層 上述樹脂組合物層，較佳為由含有熱硬化性樹脂的樹脂組合物形成。藉由使樹脂組合物含有熱硬化性樹脂，所形成的樹脂組合物層，變得容易具有所期望的硬化性。將樹脂組合物層硬化而成的硬化層，以顯示絕緣性為佳。藉由使該硬化層顯示絕緣性，在所得到的半導體裝置，可抑制短路等的異常，而可得到優良的性能。特別是，較佳為第1硬化層及第2硬化層的雙方都具有絕緣性。
(1)熱硬化性樹脂 藉由使上述樹脂組合物含有熱硬化性樹脂，使用所得到的樹脂組合物層密封電子零件時，容易將該電子零件堅固地密封。熱硬化性樹脂，只要可使樹脂組合物層硬化，並無特別限定，可使用，例如，通常包含在密封材的樹脂。具體而言，可列舉環氧樹脂、酚樹脂、萘酚系樹脂、活性酯系樹脂、苯並噁嗪(benzoxazine)系樹脂、氰酸酯系樹脂等，該等可以1種單獨或組合2種以上使用。
上述環氧樹脂，一般而言，具有受到加熱會三維網狀化而形成堅固的硬化物的性質。如此的環氧樹脂，可使用習知的各種環氧樹脂，具體可列舉雙酚A、雙酚F、間苯二酚、苯酚酚醛、甲酚酚醛等的酚類的縮水甘油醚；丁二醇、聚乙二醇、聚丙二醇等的醇類的縮水甘油醚；鄰苯二甲酸、間苯二甲酸、四氫化鄰苯二甲酸等的羧酸的縮水甘油醚；將鍵結在苯胺異氰尿酸酯的氮原子的活性氫以縮水甘油基取代的縮水甘油型或烷基縮水甘油型的環氧樹脂；乙烯基環己烷二環氧化合物、3,4-環氧環己基甲基-3,4-二環己烷羧酸酯、2-(3,4-環氧)環己基-5,5-螺環(3,4-環氧)環己烷-間二噁烷等，藉由，例如，將在分子內的碳-碳雙鍵鍵結氧化而導入環氧基的所謂脂環型環氧化合物。其他，亦可使用具有，聯苯骨架、三苯基甲烷骨架、二環己二烯骨架、萘骨架等的環氧樹脂。該等環氧樹脂，可以1種單獨或組合2種以上使用。上述環氧樹脂之中，較佳為使用具有雙酚A的縮水甘油醚(雙酚A型環氧樹脂)、具有聯苯骨架的環氧樹脂(聯苯型環氧樹脂)、具有萘骨架的環氧樹脂(萘型環氧樹脂)或該等的組合。
作為上述酚樹脂，可列舉，例如，雙酚A、四甲基雙酚A、二烯丙基雙酚A、聯苯酚(biphenol)、雙酚F、二烯丙基雙酚F、三苯甲烷型酚、四酚、酚醛型酚、甲酚酚醛樹脂、具有聯苯芳烷基骨架的酚(聯苯型酚)等，該等之中，以使用聯苯型酚為佳。該等酚樹脂，可以1種單獨或組合2種以上使用。再者，使用環氧樹脂作為硬化性樹脂時，從與環氧樹脂的反應性等的觀點而言，以併用酚樹脂為佳。
在樹脂組合物中的熱硬化性樹脂的含量，以10質量%以上為佳，特別是以15質量%以上為佳，進一步以20質量%以上為佳。此外，該含量，以60質量%以下為佳，特別是以50質量%以下為佳，進一步以40質量%以下為佳。藉由使該含量成為10質量%以上，可使樹脂組合物層11的硬化更充分，可更堅固地密封電子零件。此外，藉由使該含量成為60質量%以下，可更加抑制樹脂組合物層11在非意圖階段的硬化，使儲存安定性更優良。再者，熱硬化性樹脂的上述含量，是固形分換算值。
(2)熱塑性樹脂 此外，樹脂組合物亦可含有熱塑性樹脂。藉由使上述樹脂組合物含有熱塑性樹脂，容易將樹脂組合物層形成為板片狀，而可提升操作性。此外，可有效地得到硬化樹脂組合物層而成的硬化層的低應力性。因此，該熱塑性樹脂，只要可將樹脂組合物層形成為板片狀，並無特別限定，可使用，例如，通常包含在密封材的樹脂。作為熱塑性樹脂之例，可列舉苯氧基系樹脂、烯烴系樹脂、聚酯系樹脂、聚氨酯系樹脂、聚酯胺基甲酸乙酯系樹脂、丙烯酸系樹脂、醯胺系樹脂、苯乙烯-異丁烯-苯乙烯共聚物(SIS)等的苯乙烯系樹脂、矽烷系樹脂、橡膠系樹脂、聚乙烯縮醛系樹脂、聚乙烯醇丁縮醛樹脂、聚醯亞胺系樹脂、聚醯胺醯亞胺系樹脂、聚醚碸系樹脂、聚碸系樹脂、氟系樹脂等，該等可以1種單獨或組合2種以上使用。再者，從電極形成性的觀點而言，熱塑性樹脂，較佳為使用選自由苯氧基系樹脂、聚乙烯縮醛樹脂、聚乙烯醇丁縮醛樹脂所組成之群之至少1種。
苯氧基系樹脂，雖並無特別限定，可例示，例如，雙酚A型、雙酚F型、雙酚A/雙酚F共聚合型、雙酚S型、雙酚苯乙酮型、酚醛型、芴型、二環戊二烯型、降冰片烯型、萘型、蒽型、金剛烷型、萜烯(terpene)型、三甲基環己烷型、聯苯酚型、聯苯型的苯氧基系樹脂等，該等之中，以使用雙酚A型苯氧基樹脂為佳。苯氧基系樹脂的末端，可為酚性羥基、環氧基等的任一官能基。苯氧基系樹脂，可以1種單獨使用，亦可併用2種以上。
在樹脂組合物中的熱塑性樹脂的含量，以1質量%以上為佳，特別是以3質量%以上為佳，進一步以5質量%以上為佳。此外，該含量以30質量%以下為佳，特別是以20質量%以下為，進一步以10質量%以下為佳。藉由使該含量成為上述範圍，可更容易將樹脂組合物層形成為板片狀。再者，熱塑性樹脂的上述含量，是固形分換算值。
(3)無機填充劑 此外，樹脂組合物亦可含有無機填充劑。藉由使上述樹脂組合物含有無機填充劑，可使硬化樹脂組合物層而成的硬化層具有優良的機械強度，再者，可將熱膨脹率抑制為較低，可提升所得到的半導體裝置的可靠度。該無機填充劑，可例示，例如，以二氧化矽、氧化鋁、玻璃、氧化鈦、氫氧化鋁、氫氧化鎂、碳酸鈣、碳酸鎂、矽酸鈣、矽酸鎂、氧化鈣、氧化鎂、氧化鋁、氮化鋁、硼酸鋁晶鬚(aluminum borate whisker)、氮化硼、結晶性二氧化矽、非晶性二氧化矽、多鋁紅柱石(mullite)、堇青石等的複合氧化物、蒙脫石(montmorillonite)、膨潤石(smectite)、勃姆石(boehmite)、滑石、氧化鐵、碳化矽、氧化鋯等作為材料的填充劑，該等可以1種單獨或組合2種以上使用。該等之中，使用二氧化矽填充劑、氧化鋁填充劑為佳，特別是以使用二氧化矽填充劑為佳。
上述無機填充劑，較佳為藉由具有既定的最小披覆面積的表面處理劑進行表面處理。藉此，可使無機填充劑在樹脂組合物中的分散性、填充性等更優良，同時亦可依使用的表面處理劑得到後述的效果。
當形成鍍膜在將樹脂組合物層硬化而成的硬化層的表面時，從抑制鍍膜膨脹的觀點而言，上述表面處理劑，較佳為使用最小披覆面積未滿550m2 /g的表面處理劑。
藉由最小披覆面積未滿550m2 /g的表面處理劑進行表面處理的無機填充劑，與使用於去膠渣步驟的鹼性處理溶液的親和性比較高，硬化層被暴露在該處理溶液時，無機填充劑容易從硬化層脫離。因此，在去膠渣步驟之後，在電極形成步驟進行金屬的鍍膜處理時，金屬侵入硬化層的無機填充劑脫離的部位，顯現錨定效果，使鍍膜對硬化層堅固地密著。結果，空氣不容易進入硬化層與鍍膜的界面，即使，在之後的製造步驟、在使用所得到的半導體裝置等的時候發熱，亦可抑制鍍膜因空氣的膨脹而發生起泡。
從更有效地抑制鍍膜發生起泡的觀點而言，表面處理劑的最小披覆面積，以520m2 /g以下為佳，特別是以450m2 /g以下為佳。另一方面，關於表面處理劑的最小披覆面積的下限值，以100m2 /g以上為佳，特別是以200m2 /g以上為佳，進一步以300m2 /g以上為佳。藉由使最小披覆面積成為100m2 /g以上，可使無機填充劑在樹脂組合物中的分散性、填充性等更優良。
再者，所謂表面處理劑的最小披覆面積(m2 /g)，是指使用1g表面處理劑形成單分子膜時的該單分子膜的面積(m2 )。最小披覆面積，可由表面處理劑的構造而理論計算，例如，考慮具有三烷氧基矽烷基作為反應性基的表面處理劑時，該三烷氧基矽烷基水解所產生的Si(O)3 的構造，是將1個Si原子與3個O原子分別作為頂點的四面體。在此，假設Si原子是半徑為2.10Å的球形，O原子是半徑為1.52Å的球形，Si-O鍵結的距離為1.51Å，兩個Si-O鍵結的邊所形成的角度為109.5°。然後，假設該四面體中的3個O原子均與無機填充劑表面的羥基反應，計算3個O原子可披覆的最小圓形面積，表面處理劑每1分子當量為1.33×10-19 m2 /分子。將此換算成每1莫耳當量，則為8.01×104 m2 /莫耳，藉由將該每1莫耳當量的面積以表面處理劑的分子量商除，可得到該表面處理劑的最小覆蓋面積(m2 /g)。
作為最小披覆面積未滿550m2 /g的表面處理劑的較佳的例子，可列舉環氧矽烷及乙烯基矽烷。該等可以單獨使用，亦可組合使用。
作為上述環氧矽烷的具體例，可列舉，例如，3-縮水甘油氧丙基三乙氧基矽烷、3-縮水甘油氧丙基三甲氧基矽烷、3-縮水甘油氧丙基甲基二甲氧基矽烷、3-縮水甘油氧丙基甲基二乙氧矽烷、2-(4環氧環已基)乙基三甲氧基矽烷等。該等之中，從有效地促進無機填充劑脫離的觀點而言，以使用3-縮水甘油氧丙基三甲氧基矽烷為佳。
作為上述乙烯基矽烷的具體例，可列舉，例如，乙烯基三乙醯氧基矽烷、乙烯基三甲氧基矽烷、乙烯基三乙氧基矽烷、乙烯基三氯矽烷、乙烯基三(2-甲氧基乙氧基)矽烷等。該等之中，從有效地促進無機填充劑脫離的觀點而言，以使用乙烯基三甲氧基矽烷為佳。
無機填充劑的形狀，可為粒狀、針狀、板狀、不定型等的任一者，惟，無機填充劑使用藉由上述表面處理劑表面處理的無機填充劑時，從有效地進行該表面處理的點而言，以球狀為佳。
上述無機填充劑的平均粒徑，以0.01μm以上為佳，特別是以0.1μm以上為佳，進一步以0.3μm以上為佳。此外，上述無機填充劑的平均粒徑，以3.0μm以下為佳，特別是以1.0μm以下為佳。無機填充劑是使用藉由上述表面處理劑進行表面處理的無機填充劑時，若無機填充劑的平均粒徑為0.01μm以上，則成為容易藉由表面處理劑進行表面處理的表面積，而可有效地進行表面處理。另一方面，藉由使無機填充劑的平均粒徑成為3.0μm以下，則可將無機填充劑良好地填充在硬化層中，使硬化層具有更良好的機械強度。特別是，無機填充劑，是使用藉由上述表面處理劑進行表面處理的無機填充劑時，藉由使平均粒徑成為3.0μm以下，無機填充劑成為具有容易藉由表面處理劑進行表面處理的表面積，可有效地進行表面處理。再者，在本說明書的無機填充劑的平均粒徑，是使用粒度分佈測定裝置(日機裝公司製，產品名「Nanotrac Wave-UT151」)，以動態光散射法測定之值。
此外，上述無機填充劑的最大粒徑，以0.05μm以上為佳，特別是以0.5μm以上為佳。此外，該最大粒徑以5μm以下為佳，特別是以3μm以下為佳。藉由使無機填充劑的最大粒徑成為上述範圍，容易在硬化層中填充無機填充劑，使硬化層具有更優良的機械強度。在本說明書的無機填充劑的平均粒徑，是使用粒度分佈測定裝置(日機裝公司製，產品名「Nanotrac Wave-UT151」)，以動態光散射法測定之值。
在樹脂組合物中的無機填充劑的含量，以40質量%以上為佳，特別是以50質量%以上為佳。藉由使該含量成為40質量%以上，可容易使硬化層具有機械強度及藉由表面處理劑表面處理的效果並存。此外，在樹脂組合物中的無機填充劑的含量，以90質量%以下為佳，特別是以85質量%以下為佳，進一步以80質量%以下為佳。藉由使無機填充劑的含量成為90質量%以下，可使樹脂組合物層具有更良好的機械強度。再者，無機填充劑的上述含量，是固形分換算值。
(4)硬化觸媒 上述樹脂組合物，以進一步含有硬化觸媒為佳。藉此，可使熱硬化性樹脂的硬化反應有效地進行，可使樹脂組合物層良好地硬化。硬化觸媒，可列舉，例如，咪唑系硬化觸媒、胺系硬化觸媒、磷系硬化觸媒等。
作為咪唑系硬化觸媒的具體例，可列舉，2-甲基咪唑、2-十一烷基咪唑、2-十七烷基咪唑、2-乙基-4-甲基咪唑、1-苄基-2-甲基咪唑、2-苯基咪唑、2-苯基4-甲基咪唑、1-苄基-2-苯基咪唑、1,2-二甲基咪唑、1-氰基乙基-2-甲基咪唑、1-氰基乙基-2-乙基-4-甲基咪唑、1-氰基乙基-2-十一烷基咪唑、1-氰基乙基-2-苯基咪唑、2-苯基-4-甲基-5-羥基甲基咪唑、2-苯基-4,5-二(羥基甲基)咪唑等，從反應性的觀點，以使用2-乙基-4-甲基咪唑為佳。
作為胺系硬化觸媒的具體例，可列舉2,4-二胺基-6-[2'-甲基咪唑基-(1')]乙基-s-三嗪等的三嗪(triazine)化合物、1,8-二氮雜二環[5,4,0]十一碳-7-烯(DBU)、三伸乙基二胺、苄基二甲基胺、三乙醇胺等的三級胺化合物。其中，以2,4-二胺基-6-[2'-甲基咪唑基-(1')]乙基-s-三嗪為佳。
此外，作為磷系硬化觸媒的具體例，可列舉三苯基膦、三丁膦、三(對甲基苯基)膦、三(壬基苯基)膦等。
上述硬化觸媒，可以1種單獨使用，亦可併用2種以上。
在樹脂組合物中的硬化觸媒的含量，以0.01質量%以上為佳，特別是以0.05質量%以上為佳，進一步以0.1質量%以上為佳。此外，該含量以2.0質量%以下為佳，特別是以1.5質量%以下為佳，進一步以1.0質量%以下為佳。藉由使該含量成為上述範圍，可使樹脂組合物層更良好地硬化。再者，觸媒硬化的上述含量，是固形分換算值。
(5)其他的成分 上述樹脂組合物，可進一步含有可塑劑、安定劑、黏著賦予材、著色劑、偶合劑、帶電防止劑、抗氧化劑等。
(6)樹脂組合物層的厚度 在第1密封板片的第1樹脂組合物層的厚度，可考慮密封的用途、密封後的硬化樹脂組合物層的厚度等而設定，並無特別限定。在第1密封板片的第1樹脂組合物層的厚度，以50μm以上為佳，特別是以60μm以上為佳，進一步以70μm以上為佳。此外，第1樹脂組合物層的厚度，以1000μm以下為佳，以500μm以下為更佳，特別以300μm以下為佳，進一步以200μm以下為佳。藉由使第1樹脂組合物層的厚度成為50μm以上，在第1積層步驟，可將電子零件良好地埋入第1樹脂組合物層，同時可良好地得到藉由硬化第1樹脂組合物層而成的第1硬化層保護電子零件的效果。此外，藉由使第1樹脂組合物層的厚度成為1000μm以下，可降低硬化第1樹脂組合物層而成的第1硬化層發生硬化收縮，可抑制密封體發生彎曲。
此外，在第2密封板片的第2樹脂組合物層的厚度，以1μm以上為佳，特別是以5μm以上為佳，進一步以10μm以上為佳。此外，第2樹脂組合物層的厚度，以100μm以下為佳，以80μm以下為更佳，特別是以60μm為佳。藉由使第2樹脂組合物層的厚度成為1μm以上，可良好地得到藉由硬化第2樹脂組合物層而成的第2硬化層保護電子零件的效果，同時可得到良好的絕緣性。此外，藉由使第2樹脂組合物層的厚度成為100μm以下，可降低硬化第2樹脂組合物層而成的第2硬化層發生硬化收縮，藉此可抑制密封體發生彎曲。
2. 剝離板片 上述密封板片，亦可具備剝離板片。藉由具備剝離板片，密封板片在保管時、在第1積層步驟及第2積層步驟等的操作性優良。剝離板片的構成為任意，可列舉，例如，聚對苯二甲酸乙二醇酯、聚對苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯等的聚酯薄膜、聚丙烯、聚乙烯等的聚烯烴薄膜等的塑膠薄膜。以在該等的剝離面施以剝離處理為佳。用於剝離處理的剝離劑，可列舉，例如，矽酮系、醇酸系、氟系、長鏈烷基系等的剝離劑。
關於剝離板片的厚度，並無特別限制，通常為20μm以上、250μm以下。
3. 密封板片的物性 在上述密封板片，構成上述樹脂組合物層的材料，在硬化前的在90℃的熔融黏度(以下，有時稱為「90℃熔融黏度」)，上限值以1.0×105 Pa‧s以下為佳，特別是以1.0×104 Pa‧s以下為佳。若90℃熔融黏度的上限值在上述範圍內，則在第1積層步驟，可在加熱下將電子零件良好地埋入第1樹脂組合物層，藉此，可有效地抑制在電零件的周圍發生空隙。此外，90℃熔融黏度，下限值以1.0Pa‧s以上為佳，特別是以10Pa‧s以上為佳。若90℃熔融黏度的下限值在上述範圍內，則在第1積層步驟，在加熱下將樹脂組合物層積層電子零件時，構成樹脂組合物層的材料並不會過度流動，可防止裝置的污染、晶片的偏移等。
在此，構成樹脂組合物層的材料的90℃熔融黏度，可使用黏彈性測定裝置測定。具體而言，可對厚度15mm的樹脂組合物層13，使用MCR302 (Anton parl公司製)，以溫度範圍30~150℃，升溫速度5℃/min的條件測定熔融黏度。
4. 密封板片的製造方法 本實施形態的半導體裝置的製造方法的密封板片，可與先前的密封板片同樣地製造。例如，調製含有上述樹脂組合物、及根據所期望進一步含有溶劑或分散劑的塗佈液，在剝離板片的剝離面上，以模具塗佈機、淋幕塗佈機、噴霧塗佈機、狹縫塗佈機、刮刀塗佈機等將此塗佈液塗佈而形成塗膜，藉由使該塗膜乾燥，而製造密封板片。塗佈液，只要可以進行塗佈，其性狀並無特別限定，有將用於形成樹脂組合物層的成分作為溶質而含有之情形，亦有將其作為分散質而含有之情形。剝離板片，可作為工程材料剝離，亦可在直到用於密封之前用於保護保護樹脂組合物層。
此外，在密封板片的兩面分別積層剝離板片的積層體的製造方法，可在上述剝離板片的剝離面上塗佈塗佈液形成塗膜，將其乾燥而形成由樹脂組合物層與剝離板片所組成的積層體，在該積層體的與樹脂組合物層側的剝離片的相反側的面黏貼其他的剝離板片的剝離面，得到由剝離板片/樹脂組合物層/剝離板片組成的積層體。在該積層體的剝離板片的至少一方可作為工程材料剝離，亦可在直到用於密封之前用於保護樹脂組合物層。再者，上述溶劑，可列舉甲苯、醋酸乙酯、甲乙酮等的有機溶劑等。
[半導體裝置的製造方法] 接著，說明關於本實施形態的半導體裝置的製造方法。在圖1~圖4，顯示說明關於本實施形態的半導體裝置的製造方法的一例的剖面圖。首先，如圖1(a)所示，作為電子零件載置步驟，在黏著板片1的黏著面上載置1個或2個以上的電子零件2。在黏著板片1上載置電子零件2的手法，並無特別限定，可採用一般的手法。
黏著板片1，只要是可藉由該板片所發揮的黏著力，將電子零件2固定(可剝離地固定)在該板片上，並無特別限定，可為基材、與積層於該基材的黏著劑層所組成，此外，亦可為具有自我黏著性的基材。此外，如此的基材及黏著劑層，較佳為具有可耐受將第1樹脂組合物層或第2樹脂組合物層熱硬化時的加熱的耐熱性。
作為構成黏著劑層的黏著劑之例，可使用丙烯酸系黏著劑、橡膠系黏著劑、矽酮系黏著劑、胺基甲酸酯系黏著劑、聚酯系黏著劑、聚乙烯醚系黏著劑等。黏著劑亦可含有可塑劑、安定劑、黏著賦予材、著色劑、偶合劑、帶電防止劑、抗氧化劑等。
構成黏著板片1的基材的材料，並無特別限定，可列舉，例如，聚對苯二甲酸乙二醇酯、聚對苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯等的聚酯薄膜；聚乙烯薄膜、聚丙烯薄膜等的聚烯烴薄膜；聚醯亞胺薄膜、不織布、紙等。
黏著板片1由基材與黏著劑層組成時，該黏著劑層在100℃、測定頻率為1Hz時的儲存彈性模數，為1×105 Pa以上。只要黏著劑層具有如此的儲存彈性模數，在硬化步驟之後，可容易地將黏著板片1剝離，且可防止黏著劑殘留在被著體的表面的異常(所謂殘膠)。黏著劑層，在100℃、測定頻率為1Hz時的儲存彈性模數的上限，並無特別限定，以1×107 Pa以下為佳。再者，上述儲存彈性模數，是使用動態黏彈性測定裝置，以扭轉剪切法測定之值，測定方法的細節如後述之實施例所述。
黏著板片1，較佳為在加熱後顯示如下的黏著力。首先，將黏著板片1的黏著面黏貼於被著體(銅箔或聚醯亞胺薄膜)，以100℃及30分鐘的條件加熱，接著，以180℃及30分鐘的條件加熱，進一步以190℃及1小時的條件加熱之後，對銅箔的在室溫的黏著力、及對聚醯亞胺薄膜的在室溫的黏著力，分別以0.7N/25mm以上、2.0N/25mm以下為佳。若進行如此的加熱之後的黏著力在上述範圍，則在硬化步驟的中途，可有效地防止黏著板片1剝離。再者，在第1積層步驟與黏著板片1的剝離步驟之間的階段進行後述的第1樹脂組合物層的硬化時，即使黏著板片1被加熱，亦可容易將黏著板片1剝離。再者，上述黏著力的測定方法的細節如後述的實施例所述。此外，在本說明書，所謂室溫，是指22℃以上、24℃以下的溫度。
黏著板片1是由基材與黏著劑層組成時，該黏著劑層，在黏著板片1被加熱之後被剝離時，從有效地抑制起因於黏著劑層的劣化的殘膠的觀點而言，5%重量減少溫度，以250℃以上為佳，以300℃以上為更佳。該5%重量減少溫度，例如，可藉由提升用於黏著劑層的黏著劑的架橋度，減少黏著劑中的低分子的含量等而進行調整。再者，上述5%重量減少溫度的測定方法的細節如後述的實施例所述。
構成黏著板片1的基材的厚度，可從作業性、成本等的觀點適宜設定，例如，以10μm以上為佳，特別是以15μm以上為佳，進一步以20μm以上為佳。此外，基材的厚度，以500μm以下為佳，特別是以300μm以下為佳，進一步以100μm以下為佳。
黏著板片1是由基材與黏著劑層組成時，該黏著劑層的厚度，可從黏著力、作業性、成本等的觀點適宜設定，例如，以1μm以上為佳，特別是以5μm以上為佳，進一步以10μm以上為佳。此外，黏著劑層的厚度，以500μm以下為佳，特別是以100μm以下為佳，進一步以50μm以下為佳。
電子零件2，只要是可成為一般的密封對象的電子零件，並無特別限定，可列舉，例如，半導體晶片等。再者，電子零件2，亦可以是在載板的既定的位置載置半導體晶片。此時，以如此載置的狀態，將載板的至少一部分與該半導體晶片等一起密封。作為上述載板之例，可列舉導線架、聚醯亞胺膠帶、印刷電路板等。再者，在黏著板片1上的電子零件2的周圍，設置由銅等的金屬所形成的框、樹脂製框等的框(亦稱為框狀構件)，將該框狀構件的至少一部分與該電子零件2一起密封。上述框狀構件，通常是由貫通厚度方向的孔所組成的1個以上的開口部、與以銅或樹脂等所構成的框狀部所形成。
使用上述框狀構件時，在電子零件載置步驟，例如，在黏著板片1的黏著面上，載置上述框狀構件之後，在上述框狀構件的開口部的位置，載置電子零件2。藉此，在第1積層步驟，可抑制密封樹脂向開口部外的滲出，可使所得到的半導體裝置的厚度均一，並且可抑制硬化層發生彎曲，可抑制所得到的半導體裝置的彎曲。
接著，如圖1(b)所示，作為第1積層步驟，以覆蓋電子零件2的方式，積層至少具備硬化性的第1樹脂組合物層3的第1密封板片的第1樹脂組合物層3。該第1密封板片，可使用上述密封板片。第1密封板片只在一面具有剝離板片時，較佳為將在第1密封板片的樹脂組合物層的露出面，以覆蓋電子零件2的方式積層之後，將剝離板片從第1樹脂組合物層3剝離。此外，第1密封板片在兩面具備剝離板片時，將剝離一方的剝離板片而露出的樹脂組合物層的露出面，以覆蓋電子零件2的方式積層之後，將另一方面的剝離板片從第1樹脂組合物層3剝離。再者，第1密封板片在一面或兩面具備剝離板片時，亦可將在第1密封板片的樹脂組合物層3的露出面，以覆蓋電子零件2的方式積層之後，如後所述，使第1樹脂組合物層3硬化而形成第1硬化層3'，之後，將剝離板片從第1硬化層3'剝離。
上述第1積層步驟，可使用先前習知的層壓裝置進行，積層的條件，例如，較佳為使第1樹脂組合物層3的溫度成為40℃以上，特別是以50℃以上為佳。此外，該溫度，以180℃以下為佳，以150℃以下為更佳，特別是以120℃以下為佳。積層的壓力，以0.1MPa以上為佳。此外，該壓力以0.5MPa以下為佳。積層所需的時間，以10秒以上為佳，特別是以30秒以上為佳。此外，該時間以10分鐘以下為佳，特別是以5分鐘以下為佳。
上述第1積層步驟，可在常壓條件下進行，惟，從第1樹脂組合物層3的對電子零件2的密著性與埋入性的觀點而言，以在減壓條件下進行為佳。減壓條件，例如，以5kPa以下為佳，以500Pa以下更佳，特別是以100Pa以下為佳。
接著，如圖1(c)所示，較佳為使第1樹脂組合物層3硬化，而形成第1硬化層3'。該硬化，較佳為藉由加熱處理進行，即，較佳為藉由將第1樹脂組合物層3加熱而硬化。硬化完成之後，第1硬化層3'的反應率，以85%以上為佳，以90%以上為更佳，特別是以95%以上為佳。以使第1硬化層3'的反應率成為85%以上的方式，將第1樹脂組合物層3硬化時，由於可使第1樹脂組合物層3的硬化反應更良好地進行，而可適度地三維網狀化，因此，在後述的去膠渣步驟之後，第1硬化層3'的表面不會變得過度粗糙，可使第1硬化層3'的表面的算術平均粗糙度相對較小。藉此，在之後的電極形成步驟，不容易在第1硬化層3'內部形成導體，因此，即使形成微細電極時，亦可有效地抑制短路等的絕緣不良。再者，上述反應率的測定方法如後述的試驗例所述。
在所形成的第1硬化層3'的與電子零件2的相反側的面的算術平均粗糙度(Ra值)，從容易良好地形成微細電極的觀點而言，以300nm以下為佳，以150nm以下為更佳，特別是以100nm以下為佳，進一步以50nm以下為佳。算術平均粗糙度(Ra值)的下限值，並無特別限制，在後述的電極形成步驟之後，從使電極7的密著性更加安定化的觀點而言，以1nm以上為佳，特別是以5nm以上為佳，進一步以10nm以上為佳。再者，該算術平均粗糙度(Ra值)的測定方法如後述的試驗例所述。
在上述第1樹脂組合物層3的藉由加熱的硬化，加熱處理的溫度，例如，以100℃以上為佳，特別是以120℃以上為佳。此外，該溫度，以240℃以下為佳，特別是以200℃以下為佳。此外，加熱處理的時間，以15分鐘以上為佳，特別是以20分鐘以上為佳。此外，該時間，以300分鐘以下為佳，特別是以100分鐘以下為佳。此外，上述第1樹脂組合物層3的藉由加熱的硬化，較佳為藉由複數次加熱處理而階段性地進行。藉此，可使第1硬化層3'的上述反應率容易達成所期望之值。此時的加熱，較佳為分成2次以上進行，特別是，更佳為進行在溫度T1使其熱硬化的第1加熱處理、及在較溫度T1高的溫度T2使其熱硬化的第2加熱處理的2階段加熱處理。此時，在第1加熱處理，溫度T1，以100℃以上、130℃以下為佳，加熱處理的時間，以15分鐘以上、60分鐘以下為佳。此外，在第2加熱處理，溫度T2，以150℃以上、220℃以下為佳，加熱處理的時間，以30分鐘以上、120分鐘以下為佳。
再者，在圖1~圖4所示半導體裝置的製造方法之例，是在第1積層步驟與剝離步驟之間的階段進行第1樹脂組合物層3的硬化，惟，亦可在其他的階段進行。例如，第1樹脂組合物層3的硬化，亦可以是在將黏著板片1剝離之後，積層第2密封板片之前進行。此外，第1樹脂組合物層3的硬化，亦可以是在剝離黏著板片1之後，完成第2密封板片的積層之後，與第2樹脂組合物層的硬化同時進行。
接著，如圖2(a)所示，作為剝離步驟，將黏著板片1從電子零件2及第1硬化層3'剝離。再者，在該剝離時尚未進行第1樹脂組合物層3的硬化的情形，是將黏著板片1從電子零件2及第1樹脂組合物層3剝離。此外，黏著板片1具備具有能量線硬化性的黏著劑層時，如上所述，在剝離前，藉由對該黏著劑層照射能量線使之硬化，使黏著板片1的黏著力下降，可容易地進行該剝離。
接著，如圖2(b)所示，作為第2積層步驟，以覆蓋藉由剝離黏著板片1而露出的電子零件2的露出面的方式，積層至少具備硬化性的第2樹脂組合物層4的第2密封板片。第2密封板片可使用上述密封板片。特別是，較佳為第2密封板片是使用與第1樹脂組合物層3相同材料的第2樹脂組合物層4所形成的密封板片。即，在關於本實施形態的半導體裝置的製造方法，從第1樹脂組合物層3及第2樹脂組合物層4之間的密著性的觀點而言，較佳為第1樹脂組合物層3及第2樹脂組合物層4由具有相同組成的樹脂組合物所形成。第2密封板片只在一面具有剝離板片時，較佳為將第2密封板片的樹脂組合物層的露出面，以覆蓋電子零件2的露出面的方式積層之後，將剝離板片從第2樹脂組合物層4剝離。此外，在第2密封板片的兩面具備剝離板片時，將一方的剝離板片剝離而露出的樹脂組合物層的露出面，以電子零件2的露出面覆蓋的方式積層之後，將另一方的剝離板片從第2樹脂組合物層4剝離為佳。此外，第2密封板片，具備剝離板片時，亦可將在第2密封板片的樹脂組合物層4的露出面，以覆蓋電子零件2的露出面的方式積層之後，如後所述，使第2樹脂組合物層4硬化而形成第2硬化層4'，之後，將剝離板片從第2硬化層4'剝離。
上述第2積層步驟，可使用先前習知的層壓裝置進行，積層的條件，例如，較佳為使第2樹脂組合物層4的溫度成為40℃以上，特別是以50℃以上為佳。此外，該溫度，以180℃以下為佳，以150℃以下為更佳，特別是以120℃以下為佳。積層的壓力，以0.1MPa以上為佳。此外，該壓力以0.5MPa以下為佳。積層所需時間，以10秒以上為佳，特別是以30秒以上為佳。此外，該時間以10分鐘以下為佳，特別是以5分鐘以下為佳。
上述第2積層步驟，可在常壓條件下進行，惟，從第2樹脂組合物層4的對電子零件2的密著性與埋入性的觀點而言，以在減壓條件下進行為佳。減壓條件，例如，以5kPa以下為佳，特別是以100Pa以下為佳。此外，減壓條件，以0.1Pa以上為佳，特別是以0.1kPa以上為佳。
接著，如圖2(c)所示，作為硬化步驟，將第2樹脂組合物層4硬化，而形成第2硬化層4'，藉此，得到具備：硬化第1樹脂組合物層3而成的第1硬化層3'、硬化第2樹脂組合物層4而成的第2硬化層4'、及以第1硬化層3'及第2硬化層4'密封的電子零件2的密封體5。第2樹脂組合物層4的硬化，較佳為熱硬化，即，較佳為藉由加熱將第2接合劑層4硬化。完成硬化之後，第2硬化層4'的反應率，以85%以上為佳，特別是以90%以上為佳，進一步以95%以上為佳。以使第2硬化層4'的反應率在85%以上的方式，將第2樹脂組合物層4硬化時，由於可使第2樹脂組合物層4的硬化反應更良好地進行，而可適度地三維網狀化，因此，在後述的去膠渣步驟之後，第2硬化層4'的表面不會變得過度粗糙，可使第2硬化層4'表面的算術平均粗糙度相對較小。在之後的電極形成步驟，不容易在第2硬化層4'內部形成導體，因此，即使形成微細電極時，亦可有效地抑制短路等的絕緣不良。再者，上述反應率的測定方法如後述的試驗例所述。
在所形成的第2硬化層4'的與電子零件2相反側的面的算術平均粗糙度(Ra值)，從容易良好地形成微細的電極的觀點而言，以300nm以下為佳，以150nm以下為更佳，特別是以100nm以下為佳，進一步以50nm以下為佳。算術平均粗糙度(Ra值)下限值，並無特別限制，在後述的電極形成步驟之後，從使電極7的密著性更加安定化的觀點而言，以1nm以上為佳，特別是以5nm以上為佳，進一步以10nm以上為佳。再者，該算術平均粗糙度(Ra值)的測定方法如後述的試驗例所述。
在上述第2樹脂組合物層4的藉由加熱的硬化，加熱處理的溫度，例如，以100℃以上為佳，特別是以120℃以上為佳。此外，該溫度，以240℃以下為佳，特別是以200℃以下為佳。此外，加熱處理時間，以15分鐘以上為佳，特別是以20分鐘以上為佳。此外，該時間，以300分鐘以下為佳，特別是以100分鐘以下為佳。此外，上述第2樹脂組合物層4的藉由加熱的硬化，較佳為藉由複數次加熱處理而階段係定進行。藉此，可使第2硬化層4'的上述反應率容易達成所期望之值。此時的加熱，較佳為分成2次以上進行，特別是，更佳為進行在溫度T1使其熱硬化的第1加熱處理、及在較溫度T1高的溫度T2使其熱硬化的第2加熱處理的2階段加熱處理。在第1加熱處理，溫度T，以1100℃以上、130℃以下為佳，加熱處理的時間，以15分鐘以上、60分鐘以下為佳。在第2加熱處理，溫度T2，以150℃以上、220℃以下為佳，加熱處理的時間，以30分鐘以上、120分鐘以下為佳。
接著，在第1硬化層及上述第2硬化層的至少一方，以先前習知的任意方法形成電極。以下說明藉由半加成法形成之例。
即，在硬化步驟之後，作為孔形成步驟，形成使電子零件2的表面露出一部分的孔，其為貫通第1硬化層3'及第2硬化層4'的至少一方的孔6。孔6的形成，配合所得到的半導體裝置的構成等，可設在第1硬化層3'及第2硬化層4'的所期望的一側，此外，亦可設在第1硬化層3'及第2硬化層4'的雙方。在此，圖3(a)是顯示形成貫通第2硬化層4'的孔6的狀態的剖面圖。此時，從第2硬化層4'的與第1硬化層3'的相反側的面，形成貫通到第2硬化層4'與電子零件2的界面的孔6。另一方面，圖4(a)是表示形成貫通第1硬化層3'的孔6的狀態的剖面圖。此時，從第1硬化層3'的與第2硬化層4'的相反側的面，形成貫通到第1硬化層3'與電子零件2的界面的孔6。孔6的形成，可藉由一般的方法進行，例如，可對形成孔6的面，使用雷射照射裝置，以一般的照射條件，照射雷射而形成。
接著，作為去膠渣步驟，對形成孔6的密封體5進行去膠渣處理。在上述孔形成步驟，形成孔6時，發生構成第1硬化層3'或第2硬化層4'的成分的殘渣(膠渣)，而有該膠渣殘留在孔6內之情形。但是，藉由進行去膠渣步驟，可去除孔6內的膠渣，在後續的電極形成步驟，在孔6內形成電極時，可抑制該電極的導通不良。
上述去膠渣處理，可藉由一般的手法進行，例如，在30℃以上、120℃以下的鹼性溶液中，將密封體5浸漬1~30分鐘。此外，所使用的鹼性溶液，可使用一般使用於去膠渣處理的溶液(去膠渣液)，可使用，例如，含有過錳酸鉀的氫氧化鈉溶液、含有過錳酸鈉及氫氧化鈉的水溶液等。此外，作為上述鹼性溶液，在含有過錳酸鈉及氫氧化鈉的水溶液之外，亦可使用含有氫氧化鉀的水溶液等。
最後，作為電極形成步驟，形成通過孔6而與電子零件2電性連接的電極7。在此，在圖3(b)顯示在孔形成步驟，在形成於第2硬化層4'的孔6中形成電極7的狀態的剖面圖。此外，在圖4(b)顯示在孔形成步驟，在形成於第1硬化層3'的孔6中形成電極7的狀態的剖面圖。電極7的形成，可藉由一般的手法進行。例如，對密封體5的形成孔6的面，進行使用銅、銀等的導電性金屬的鍍膜處理，對孔6埋入該導電性金屬的同時，以該導電性金屬覆蓋上述面。接著，將覆蓋上述面的導電性金屬的不要的部分藉由蝕刻等去除，形成由埋入孔6的導電性金屬、及與埋入的導電性金屬連接而具有以既定形狀殘留在上述面上的導電性金屬所組成的電極7。在此，藉由使殘留在上述面上的導電性金屬，形成為具有既定的寬度及長度的線狀，亦可形成配線的形態的電極7。藉由電極7的形成，可與密封的電子零件2一起，得到具備與該電子零件2電性連接的電極7的半導體裝置。
在關於本實施形態的半導體裝置的製造方法，如上所述，可配合半導體裝置的用途，在第1硬化層3'及第2硬化層4'的所期望的層形成孔6，而設置電極7。此外，亦可在第1硬化層3'及第2硬化層4'的雙方的層形成孔6，而設置電極7。因此，在所得到的半導體裝置，容易將電極7設在自由的位置，所得到的半導體裝置變得容易進行三維構裝。結果，容易將半導體裝置高積體化及高機能化。
此外，關於本實施形態的半導體裝置的製造方法，可適用於扇出型晶圓級封裝(FOWLP)、扇出型面板級封裝(FOPLP)、零件內藏基板等的製造。特別是，上述製造方法，由於可將複數個電子零件一口氣密封，故藉此所得到的封裝，藉由在既定位置裁切，可將複數個半導體封裝分割，而可高效率且高良率地生產半導體封裝。即，關於本實施形態的半導體裝置的製造方法，亦可適用於高效率且高良率的方法。
以上說明的實施形態，是為容易理解本發明而記載，並非用於限定本發明而記載。因此，揭示於上述實施形態的各要素，包含屬於本發明的技術上範圍的所有設計變更、均等物等。 [實施例]
以下，藉由實施例等更加具體地說明本發明，惟，本發明的範圍並不應該限定於該等實施例等。
[製造例1] (第1密封板片的製造) 將5.1份(固形分換算，以下相同)作為熱塑性樹脂的雙酚A型苯氧基樹脂(三菱化學公司製，產品名「jER1256」)、5.7份作為熱硬化性樹脂的雙酚A型環氧樹脂(三菱化學公司製，產品名「jER828」)、5.7份作為熱硬化性樹脂的聯苯型環氧樹脂(日本化藥公司製，產品名「NC-3000-L」)、4.1份作為熱硬化性樹脂的萘型環氧樹脂(DIC公司製，產品名「HP-4700」)、14.3份作為熱硬化性樹脂的聯苯型酚(明和化成公司製，產品名「MEHC-7851-SS」)、0.1份作為咪唑系硬化觸媒的2-乙基-4-甲基咪唑(四國化成公司製，產品名「2E4MZ」)、及65份作為無機填充劑的環氧基矽烷處理二氧化矽填充劑[二氧化矽填充劑(ADOMATEX公司製，產品名「SO-C2」，平均粒徑︰0.5μm，最大粒徑︰2μm，形狀︰球狀)以3-縮水甘油氧丙基三甲氧基矽烷(信越化學公司製，產品名「KBM-403」，最小披覆面積︰330m2 /g)進行表面處理]，在甲乙酮中混合，得到固形分濃度為50質量%的樹脂組合物的塗佈液。將該塗佈液，塗佈在厚度38μm的聚對苯二甲酸乙二醇酯薄膜的一面設置醇酸系剝離劑層而成的剝離薄膜(LINTEC公司製，產品名「SP-PET38AL-5」)的剝離面上，將所得到的塗膜在烘箱中，以100℃乾燥1分鐘，製作由厚度為50μm的樹脂組合物層與剝離薄膜所組成密封板片，將此作為由第1樹脂組合物層與剝離薄膜組成的第1密封板片。
[製造例2] (第2密封板片的製造) 　將樹脂組合物層的厚度變更為20μm，除此之外，與製造例1同樣地製作由厚度20μm的樹脂組合物層與剝離薄膜組成的密封板片，將此作為由第2樹脂組合物層與剝離薄膜組成的第2密封板片。
[製造例3] (黏著板片的製作) 將40質量份丙烯酸酯共聚物(丙烯酸-2-乙基己酯92.8質量%、丙烯酸-2-羥基乙酯7.0質量%、及丙烯酸0.2質量%的共聚物)、5質量份作為黏著賦予材的兩末端羥基氫化聚丁二烯(日本曹達公司製，產品名「GI-1000」)、及3.5質量份作為架橋劑的具有六亞甲基二異氰酸酯的脂肪族系異氰酸酯(日本聚氨酯公司製，產品名「Coronate HX」)，在甲乙酮中混合，製作固形分濃度為30質量%的黏著劑組合物的塗佈液。
接著，將所製作的塗佈液，使用輥輪塗佈機，塗佈在聚對苯二甲酸乙酯薄膜的一方的面以矽酮系剝離層剝離處理的剝離薄膜(LINTEC公司製，產品名「SP-PET382150」，厚度︰38μm)的剝離處理面，以90℃及90秒進行加熱，接著，進行以115℃及90秒的加熱，藉由使塗膜乾燥，而形成黏著劑層，得到厚度50μm的黏著劑層與剝離薄膜的積層體。
接著，將所得到的黏著劑層的與剝離薄膜的相反側的面，黏貼在作為基材的透明聚對苯二甲酸乙二醇酯薄膜(東洋紡公司製，產品名「PET50A-4300」，厚度︰50μm，玻璃轉移溫度Tg︰67℃，MD方向熱收縮率︰1.2%，CD方向熱收縮率︰0.6%)的一面，而得到黏著板片。
再者，對所得到的黏著劑層，以後述的方法，測定在100℃、測定頻率為1Hz時的儲存彈性模數，結果為2.36×105 Pa。此外，以後述方法測定所得到的黏著板片在加熱後對銅箔的黏著力，結果為1.2N/25mm。此外，以後述方法測定黏著板片在加熱後對聚醯亞胺薄膜的黏著力，結果為1.1N/25mm。此外，以後述方法測定黏著劑層的5%重量減少溫度，結果為304℃。
上述儲存彈性模數，如下述而測定。使用複數個如上述所製作的黏著劑層與剝離薄膜的積層體，將黏著劑層積層到厚度合計成為3mm之後，沖出成為直徑8mm的圓柱體(厚度3mm)，以此作為樣品。對該樣品，遵照JIS K7244-6:1999，使用黏彈性測定器(REOMETRIC公司製，產品名「DYNAMIC ANALYZER」)，以扭轉剪切法，以測定頻率︰1Hz及測定溫度︰100℃的條件，測定儲存彈性模數(Pa)。
對上述銅箔的黏著力，如下述而測定。將如上述所製作的黏著板片，裁切成長100mm、寬25mm，將剝離薄膜剝離者作為試驗片，以0.5MPa、50℃對銅箔加壓黏貼20分鐘之後，依序以100℃及30分鐘的條件加熱、以180℃及30分鐘的條件加熱、及以190℃及1小時的條件加熱。之後，在標準環境下(23℃、50%RH)，使用拉伸試驗機(島津製作所公司製，產品名「AUTOGRAPH AG-IS)，以180°的剝離角度、300mm/分的剝離速度，將黏著板片剝離，測定黏著力(mN/25mm)。此外，對上述聚醯亞胺薄膜的黏著力，是將黏著板片黏貼的對象，從銅箔變更為聚醯亞胺薄膜，除此之外，以與上述同樣的黏著力測定方法測定。
上述5%重量減少溫度，如下述而測定。即，對如上述所形成的黏著劑層，使用示差熱‧熱重量同時測定裝置(島津製作所公司製，產品名「DTG-60」)，以氮氣作為流入氣體，氣體流入速度100m1/min，升溫速度20℃/min，從40℃升溫至550℃，進行熱重量測定(遵照JIS K7120「塑膠的熱重量測定方法」)。根據所得到的熱重量曲線，求取相對於在溫度100℃的質量，質量減少5%的溫度(5%重量減少溫度)。
[實施例1] (電子零件載置步驟) 首先，在製造例3所製作的黏著板片剝離剝離薄膜所露出的黏著面上，黏貼具有複數個開口部的框狀構件(銅製，厚度︰130μm，開口部的尺寸︰8mm×8mm)。接著，準備複數個半導體晶片(5mm×5mm，厚度︰130μm)，在框狀構件的各個開口部的既定位置，各載置一個半導體晶片。
(第1積層步驟) 接著，將製造例1所製作的第1密封板片的第1樹脂組合物層側的面，以加熱為90℃的狀態，以覆蓋半導體晶片及框狀構件的方式積層在黏著片上，暫時黏著。接著，將第1密封板片，使用真空層壓裝置，置於減壓成2hPa以下的狀態，之後使用耐熱橡膠，以90℃、壓力0.1MPa，壓製10秒，之後使用耐熱橡膠，以90℃、壓力0.3MPa，壓製30秒。
(第1密封板片的硬化步驟) 之後，從積層的第1密封板片，剝離剝離薄膜，將第1樹脂組合物層，以100℃(T1)硬化30分鐘之後，以180℃(T2)硬化60分鐘，以形成第1硬化層。接著，將黏著板片從第1硬化層，以剝離角度180°剝離。
(第2積層步驟) 接著，對剝離黏著板片而露出的半導體晶片及第1硬化層的露出面，積層製造例2所製作的第2密封板片的第2樹脂組合物層。該積層，是使用真空層壓裝置，置於減壓成2hPa以下的狀態，之後使用耐熱橡膠，以90℃、壓力0.3MPa，壓製10秒，之後使用耐熱橡膠，以90℃、壓力0.3MPa，壓製30秒。
(第2密封板片的硬化步驟) 之後，從積層的第2密封板片，剝離剝離薄膜，將第2樹脂組合物層，以100℃(T1)硬化30分鐘之後，以180℃(T2)硬化60分鐘，以形成第2硬化層。藉此，得到具備以第1硬化層及第2硬化層密封的半導體晶片的密封體。
(孔形成步驟) 對所得到的密封體的第2硬化層側的面，使用CO2 雷射加工機照射雷射，形成到達半導體晶片，在密封體表面的直徑為100μm的通孔。
(去膠渣步驟) 接著，將密封體的第1硬化層側的面(與形成通孔的第2硬化層的面的相反側的面)，使用保護膠帶全面覆蓋之後，在混合乙二醇醚系溶劑與乙二醇單丁基醚而成的鹼性膨潤液中，以60℃浸漬5分鐘之後，在粗化液(鹼性過錳酸水溶液)以80℃浸漬15分鐘，最後，在硫酸的水溶液中，以40℃浸漬5分鐘使之中和，之後以80℃乾燥5分鐘。
(電極形成步驟) 接著，將密封體，在無電電鍍用溶液，以40℃浸漬6分鐘，接著，在無電電鍍銅液，以25℃浸漬18分鐘，之後，以150℃進行退火處理30分鐘。之後，在密封體的形成有通孔的面，黏貼鍍膜用光阻層，藉由曝光、顯影，去除該鍍膜用光阻層的具有既定圖形的區域。之後，進行硫酸銅電鍍，在上述去除的區域，形成由10μm厚的銅所形成之層。接著，將殘餘的鍍膜用光阻層剝離，藉由燒蝕去除不要的無電電鍍銅部分，得到具有配線形狀的電極。該配線的配線圖案，是配線寬度(L)為50μm、配線間隔(S)為50μm的配線圖案1，及配線寬度(L)為10μm、配線間隔(S)為10μm的配線圖案2。最後，將保護膠帶剝離，以190℃進行60分鐘退火處理，得到在第2硬化層面形成電極的密封體。
[實施例2] 在第1硬化層側的面形成電極，除此之外，與實施例1同樣地得到密封體。即，得到在第2硬化層側的面沒有形成電極，僅在第1硬化層側的面形成電極的密封體。
[實施例3] 分別在第1密封板片的硬化步驟及第2密封板片的硬化步驟，硬化條件是以180℃(T1) 60分鐘的一次加熱處理的熱硬化，除此之外，與實施例1同樣地得到密封體。
[實施例4] 分別在第1密封板片的硬化步驟及第2密封板片的硬化步驟，硬化條件是以100℃(T1)硬化30分鐘之後，以150℃(T2)硬化30分鐘，除此之外，與實施例1同樣地得到密封體。
[試驗例1] (反應率的測定) 對與製造例1同樣地製作的第1密封板片，將剝離薄膜剝離而得到的第1樹脂組合物層，以下述條件供於示差掃描熱量計(DSC)，測定第1樹脂組合物因熱硬化所造成的發熱量(積分量)。藉此測定的發熱量以ΔH0(kJ)表示。 示差掃描熱量計(DSC) 裝置︰TA INSTRUMENT公司製 升溫速度︰10℃/mn 溫度範圍︰50℃~300℃
此外，對與製造例1同樣地製作的第1密封板片，以與實施例1的第1密封板片的硬化步驟的熱硬化同樣的條件[以100℃(T1)硬化30分鐘之後，以180℃(T2)硬化60分鐘]熱硬化之後，將剝離薄膜剝離而得到的第1硬化層，以與上述同樣的條件，供於示差掃描熱量計(DSC)，測定第1硬化層因熱硬化所造成的發熱量(積分量)。測定的發熱量以ΔH1(kJ)表示。
然後，使用測定的ΔH0(kJ)及ΔH1(kJ)，以下式算出關於實施例1的第1硬化層的反應率(%)。將結果示於表1。 反應率(%)=(ΔH0-ΔH1)/ΔH×100
此外，對與製造例2同樣地製作的第2密封板片，與上述同樣地測定將剝離薄膜剝離而得到的第2樹脂組合物層的發熱量ΔH0(kJ)。再者，將以與製造例2同樣地製作的第2密封板片，以與實施例1的第2密封板片的硬化步驟的熱硬化同樣的條件[以100℃(T1)硬化30分鐘之後，以180℃(T2)硬化60分鐘]熱硬化之後，與上述同樣地測定將剝離薄膜剝離而得到的第2硬化層的發熱量ΔH1(kJ)。然後，從測定的ΔH0(kJ)及ΔH1(kJ)，與上述同樣地計算，算出關於實施例1的第2硬化層的反應率(%)。將結果示於表1。
再者，將測定上述發熱量ΔH1(kJ)時的熱硬化條件，變更為各實施例所述的條件，除此之外，與上述方法同樣地算出關於實施例2~4的第1硬化層的反應率(%)及第2硬化層的反應率(%)。該等結果亦示於表1。
[試驗例2] (算術平均粗糙度的測定) 在實施例1~4的製造方法的第2密封板片的硬化步驟所得到且在進行孔形成步驟前的密封體(具備以第1硬化層及第2硬化層密封的半導體晶片的密封體)，對第1硬化層及第2硬化層的表面，遵照JIS B0601-1994，使用接觸型粗糙度計(Mitutoyo公司製，產品名「SV3000S4」)，測定算術平均粗糙度Ra (μm)。將結果示於表1。
[試驗例3] (電極形成性的評價) 在實施例製造的密封體的配線圖案1 (L/S=50μm/50μm)及配線圖案2 (L/S=10μm/10μm)，使用數位顯微鏡(KEYENCE公司製，產品名「VHX-100」)觀察，以如下的基準評價電極形成性。 A:形成預定的配線圖案。 B:有部分偏離預定的配線圖案。 C:發生從預定的配線圖案偏離，也發生配線間的接觸(短路)。
[表1]
根據關於實施例的製造方法，確認從晶片安裝步驟到對密封樹脂的電極形成的步驟，可藉由非常簡單的作業內容而有效地進行。此外，如表1所示，確認密封體的任一面均可形成具有良好配線圖案的電極。藉此，可進行半導體裝置的高積體化及高機能化。藉此，關於實施例的製造方法，可良好地密封電子零件，亦可良好地製造半導體裝置。 [產業上的可利性]
關於本發明的半導體裝置的製造方法，可良好地利用於晶片內藏基板、扇出型晶圓級封裝或扇出型面板級封裝等的半導體裝置的製造。
1‧‧‧黏著板片
2‧‧‧電子零件
3‧‧‧第1樹脂組合物層
3'‧‧‧第1硬化層
4‧‧‧第2樹脂組合物層
4'‧‧‧第2硬化層
5‧‧‧密封體
6‧‧‧孔
7‧‧‧電極
圖1是說明關於本發明的一實施形態的半導體裝置的製造方法的一部分的剖面圖。 圖2是說明關於本發明的一實施形態的半導體裝置的製造方法的一部分的剖面圖。 圖3是說明關於本發明的一實施形態的半導體裝置的製造方法的一部分的剖面圖。 圖4是說明關於本發明的一實施形態的半導體裝置的製造方法的一部分的剖面圖。

Claims (14)

  1. 一種半導體裝置的製造方法，其特徵在於：包含： 電子零件載置步驟，在黏著板片的黏著面上載置1個或2個以上的電子零件； 第1積層步驟，以至少覆蓋上述電子零件的方式，將至少具備硬化性的第1樹脂組合物層的第1密封板片的上述第1樹脂組合物層積層； 剝離步驟，從上述電子零件及上述第1樹脂組合物層剝離上述黏著板片； 第2積層步驟，以覆蓋上述黏著板片的因剝離而露出的上述電子零件的露出面的方式，將至少具備硬化性的第2樹脂組合物層的第2密封板片積層； 硬化步驟，得到具備上述第1樹脂組合物層硬化而成的第1硬化層、上述第2樹脂組合物層硬化而成的第2硬化層、與藉由上述第1硬化層及上述第2硬化層密封的上述電子零件的密封體； 孔形成步驟，形成使上述電子零件的表面的一部分露出的孔，其為貫通上述第1硬化層及上述第2硬化層的至少一方的孔； 去膠渣步驟，將形成上述孔的上述密封體去膠渣處理；及 電極形成步驟，形成通過上述孔而與上述電子零件電性連接的電極。
  2. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中上述第1樹脂組合物層的硬化，是在上述第1積層步驟與上述剝離步驟之間的階段進行。
  3. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中上述第1硬化層及上述第2硬化層的至少一方顯示絕緣性。
  4. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中上述第1樹脂組合物層及上述第2樹脂組合物層的至少一方的硬化，是藉由加熱處理進行。
  5. 如申請專利範圍第4項所述的半導體裝置的製造方法，其中上述加熱處理，是藉由複數次的加熱處理而階段性地進行。
  6. 如申請專利範圍第5項所述的半導體裝置的製造方法，其中上述加熱處理，是藉由在溫度T1熱硬化的第1加熱處理，及在較溫度T1高的溫度T2熱硬化的第2加熱處理進行。
  7. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中上述第1樹脂組合物層的硬化，是以使上述第1硬化層的反應率成為85%以上的方式而進行。
  8. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中上述第2樹脂組合物層的硬化，是以使上述第2硬化層的反應率成為85%以上的方式而進行。
  9. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中上述第1樹脂組合物層及上述第2樹脂組合物層的至少一方，是由含有熱硬化性樹脂的樹脂組合物所形成。
  10. 如申請專利範圍第9項所述的半導體裝置的製造方法，其中上述樹脂組合物含有無機填充劑。
  11. 如申請專利範圍第10項所述的半導體裝置的製造方法，其中上述無機填充劑，是藉由最小披覆面積未滿550m2 /g的表面處理劑進行表面處理。
  12. 如申請專利範圍第9項所述的半導體裝置的製造方法，其中上述第1樹脂組合物層及上述第2樹脂組合物層，是由具有相同組成的上述樹脂組合物形成。
  13. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中上述第2樹脂組合物層的厚度為1μm以上、100μm以下。
  14. 如申請專利範圍第1項所述的半導體裝置的製造方法，其中上述第1樹脂組合物層的厚度為50μm以上、1000μm以下。
TW107110705A 2017-08-04 2018-03-28 半導體裝置的製造方法 TW201911429A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/JP2017/028334 2017-08-04
PCT/JP2017/028334 WO2019026266A1 (ja) 2017-08-04 2017-08-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201911429A true TW201911429A (zh) 2019-03-16

Family

ID=65233619

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107110705A TW201911429A (zh) 2017-08-04 2018-03-28 半導體裝置的製造方法

Country Status (5)

Country Link
JP (1) JP6960459B2 (zh)
KR (1) KR20200033221A (zh)
CN (1) CN110800091A (zh)
TW (1) TW201911429A (zh)
WO (1) WO2019026266A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5042297Y1 (zh) 1968-10-08 1975-12-01
JP5001957B2 (ja) * 2009-01-27 2012-08-15 パナソニック株式会社 半導体装置及び半導体装置実装基板
JP2013251368A (ja) * 2012-05-31 2013-12-12 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
JP2016096308A (ja) 2014-11-17 2016-05-26 日東電工株式会社 半導体装置の製造方法
JP6482866B2 (ja) * 2014-12-26 2019-03-13 リンテック株式会社 半導体装置の製造方法
JP2016213321A (ja) * 2015-05-08 2016-12-15 日立化成株式会社 半導体装置の製造方法及び半導体装置
JP2017045891A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法
JP6634795B2 (ja) * 2015-11-27 2020-01-22 日立化成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2019026266A1 (ja) 2019-02-07
CN110800091A (zh) 2020-02-14
KR20200033221A (ko) 2020-03-27
JPWO2019026266A1 (ja) 2020-06-18
JP6960459B2 (ja) 2021-11-05

Similar Documents

Publication Publication Date Title
TWI835277B (zh) 樹脂組成物
JP5473262B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
WO2001060938A1 (en) Adhesive composition, process for producing the same, adhesive film made with the same, substrate for semiconductor mounting, and semiconductor device
TWI677529B (zh) 環氧樹脂組成物、薄膜狀環氧樹脂組成物、硬化物及電子裝置
TWI725199B (zh) 樹脂組成物
JP2012156474A (ja) 半導体用接着剤組成物、半導体用接着シートおよび半導体装置の製造方法
JP2008095014A (ja) Ｑｆｎ用熱硬化型樹脂組成物および接着シート
JP6960276B2 (ja) 樹脂シート、半導体装置、および樹脂シートの使用方法
WO2018143343A1 (ja) 半導体装置製造用接着シート及びそれを用いた半導体装置の製造方法
JP2007251138A (ja) 電子材料用接着剤シート
KR102602545B1 (ko) 수지 시트 및 반도체 장치
JPWO2019044398A1 (ja) 樹脂シート、半導体装置、および樹脂シートの使用方法
TWI758451B (zh) 半導體裝置的製造方法及積層板片
JP2006117824A (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート
TW201911429A (zh) 半導體裝置的製造方法
JP2009158817A (ja) Ｑｆｎ用熱硬化型樹脂組成物及びそれを用いたｑｆｎ用接着シート
JP2005247953A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート
KR20190038304A (ko) 수지 시트, 및 그 제조 방법
TWI763782B (zh) 密封板片及半導體裝置的製造方法
WO2018159619A1 (ja) 封止シート、および半導体装置の製造方法
JP6357289B1 (ja) 封止シート、および半導体装置の製造方法
JP2007266394A (ja) 半導体用接着剤シート、これを用いた半導体接続用基板および半導体装置
JP2019067852A (ja) 樹脂シート、およびその製造方法