JP5001957B2 - 半導体装置及び半導体装置実装基板 - Google Patents

半導体装置及び半導体装置実装基板 Download PDF

Info

Publication number
JP5001957B2
JP5001957B2 JP2009015952A JP2009015952A JP5001957B2 JP 5001957 B2 JP5001957 B2 JP 5001957B2 JP 2009015952 A JP2009015952 A JP 2009015952A JP 2009015952 A JP2009015952 A JP 2009015952A JP 5001957 B2 JP5001957 B2 JP 5001957B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wafer
resin sheet
transfer foil
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009015952A
Other languages
English (en)
Other versions
JP2010177296A (ja
Inventor
大三 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009015952A priority Critical patent/JP5001957B2/ja
Publication of JP2010177296A publication Critical patent/JP2010177296A/ja
Application granted granted Critical
Publication of JP5001957B2 publication Critical patent/JP5001957B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、各種電気・電子機器等に用いられる半導体装置及びこれを用いて形成された半導体装置実装基板に関するものである。
従来、チップサイズの半導体装置は、図6に示すようにして製造されている(例えば、特許文献1参照。)。すなわち、まず図6(a)のようにウエハ2の回路形成面にバンプ21を配設した後、図6(b)のように封止樹脂を供給し、ウエハ2の回路形成面及びバンプ21を封止する樹脂層22を形成する。そして、図6(c)のように機械研磨等により樹脂層22の表面においてバンプ21の先端部を露出させた後、図6(d)のようにダイシング等によりウエハ2を樹脂層22と共に切断して個片化することによって、半導体装置を得ることができるものである。
しかし、従来の方法は、バンプ21の配設、樹脂層22の形成、バンプ21の先端部の露出を別々に行っており、工程数が多くなるため、煩雑なものである。また、従来はバンプ21の先端部を露出させるために機械研磨等を行っているが、このような方法では樹脂層22の厚みを均一にするのは困難である。特に近年においてはウエハ2の大きさは6インチ、8インチ、12インチと大きくなっており、これに伴って樹脂層22表面の面積も広くなっているが、このように広い面積を有する樹脂層22を機械研磨等によって均一な厚みとするのは実際には困難である。
特開平10−79362号公報
本発明は上記の点に鑑みてなされたものであり、従来よりも簡便な方法によって、ウエハの表面に形成された回路を均一な厚みの樹脂層で封止することができる半導体装置及び半導体装置実装基板を提供することを目的とするものである。
本発明の請求項1に係る半導体装置は、回路1が表面に形成されたウエハ2と、貫通孔3に導電性ペースト4を充填して形成された導電性ペーストビア5を有する樹脂シート6と、転写用の回路7が表面に形成された転写箔8とを用いて形成された半導体装置であって、前記ウエハ2の回路形成面には位置決めマーク13が複数設けられ、前記樹脂シート6には、前記ウエハ2に設けられた位置決めマーク13に対応する箇所において厚み方向に位置決め穴14が複数貫通して設けられ、前記転写箔8には、前記ウエハ2に設けられた位置決めマーク14に対応する箇所において厚み方向に位置決め穴16が複数貫通して設けられ、前記ウエハ2の回路形成面に設けられた位置決めマーク13と、前記樹脂シート6の厚み方向に設けられた位置決め穴14を対応させるように重ねると共に、前記樹脂シート6の位置決め穴14と前記転写箔の厚み方向に設けられた位置決め穴16を対応させるように前記樹脂シート6を重ねると共に、この樹脂シート6に前記転写箔8の回路形成面を重ね、これを加熱加圧成形して積層一体化した後に、前記樹脂シート6が硬化して形成された樹脂層9から転写箔8を剥離することによって形成されていることを特徴とするものである。
請求項2に係る発明は、請求項1において、転写箔8を剥離して露出した樹脂層9に新たに樹脂シート6を重ねると共に、この樹脂シート6に新たに転写箔8の回路形成面を重ね、これを加熱加圧成形して積層一体化した後に、前記転写箔8を剥離するという方法を少なくとも1回以上使用して形成されていることを特徴とするものである。
請求項3に係る発明は、請求項1又は2において、ウエハ2の回路形成面と反対側の面にバックコート層10が形成されていることを特徴とするものである。
請求項4に係る発明は、請求項1乃至3のいずれか1項において、転写箔8として、ステンレス箔が用いられていることを特徴とするものである。
請求項5に係る発明は、請求項1乃至4のいずれか1項において、樹脂シート6として、フィラーを60〜95質量%含有する熱硬化性樹脂組成物がシート状に成形されたものが用いられていることを特徴とするものである。
請求項6に係る発明は、請求項5において、フィラーとして、アルミナ、BN、シリカ、AlN、MgO、SiCから選ばれるものが用いられていると共に、樹脂シート6の熱伝導率が3W/mk以上であることを特徴とするものである。
本発明の請求項7に係る半導体装置実装基板は、請求項1乃至6のいずれか1項に記載の半導体装置を個片化したものを回路基板11に実装して形成されていることを特徴とするものである。
本発明の請求項1に係る半導体装置によれば、従来よりも簡便な方法によって、ウエハの表面に形成された回路を均一な厚みの樹脂層で封止することができるものである。
請求項2に係る発明によれば、必要に応じて容易に多層化を図ることができると共に、各樹脂層は均一な厚みであることによって、多層化しても樹脂層全体の厚みを均一にすることができるものである。
請求項3に係る発明によれば、ウエハの反りや割れを防止することができると共に、ダイシング等による個片化の際にチッピングが発生するのを防止することができるものである。
請求項4に係る発明によれば、ステンレス箔の熱膨張係数はウエハのそれと同様に小さいことによって、加熱加圧成形時に位置ずれが生じにくく、微細な回路を容易に形成することができると共に、積層一体化後においてはウエハの反りを防止することができ、取扱性を向上させることができるものである。
請求項5に係る発明によれば、樹脂層の熱膨張係数をウエハのそれと同様に小さくすることができるものである。
請求項6に係る発明によれば、半導体装置の放熱性を高めることができるものである。
本発明の請求項7に係る半導体装置実装基板によれば、高機能化及び多機能化を図ることができるものである。
本発明に係る半導体装置を製造する方法の一例を示すものであり、(a)〜(d)は断面図である。 ウエハの他の一例を示す断面図である。 転写箔の他の一例を示す断面図である。 本発明に係る半導体装置を製造する方法の他の一例を示すものであり、(a)〜(c)は断面図である。 本発明に係る半導体装置実装基板の一例を示す断面図である。 従来の半導体装置の製造方法の一例を示すものであり、(a)〜(d)は断面図である。
以下、本発明の実施の形態を説明する。
図1は本発明に係る半導体装置を製造する方法の一例を示すものであり、この方法を使用して製造された半導体装置は、ウエハ2と、樹脂シート6と、転写箔8とを用いて形成されている。
ウエハ2としては、例えばシリコンウエハ等を用いることができ、通常の方法により表面に回路1が形成されたものを用いる。ここで、ウエハ2の回路形成面と反対側の面(裏面)には、図2に示すようにバックコート層10が形成されているのが好ましい。このバックコート層10は、熱硬化性樹脂組成物(後述)がシート状に成形されたバックコートシート12をウエハ2の裏面にラミネートすることによって形成することができる。また、上記熱硬化性樹脂組成物を直接ウエハ2の裏面に塗布して硬化させることによって、バックコート層10を形成することもできる。このように、ウエハ2の裏面にバックコート層10が形成されていると、ウエハ2の反りや割れを防止することができると共に、ダイシング等による個片化の際にチッピングが発生するのを防止することができるものである。なお、バックコート層10の厚みは例えば10〜100μmに設定することができる。また、ウエハ2の回路形成面には位置決めマーク13が複数設けられている。
ここで、上記熱硬化性樹脂組成物としては、熱硬化性樹脂、硬化剤、硬化促進剤、フィラー、フィラー表面処理剤、溶剤等を配合して調製されたものを用いることができる。
熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂等から選ばれるものを用いることができる。また、難燃性を付与するため、熱硬化性樹脂とは別に添加型の難燃剤を加えてもよいが、特に熱硬化性樹脂の一部又は全部が臭素化されたものやリン変性されたものを用いると、十分な耐熱性や機械的強度を維持しつつ、難燃性の向上を図ることができる。
また硬化剤や硬化促進剤を用いる場合には、使用する熱硬化性樹脂に応じて適宜のものを適当量配合することができる。例えば熱硬化性樹脂としてエポキシ樹脂を用いる場合には、硬化剤としてフェノールノボラック樹脂やジシアンジアミド等を用いることができ、また硬化促進剤として2−エチル−4−メチルイミダゾールやトリフェニルホスフィン等を用いることができる。
またフィラーとしては、例えば、酸化アルミニウム(Al)、酸化マグネシウム(MgO)、窒化ホウ素(BN)、窒化アルミニウム(AlN)、シリカ(SiO)、酸化チタン(TiO)、ホウ酸アルミニウム(9Al・2B)等の無機フィラーから選ばれるものを用いることができる。これらの無機フィラーは、熱伝導性、誘電率、粒度分布・色調の自由度が高いことから、所望の機能を選択的に発揮させる場合に適宜粒度設計を行って容易に高充填化を行うことができる。
またフィラー表面処理剤としては、例えば、エポキシシラン系カップリング剤、チタネート系カップリング剤等のカップリング剤や、リン酸エステル系分散剤、エーテルアミン系分散剤等の分散剤等を用いることができる。このようなフィラー表面処理剤を用いることによって、熱硬化性樹脂組成物中におけるフィラーの分散性を向上させることができる。
また溶剤としては、例えば、メチルエチルケトン、アセトン等を用いることができる。
樹脂シート6としては、熱硬化性樹脂組成物を半硬化状態でシート状に成形したものであって、導電性ペーストビア5を有するものを用いる。この導電性ペーストビア5は、樹脂シート6の厚み方向に内径が10〜50μm程度の貫通孔3を設け、この貫通孔3に導電性ペースト4を充填することによって形成されている。
ここで、熱硬化性樹脂組成物としては、既述のものを用いることができるが、フィラーは熱硬化性樹脂組成物中に高充填することにより、この熱硬化性樹脂組成物で形成される樹脂層9の熱膨張係数を低減し、ウエハ2等の熱膨張係数との整合性を向上することができる。具体的には、上記熱硬化性樹脂組成物にはフィラーが60〜95質量%含有されているのが好ましい。このように、フィラーの含有量を比較的高めに設定してあると、樹脂シート6で形成される樹脂層9の熱膨張係数をウエハ2のそれと同様に小さくすることができるものである。具体的には、樹脂層9の熱膨張係数が20ppm/℃以下となって良好な低熱膨張性を有し、ウエハ2及びその回路1並びに後述する電子部品15等の熱膨張係数との整合性が良好となり、熱による負荷を受けても、剥離、破損、断線等の不良の発生を防止することができるものである。しかし、フィラーの含有量が60質量%未満であると、樹脂層9の熱膨張係数がウエハ2のそれよりも大きくなり、ウエハ2が反ったり割れたりするおそれがある。フィラーの含有量は多いほど好ましいが、多すぎるとバインダとしてのエポキシ樹脂等が相対的に不足するので、フィラーの含有量の上限は95質量%である。また、フィラーとしては、アルミナ、BN、シリカ、AlN、MgO、SiCから選ばれるものを用いると共に、樹脂シート6の熱伝導率は3W/mk以上(実質的な上限は10W/mk)であることが好ましい。このように、比較的熱伝導率の高い樹脂シート6を用いることによって、半導体装置の放熱性を高めることができるものである。しかし、このような効果は樹脂シート6の熱伝導率が3W/mk未満であると得られないおそれがある。また、フィラーとして最大粒径が5μm以下のものを用いると、貫通孔3を形成するためのレーザ加工時やドリル加工時において貫通孔3の形状を良好に保つことができたりドリル等の磨耗を防止することができると共に、樹脂シート6を50μm以下の薄膜とする場合に良好な外観を得ることができる。また、熱硬化性樹脂組成物に配合する溶剤としては、低沸点のものを用いるのが好ましい。具体的には、メチルエチルケトン、アセトン等を用いるのが好ましい。このような溶剤を用いると、乾燥後の樹脂層9の表面形状が良好となる。しかし、高沸点の溶剤を用いると、乾燥時に溶剤が十分揮発せず残留する可能性が高く、樹脂層9の電気絶縁性や機械的強度が低下する原因となるおそれがある。なお、樹脂シート6で形成される樹脂層9の厚みは例えば20〜100μmに設定することができる。また樹脂シート6には、ウエハ2に設けられた位置決めマーク13に対応する箇所において厚み方向に位置決め穴14が複数貫通して設けられている。
転写箔8としては、ステンレス箔を用いるのが好ましい。ステンレス箔の熱膨張係数はウエハ2のそれと同様に小さいので、後述の加熱加圧成形時に位置ずれが生じにくく、微細な回路7を容易に形成することができるものである。さらに後述の積層一体化後においてはウエハの反りを防止することができ、取扱性を向上させることができるものである。そして転写箔8の表面には転写用の回路7が形成されている。この回路7の形成は、例えば電気めっき等により行うことができるが、転写前に回路7が転写箔8から剥離しないように、回路7と転写箔8との密着性を高めるべく、転写箔8の表面にはあらかじめめっきの核となる金属粒子を化学的に付着させることによって粗化処理を行っておくのが好ましい。また、転写用の回路7には、図3に示すようにチップコンデンサやチップ抵抗等の電子部品15を半田や導電性ペースト等により実装しておいてもよい。このような転写箔8を用いると、後述の加熱加圧成形時において、転写箔8から樹脂シート6に電子部品15を転写して埋め込み、樹脂層9に電子部品15を内蔵した高機能かつ多機能な半導体装置を得ることができるものである。なお、転写箔8の厚みは例えば50〜100μmに設定することができる。また、転写箔8には、ウエハ2に設けられた位置決めマーク13に対応する箇所において厚み方向に位置決め穴16が複数貫通して設けられている。
そして、上記のようなウエハ2と、樹脂シート6と、転写箔8とを用いて半導体装置を製造するにあたっては、まず図1(a)に示すように、ウエハ2の回路形成面に樹脂シート6を重ねると共に、この樹脂シート6の表面に転写箔8の回路形成面を重ねる。このとき転写箔8及び樹脂シート6の位置決め穴16,14を通じてウエハ2の位置決めマーク13を視認しながら位置決めを行うが、このように一度にウエハ2、樹脂シート6及び転写箔8の位置決めを行おうとすると、後述の加熱加圧成形時において位置ずれを生じるおそれがある。そこでこのような位置ずれを防止するためには、まず転写箔8と樹脂シート6の位置決めを行ってこの両者を仮固定した後、これとウエハ2の位置決めを行ってこの両者を仮固定すればよい。なお、順番を逆にして、先にウエハ2と樹脂シート6を仮固定し、後でこれと転写箔8を仮固定すると、少なくとも2回ウエハ2に熱的なダメージが加わることとなるので好ましくない。また、先にウエハ2と樹脂シート6を仮固定した場合において位置ずれが生じていると、非常に高価なウエハ2を廃棄せざるを得なくなるが、先に転写箔8と樹脂シート6を仮固定した場合において位置ずれが生じていても、ウエハ2の廃棄は免れるので経済的損失を最小限に抑えることができる。
次に図1(b)に示すように、ウエハ2、樹脂シート6及び転写箔8を加熱加圧成形(熱圧着成形)して積層一体化する。この積層一体化は、例えば真空成形プレス装置を用いて、真空度50Torr(66.7hPa)以下、100〜150℃で10〜30分間、引き続き150〜200℃で30〜90分間の条件で行うことができる。
その後、冷却してから、樹脂シート6が硬化して形成された樹脂層9から転写箔8を剥離すると、図1(c)に示すような半導体装置を得ることができる。このように、導電性ペーストビア5を有する均一な厚みの樹脂シート6を用いるようにすれば、従来よりも簡便な方法によって、ウエハ2の表面に形成された回路1を均一な厚みの樹脂層9で封止することができるものである。また、樹脂層9は、粉状のエポキシ樹脂組成物で形成するのではなく、シート状に成形された樹脂シート6で形成するので、樹脂層9内にボイドが発生するのを防止することができるものである。なお、前述の加熱加圧成形時において、転写箔8から転写用の回路7が樹脂シート6に転写されて埋め込まれるので、樹脂層9の表面は平滑となる。そしてこのように転写された回路7は、樹脂層9の表面において露出していると共に、ウエハ2の回路1と導電性ペーストビア5によって電気的に接続されている。
その後、必要に応じて、図1(c)に示す半導体装置をダイシング等により個片化することによって、図1(d)に示すようなチップサイズの半導体装置を得ることができる。
図4は本発明に係る半導体装置を製造する方法の他の一例を示すものであり、この方法を使用して製造された半導体装置は、個片化する前の図1(c)に示す半導体装置を用いて、ビルドアップ法を少なくとも1回以上使用して形成されている。
ここで、ビルドアップ法は、図4(a)〜(c)に示す一連の工程からなる方法である。すなわち、まず図4(a)に示すように、転写箔8を剥離して露出した樹脂層9の表面に新たに樹脂シート6を重ねると共に、この樹脂シート6の表面に新たに転写箔8の回路形成面を重ねる。このときウエハ2の回路形成面には既に樹脂層9が形成されているので、ウエハ2の位置決めマーク13が視認しにくくなっているおそれがある。そこで、樹脂層9の表面に残っている位置決め穴14の箇所にザグリ部17を設け、新たな転写箔8及び樹脂シート6の位置決め穴16,14を通じて樹脂層9のザグリ部17を視認しながら位置決めを行うのがよい。また、前述のように一度に位置決めを行おうとすると、加熱加圧成形時において位置ずれを生じるおそれがあるので、まず新たな転写箔8と新たな樹脂シート6の位置決めを行ってこの両者を仮固定した後、これと樹脂層9の位置決めを行ってこの両者を仮固定するのがよい。
次に図4(b)に示すように、樹脂層9、新たな樹脂シート6及び転写箔8を加熱加圧成形して積層一体化する。この積層一体化は、前述と同様の条件で行うことができる。
その後、冷却してから、樹脂シート6が硬化して形成された樹脂層9から転写箔8を剥離すると、図4(c)に示すような多層化された半導体装置を得ることができる。このようにして得られた半導体装置を用いて、再度図4(a)〜(c)に示すビルドアップ法を使用することによって、さらに多層化を図ることができる。このように、必要に応じて容易に多層化を図ることができると共に、各樹脂層9は均一な厚みであることによって、多層化しても樹脂層9全体の厚みを均一にすることができるものである。
また、図4(c)に示す多層化された半導体装置も必要に応じてダイシング等により個片化することによって、チップサイズの半導体装置とすることができる。
そして、上記のように個片化された半導体装置と、表面に回路18が形成されたFR−4グレード等の回路基板11とを用いて、図5に示すような半導体装置実装基板を製造することができる。すなわち、この半導体装置実装基板は、個片化された半導体装置の回路7(パッド)と回路基板11の回路18(外部接続パッド)とをボンディングワイア19やバンプ20等により電気的に接続するなどして、個片化された半導体装置を回路基板11に実装することによって形成されているので、高機能化及び多機能化を図ることができるものである。
以下、本発明を実施例によって具体的に説明する。
(実施例1)
ウエハ2として、通常の方法により表面に厚み50μmの回路1(TEG)が形成されたシリコンウエハ(大きさ8インチ、厚み300μm)を用いた。なお、ウエハ2の回路形成面には位置決めマーク13を3箇所設けた。
樹脂シート6として、シリカを85質量%含有するエポキシ樹脂組成物(クレゾールノボラック型エポキシ樹脂(住友化学(株)製「ESCN195XL4」)7質量%、ビスフェノールF型エポキシ樹脂(東都化成(株)製「YDF8170」)3質量%、硬化剤であるフェノールノボラック樹脂(群栄化学工業(株)製「タマノール752」)4.2質量%、硬化促進剤(トリフェニルホスフィン)0.1質量%、フィラー表面処理剤(エポキシシラン)0.7質量%)を2枚のポリエチレンテレフタレート(PET)フィルム(厚み20μm)の間に半硬化状態でシート状に成形したものであって、導電性ペーストビア5を有するものを用いた。導電性ペーストビア5は、COレーザを照射することによって、樹脂シート6の厚み方向に内径が25μmの貫通孔3を設け、この貫通孔3に導電性ペースト4(タツタシステム・エレクトロニクス(株)製「AE3030」)を印刷により充填すると共に、100℃で20分間加熱して予備的に硬化させることによって形成した。なお、樹脂シート6の厚みは100μmであり、熱伝導率は1W/mkである。また樹脂シート6には、ウエハ2に設けられた位置決めマーク13に対応する箇所において厚み方向に位置決め穴14を3箇所貫通して設けた。
転写箔8として、厚み100μmのステンレス箔を用いた。この転写箔8の表面には、3.0質量%の銅イオンを含有する塩化第二鉄溶液(酸化還元電位550mV、比重1.46)を15秒間接触させてあらかじめめっきの核となる金属粒子を化学的に付着させることによって粗化処理を行った後、電気めっきにより転写用の回路7を形成した。この回路7の厚みは5μmである。なお、転写箔8には、ウエハ2に設けられた位置決めマーク13に対応する箇所において厚み方向に位置決め穴16を3箇所貫通して設けた。
そして、上記のようなウエハ2と、樹脂シート6と、転写箔8とを用いて半導体装置を製造するにあたっては、まず図1(a)に示すように、ウエハ2の回路形成面に樹脂シート6を重ねると共に、この樹脂シート6の表面に転写箔8の回路形成面を重ねた。具体的には、樹脂シート6の一方のPETフィルム(図示省略)を剥離し、この剥離面を転写箔8の回路形成面に重ね、転写箔8の位置決め穴16を通じて樹脂シート6の位置決め穴14を視認しながら位置決めを行い、100℃に設定した押さえ治具(図示省略)で両者を20秒間押さえて樹脂シート6を溶融させることによって、転写箔8と樹脂シート6を仮固定した。次に、樹脂シート6の他方のPETフィルム(図示省略)を剥離し、この剥離面にウエハ2の回路形成面を重ね、転写箔8及び樹脂シート6の位置決め穴16,14を通じてウエハ2の位置決めマーク13を視認しながら位置決めを行い、80℃に設定した押さえ治具(図示省略)でウエハ2の回路形成面と反対側の面の円周部を10秒間押さえて樹脂シート6を溶融させることによって、樹脂シート6とウエハ2を仮固定した。
次に図1(b)に示すように、あらかじめ仮固定したウエハ2、樹脂シート6及び転写箔8を加熱加圧成形(熱圧着成形)して積層一体化した。この積層一体化は、真空成形プレス装置を用いて、真空度50Torr(66.7hPa)以下、130℃で10分間、引き続き175℃で90分間の条件で行った。
その後、冷却してから、樹脂シート6が硬化して形成された樹脂層9から転写箔8を剥離すると、図1(c)に示すような半導体装置(2層回路)が得られた。前述の加熱加圧成形時において、転写箔8から転写用の回路7が樹脂シート6に転写されて埋め込まれたので、樹脂層9の表面は平滑となった。
(実施例2)
実施例1で製造した図1(c)に示す半導体装置を用いて、ビルドアップ法を使用することによって、多層化された半導体装置(4層回路)を製造した。
すなわち、まず図4(a)に示すように、転写箔8を剥離して露出した樹脂層9の表面に新たに樹脂シート6を重ねると共に、この樹脂シート6の表面に新たに転写箔8の回路形成面を重ねた。このときウエハ2の位置決めマーク13を視認しやすくするため、樹脂層9の表面に残っている位置決め穴14の箇所にザグリ部17を設け、新たな転写箔8及び樹脂シート6の位置決め穴16,14を通じて樹脂層9のザグリ部17を視認しながら位置決めを行った。なお、新たな樹脂シート6及び転写箔8としては、実施例1と同様のものを用いた。
次に図4(b)に示すように、樹脂層9、新たな樹脂シート6及び転写箔8を加熱加圧成形して積層一体化した。この積層一体化は、実施例1と同様の条件で行った。
その後、冷却してから、樹脂シート6が硬化して形成された樹脂層9から転写箔8を剥離すると、図4(c)に示すような多層化された半導体装置(3層回路)が得られた。そしてこのようにして得られた半導体装置を用いて、再度図4(a)〜(c)に示すビルドアップ法を使用することによって、さらに多層化された半導体装置(4層回路)が得られた。
(実施例3)
ウエハ2として、図2に示すように裏面にバックコート層10が形成されたものを用いるようにした以外は、実施例1と同様にして半導体装置(2層回路)を製造した。バックコート層10は、シリカを65質量%含有するエポキシ樹脂組成物(クレゾールノボラック型エポキシ樹脂(住友化学(株)製「ESCN195XL4」)10質量%、ビスフェノールF型エポキシ樹脂(東都化成(株)製「YDF8170」)10質量%、硬化剤であるフェノールノボラック樹脂(群栄化学工業(株)製「タマノール752」)14.4質量%、硬化促進剤(トリフェニルホスフィン)0.1質量%、フィラー表面処理剤(エポキシシラン)0.5質量%)がシート状に成形されたバックコートシート12(厚み50μm)を用い、まずこのバックコートシート12を70℃に設定したラミネートロールでウエハ2の裏面にラミネートした後、これを150℃に設定したオーブンで30分間加熱することによって形成した。
(実施例4)
樹脂シート6として、アルミナを90質量%含有するエポキシ樹脂組成物(多官能ビスフェノールA型エポキシ樹脂(三井化学(株)製「VG3101」)3質量%、ビスフェノールF型エポキシ樹脂(東都化成(株)製「YDF8170」)3質量%、硬化剤であるフェノールノボラック樹脂(群栄化学工業(株)製「タマノール752」)3質量%、硬化促進剤(トリフェニルホスフィン)0.2質量%、フィラー表面処理剤(エポキシシラン)0.8質量%)を2枚のPETフィルム(厚み20μm)の間に半硬化状態でシート状に成形したものであって、導電性ペーストビア5を有するものを用いるようにした以外は、実施例1と同様にして半導体装置(2層回路)を製造した。なお、樹脂シート6の厚みは100μmであり、熱伝導率は5W/mkである。
いずれの実施例においても、従来よりも簡便な方法によって、ウエハ2の表面に形成された回路1を均一な厚みの樹脂層9で封止することができた。
1 回路
2 ウエハ
3 貫通孔
4 導電性ペースト
5 導電性ペーストビア
6 樹脂シート
7 回路
8 転写箔
9 樹脂層
10 バックコート層
11 回路基板

Claims (7)

  1. 回路が表面に形成されたウエハと、貫通孔に導電性ペーストを充填して形成された導電性ペーストビアを有する樹脂シートと、転写用の回路が表面に形成された転写箔とを用いて形成された半導体装置であって、前記ウエハの回路形成面には位置決めマークが複数設けられ、前記樹脂シートには、前記ウエハに設けられた位置決めマークに対応する箇所において厚み方向に位置決め穴が複数貫通して設けられ、前記転写箔には、前記ウエハに設けられた位置決めマークに対応する箇所において厚み方向に位置決め穴が複数貫通して設けられ、前記ウエハの回路形成面に設けられた位置決めマークと、前記樹脂シートの厚み方向に設けられた位置決め穴を対応させるように重ねると共に、前記樹脂シートの位置決め穴と前記転写箔の厚み方向に設けられた位置決め穴を対応させるように前記転写箔の回路形成面を重ね、これを加熱加圧成形して積層一体化した後に、前記樹脂シートが硬化して形成された樹脂層から転写箔を剥離することによって形成されていることを特徴とする半導体装置。
  2. 転写箔を剥離して露出した樹脂層に新たに樹脂シートを重ねると共に、この樹脂シートに新たに転写箔の回路形成面を重ね、これを加熱加圧成形して積層一体化した後に、前記転写箔を剥離するという方法を少なくとも1回以上使用して形成されていることを特徴とする請求項1に記載の半導体装置。
  3. ウエハの回路形成面と反対側の面にバックコート層が形成されていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 転写箔として、ステンレス箔が用いられていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
  5. 樹脂シートとして、フィラーを60〜95質量%含有する熱硬化性樹脂組成物がシート状に成形されたものが用いられていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
  6. フィラーとして、アルミナ、BN、シリカ、AlN、MgO、SiCから選ばれるものが用いられていると共に、樹脂シートの熱伝導率が3W/mk以上であることを特徴とする請求項5に記載の半導体装置。
  7. 請求項1乃至6のいずれか1項に記載の半導体装置を個片化したものを回路基板に実装して形成されていることを特徴とする半導体装置実装基板。
JP2009015952A 2009-01-27 2009-01-27 半導体装置及び半導体装置実装基板 Expired - Fee Related JP5001957B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009015952A JP5001957B2 (ja) 2009-01-27 2009-01-27 半導体装置及び半導体装置実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009015952A JP5001957B2 (ja) 2009-01-27 2009-01-27 半導体装置及び半導体装置実装基板

Publications (2)

Publication Number Publication Date
JP2010177296A JP2010177296A (ja) 2010-08-12
JP5001957B2 true JP5001957B2 (ja) 2012-08-15

Family

ID=42707969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009015952A Expired - Fee Related JP5001957B2 (ja) 2009-01-27 2009-01-27 半導体装置及び半導体装置実装基板

Country Status (1)

Country Link
JP (1) JP5001957B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033222A (ko) * 2017-08-04 2020-03-27 린텍 가부시키가이샤 반도체 장치의 제조 방법 및 적층 시트
CN110800091A (zh) * 2017-08-04 2020-02-14 琳得科株式会社 半导体装置的制造方法
CN111433312B (zh) * 2017-12-04 2022-03-29 积水保力马科技株式会社 热传导性组合物

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862415A (ja) * 1994-08-23 1996-03-08 Toppan Printing Co Ltd カラーフィルターの製造方法
JP3337922B2 (ja) * 1996-10-15 2002-10-28 新光電気工業株式会社 半導体装置及びその製造方法
JP4231229B2 (ja) * 1997-10-02 2009-02-25 パナソニック株式会社 半導体パッケージ
JP2000077565A (ja) * 1998-09-02 2000-03-14 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP4638614B2 (ja) * 2001-02-05 2011-02-23 大日本印刷株式会社 半導体装置の作製方法
JP4637389B2 (ja) * 2001-03-23 2011-02-23 京セラ株式会社 多層配線基板の製造方法
JP2004063808A (ja) * 2002-07-29 2004-02-26 Matsushita Electric Works Ltd 半導体装置のパッケージ構造とその製造方法
JP3870876B2 (ja) * 2002-08-27 2007-01-24 松下電工株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010177296A (ja) 2010-08-12

Similar Documents

Publication Publication Date Title
JP4392157B2 (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP3312723B2 (ja) 熱伝導シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
US6939738B2 (en) Component built-in module and method for producing the same
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
CN104869753B (zh) 印刷电路板及其制造方法
TW201105189A (en) Wiring board and method for manufacturing the same
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JPH11220262A (ja) 回路部品内蔵モジュールおよびその製造方法
JP2002261449A (ja) 部品内蔵モジュール及びその製造方法
WO2002007485A1 (en) Circuit board and method for manufacturing the same, and electronic apparatus comprising it
JPH1154939A (ja) 配線基板
JP4878862B2 (ja) 回路装置
JP2005109307A (ja) 回路部品内蔵基板およびその製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP5001957B2 (ja) 半導体装置及び半導体装置実装基板
JP2007266197A (ja) 配線基板
JP3981090B2 (ja) 電子機器装置の製造方法
TWI435399B (zh) 內藏電路零件模組及內藏電路零件模組之製造方法
JP4283753B2 (ja) 電気部品内蔵多層プリント配線板及びその製造方法
KR20030010887A (ko) 비지에이 기판의 제조방법
KR20170078406A (ko) 방열특성 내열 인쇄회로기판 제조방법
JP3982233B2 (ja) 配線板製造用シート材及び多層板
JP7225302B2 (ja) 回路基板の製造方法
JP2003318550A (ja) 積層配線基板とこれを用いた多層配線組立およびそれらの製造方法
JP2007081423A (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5001957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees