CN107204332B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107204332B
CN107204332B CN201710133213.5A CN201710133213A CN107204332B CN 107204332 B CN107204332 B CN 107204332B CN 201710133213 A CN201710133213 A CN 201710133213A CN 107204332 B CN107204332 B CN 107204332B
Authority
CN
China
Prior art keywords
resin
film
semiconductor element
resin material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710133213.5A
Other languages
English (en)
Other versions
CN107204332A (zh
Inventor
前田竹识
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN107204332A publication Critical patent/CN107204332A/zh
Application granted granted Critical
Publication of CN107204332B publication Critical patent/CN107204332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种能够减小翘曲的半导体装置及其制造方法。半导体装置包含配线板、第1、第2树脂部、及元件部。第1树脂部具有第1填料含有率。元件部设置在配线板的一部分与第1树脂部的一部分之间。元件部包含第1半导体元件、及设置在第1半导体元件与配线板的一部分之间的第2半导体元件。第2树脂部包含设置在第1半导体元件与第2半导体元件之间的元件间区域的部分、及设置在配线板的另一部分与第1树脂部的另一部分之间的周边区域的部分。第2树脂部具有低于第1填料含有率的第2填料含有率。设置在周边区域的部分与第1树脂部的另一部分之间的区域中的填料含有率沿着从设置在周边区域的部分朝向第1树脂部的另一部分的方向而连续地上升。

Description

半导体装置及其制造方法
相关申请
本申请案享有以日本专利申请案2016-52785号(申请日：2016年3月16日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
本发明的实施方式涉及一种半导体装置及其制造方法。
背景技术
在半导体装置中，例如，存在将多个半导体芯片积层，并将其周围利用密封树脂密封的构成。在半导体装置中存在产生翘曲的情况。期望抑制翘曲。
发明内容
本发明的实施方式提供一种能够减小翘曲的半导体装置及其制造方法。
本发明的实施方式的半导体装置包含配线板、设置在所述配线板上的元件部及将所述元件部密封的树脂密封部。所述树脂密封部包含具有第1填料含有率的第1树脂部。所述元件部设置在所述配线板的一部分与所述第1树脂部的一部分之间，且包含第1半导体元件、及设置在所述第1半导体元件与所述配线板的一部分之间的第2半导体元件。所述树脂密封部包含第2树脂部。所述第2树脂部包含设置在所述第1半导体元件与所述第2半导体元件之间的元件间区域的部分、及设置在所述配线板的另一部分与所述第1树脂部的另一部分之间的周边区域的部分，且具有低于第1填料含有率的第2填料含有率。设置在所述周边区域的所述部分与所述第1树脂部的所述另一部分之间的区域中的填料含有率沿着从设置在所述周边区域的所述部分朝向所述第1树脂部的所述另一部分的方向而连续地上升。所述第2树脂部的刚性高于所述第1树脂部的刚性。
附图说明
图1是例示第1实施方式的半导体装置的示意性剖视图。
图2是例示第1实施方式的半导体装置的曲线图。
图3是例示第2实施方式的半导体装置的制造方法的流程图。
图4(a)～图4(c)是例示第2实施方式的半导体装置的制造方法的步骤顺序示意性剖视图。
图5(a)及图5(b)是例示第3实施方式的半导体装置的制造方法的步骤顺序示意性剖视图。
图6是例示第3实施方式的半导体装置的示意性剖视图。
具体实施方式
以下，一面参照附图一面对本发明的各实施方式进行说明。
附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小的比率等未必限定于与实际的相同。也存在即便在表示相同的部分的情况下，也根据附图而相互的尺寸或比率不同地表示的情况。
在本申请案说明书与各图中，对与关于已经提出的图已经叙述的内容相同的要素标注相同的符号而适当省略详细的说明。
(第1实施方式)
图1是例示第1实施方式的半导体装置的示意性剖视图。
如图1所示，本实施方式的半导体装置110包含配线板40、元件部10D、及树脂密封部30。树脂密封部30例如包含第1树脂部31及第2树脂部32。
在该例中，配线板40例如包含衬底42及贯通电极41。贯通电极41贯通衬底42。
在配线板40之上，设置元件部10D。例如，元件部10D与配线板40通过连接部件43而电连接。
在元件部10D的周围设置第1树脂部31及第2树脂部32。这些树脂部例如为密封树脂。
元件部10D设置在配线板40的一部分40c与第1树脂部31的一部分31c之间。配线板40的该一部分40c例如为配线板40的内侧部分(例如中央部分)。第1树脂部31的该一部分31c例如为第1树脂部31的内侧部分(例如中央部分)。这样，元件部10D设置在配线板40与第1树脂部31之间的内侧部分(例如，中央部分)。第1树脂部31覆盖元件部10D。
元件部10D包含多个半导体元件10。多个半导体元件10例如包含第1半导体元件11、第2半导体元件12及第3半导体元件13等。第1半导体元件11及第2半导体元件12例如为存储器芯片。第3半导体元件13为控制器芯片。半导体元件10的功能为任意。在该例中，第3半导体元件13的尺寸与其他半导体元件(例如第1半导体元件11)的尺寸不同。
第2半导体元件12例如设置在第1半导体元件11与第1树脂部31的所述的一部分31c(内侧部分，例如中央部分)之间。
将从第2半导体元件12朝向第1半导体元件11的方向(第1方向)设为Z轴方向。将相对于Z轴方向垂直的1个方向设为X轴方向。将相对于Z轴方向及X轴方向垂直的方向设为Y轴方向。
多个半导体元件10(例如，半导体芯片)积层在Z轴方向。多个半导体元件10相互隔开。多个半导体元件10的各者例如为沿着X-Y平面扩展的板状。配线板40的主面例如相对于X-Y平面实质上平行。配线板40例如为沿着X-Y平面扩展的板状。
配线板40除了所述的一部分40c以外还包含另一部分40p。另一部分40p例如为配线板40的周边部分。另一部分40p(周边部分)例如在X-Y平面内，设置在所述一部分40c(内侧部分)的周围。
第1树脂部31除了所述一部分31c以外还包含另一部分31p。另一部分31p例如为第1树脂部31的周边部分。另一部分31p(周边部分)例如在X-Y平面内，设置在所述一部分31c(内侧部分)的周围。
第2树脂部32设置在第1树脂部31与配线板40之间。第2树脂部32包含多个部分(部分32c及部分32p)。部分32c设置在第1半导体元件11与第2半导体元件12之间的元件间区域Rc。部分32p设置在配线板40的所述的另一部分40p(周边部分)与第1树脂部31的所述另一部分31p(周边部分)之间的周边区域Rp。
这样，第2树脂部32包含设置在多个半导体元件10之间的元件间区域Rc的部分32c、及设置在多个半导体元件10的周围(在X-Y平面内为周围)的周边区域Rp的部分32p。部分32p(周边部分)与部分32c(元件间部分)连续。
第1树脂部31及第2树脂部32包含填料。第1树脂部31包含多个第1填料31f及第1树脂31r。第1树脂31r设置在多个第1填料31f的周围。第1树脂部31具有第1填料含有率。第1填料含有率为第1树脂部31中的第1填料31f的含有率(重量百分比)。第1填料含有率(例如，填充率)相对较高。第1填料含有率例如为80重量百分比以上。
第2树脂部32包含多个第2填料32f及第2树脂32r。第2树脂32r设置在多个第2填料32f的周围。第2树脂部32具有第2填料含有率。第2填料含有率为第2树脂部32中的第2填料32f的含有率(重量百分比)。第2填料含有率(例如，填充率)相对较低。第2填料含有率低于第1填料含有率。第2填料含有率例如为82重量百分比以下。
在本实施方式中，在树脂部设置中间的区域33。区域33位于设置在第2树脂部32的所述的周边区域Rp的部分32p与第1树脂部31的所述另一部分31p(周边部分)之间。该区域33中的填料含有率沿着从设置在周边区域Rp的所述部分32p朝向第1树脂部31的所述另一部分31p的方向Dz而连续地上升。方向Dz为沿着Z轴方向的方向。
以下，对此种树脂部中的填料含有率的例进行说明。
图2是例示第1实施方式的半导体装置的曲线图。
图2例示树脂部中的填料含有率的变化。图2的横轴为沿着Z轴方向(方向Dz)的位置pz。位置pz为将设置在周边区域Rp的所述部分32p与第1树脂部31的所述另一部分31p连接的线L1(参照图1)上的位置。纵轴为填料含有率Cf(重量％)。
如图2所示，第2树脂部32中的填料含有率Cf为第2填料含有率C2。第1树脂部31中的填料含有率Cf为第1填料含有率C1。第1填料含有率C1高于第2填料含有率C2。
在第2树脂部32与第1树脂部31之间的区域33中，填料含有率沿着方向Dz而连续地上升。
这样，在本实施方式中，设置填料含有率连续地变化的区域33。在第1树脂部31与第2树脂部32之间无明确的界面。第1树脂部31及第2树脂部32例如为无缝。如果在2个树脂部之间存在界面，那么容易在该界面产生剥离。在实施方式中，由于实质上不存在界面，所以不会产生在界面产生的剥离。
在多个半导体元件10之间的元件间区域Rc，配置填料含有率较低的第2树脂部32的一部分(部分32c)。由此，能够使树脂向多个半导体元件10之间的填充性变高。在多个半导体元件10之间填充具有较高的填料含有率的树脂的参考例中，容易产生未填充的部分。
另一方面，在覆盖元件部10D的第1树脂部31中，使用较高的填料含有率的材料。由此，能够提高翘曲耐性。由此，能够提供能够减小翘曲的半导体装置。
例如，第1树脂部31未填充到多个半导体元件10之间的元件间区域Rc。因此，第1树脂部31能够不考虑向狭窄的空间的填充性而使条件(材料)适当化。例如，能够抑制密封步骤后的翘曲。例如，能够抑制半导体装置110(封装)中的翘曲。
例如，存在在半导体装置110的周围设置屏蔽层(未图示)的情况。由于能够不考虑填充性地使第1树脂部31的条件(材料)适当化，所以，例如，能够将与屏蔽层的密接性较高的材料用于第1树脂部31。获得与屏蔽层较高的密接性。
例如，存在对密封树脂照射激光而形成压印(标记)的情况。由于能够不考虑填充性地使第1树脂部31的条件(材料)适当化，所以，例如，能够将压印良好的材料用于第1树脂部31。容易形成良好的压印。
在实施方式中，第1树脂部31的第1填料含有量较高。由此，获得相对于来自外部的应力等较高的耐性。获得高可靠性的半导体装置。
在实施方式中，例如，第1树脂部31的线膨胀系数低于第2树脂部32的线膨胀系数。在第1树脂部31中，由热所引起的变形较小。例如，能够使第1树脂部31与配线板40之间的线膨胀系数之差变小。由此，能够抑制翘曲。
另一方面，在第2树脂部32中，使用向狭窄的空间的填充性较高的材料。例如，第2树脂部32中所包含的多个填料(第2填料32f)的直径相对较小。例如，第2树脂部32中所包含的多个填料(第2填料32f)的平均粒径为第1半导体元件11与第2半导体元件12之间的距离t1(参照图1)的1/3以下。由此，能够将成为第2树脂部32的材料以良好的填充性填充到第1半导体元件11与第2半导体元件12之间的空间。
例如，第2树脂部32中所包含的多个填料(第2填料32f)的平均粒径例如为3微米以下。获得良好的填充性。
例如，第2树脂部32中所包含的多个填料(第2填料32f)的最大粒径例如为20微米以下。获得良好的填充性。
例如，配置在第1半导体元件11与第2半导体元件12之间的空间的第2树脂部32的刚性也可高于覆盖这些半导体元件的第1树脂部31的刚性。由此，例如，能够使相对于来自外部的冲击的耐性变高。
例如，第2树脂部32的耐热温度也可高于第1树脂部31的耐热温度。由此，例如，能够使高温下的保存性良好。
如图1所示，元件部10D的上表面也可与第1树脂部31相接。例如，元件部10D具有沿着X-Y平面扩展的面10F(沿着配线板40扩展的面)。该面10F的至少一部分也可与第1树脂部31相接。例如，面10F的90％以上也可与第1树脂部31相接。通过元件部10D的上表面(面10F)与第1树脂部31相接，而在元件部10D与第1树脂部31之间获得较高的密接性。能够有效地抑制翘曲。
像已经说明的一样，在实施方式中，设置填料含有率Cf连续地变化的区域33。获得无缝的树脂部。此种构成例如能够利用以下所说明的制造方法来制造。
(第2实施方式)
第2实施方式涉及半导体装置的制造方法。在本制造方法中，在将膜插入到模具之间的状态下加工被加工物。首先，对概要进行说明。
图3是例示第2实施方式的半导体装置的制造方法的流程图。
如图3所示，本制造方法利用模具的一部分保持膜(步骤S110)。然后，在模具与膜之间配置积层体(作为被处理物的配线板40及元件部10D)(步骤S120)。导入第2树脂部材料(成为第2树脂部32的材料)(步骤S130)，导入第1树脂材料(成为第1树脂部31的材料)(步骤S140)。
以下，对关于各步骤的例进行说明。
图4(a)～图4(c)是例示第2实施方式的半导体装置的制造方法的步骤顺序示意性剖视图。
如图4(a)所示，使用转移成型装置210。在转移成型装置210中在转移部75之上(柱塞之上)设置树脂材料(第1树脂材料31M及第2树脂材料32M)。然后，使用第1模具部50及第2模具部60。第1模具部50与第2模具部60之间的距离可变。例如，在1个状态(图4(a)所例示的状态)中，第1模具部50在Z轴方向与第2模具部60隔开。
第1模具部50具有第1面50a。第1面50a与第2模具部60相向。第1面50a包含第1夹紧部51c、第2夹紧部52c、模腔部51v、第1中间部51m、及第2中间部52m。模腔部51v、第1中间部51m及第2中间部52m为设置在第1模具部50的第1面50a的凹部。
第2夹紧部52c在与Z轴方向交叉的方向(沿着X-Y平面的至少1个方向)，与第1夹紧部51c并排。例如，Z轴方向的第2夹紧部52c的位置与Z轴方向的第1夹紧部51c的位置实质上相同。
模腔部51v设置在第1夹紧部51c的至少一部分与第2夹紧部52c的至少一部分之间。模腔部51v从第1夹紧部51c以第1深度d1后退。例如，模腔部51v也从第2夹紧部52c以第1深度d1后退。
第1中间部51m设置在第1夹紧部51c与模腔部51v之间。第1中间部51m从第1夹紧部51c以第2深度d2后退。第2深度d2比第1深度d1浅。
第2中间部52m设置在第2夹紧部52c与模腔部51v之间。第2中间部52m从第2夹紧部52c以第3深度d3后退。第3深度d3比第1深度d1浅。
这样，在第1模具部50的第1面50a中，在夹紧部与模腔部51v之间，设置中间的深度的中间部。
如图4(a)所示，利用此种第1中间部51m及第2中间部52m保持膜70(步骤S110)。此时，从模腔部51v的至少一部分将膜70的一部分剥离，并加以保持。
例如，在第1模具部50，设置着设置在第1中间部51m的第1吸附孔51h及设置在第2中间部52m的第2吸附孔52h。利用这些吸附孔吸附并保持膜70。由于模腔部51v比第1中间部51m及第2中间部52m深，所以膜70不顺着模腔部51v的形状。在膜70与模腔部51v之间形成空隙。这样，保持所述膜70的步骤(步骤S110)例如也可包含使用所述第1吸附孔51h及第2吸附孔52h保持膜70。
然后，如图4(a)所示，在第2模具部60与膜70之间配置积层体15(步骤S120)。第2模具部60与第1模具部50的所述第1面50a相向。第2模具部60与所述模腔部51v在Z轴方向(第1方向)上隔开。积层体15包含多个半导体元件10及配线板40。第1半导体元件11与配线板40在第1方向(Z轴方向)上隔开。第2半导体元件12设置在配线板40与第1半导体元件11之间。第2半导体元件12与第1半导体元件隔开。在这些半导体元件10之间设置着间隙15g。
如图4(b)所示，驱动转移部75。由此，将第2树脂材料32M导入到第1半导体元件11与第2半导体元件12之间(间隙15g)(步骤S130)。此时，第2树脂材料32M的导入是在膜70的一部分与模腔部51v隔开的状态下实施。例如，在积层体15的至少一部分与膜70相接的状态下，导入第2树脂材料32M。此种膜70的状态例如通过中间部中的膜70的保持的强度与树脂材料的挤出的压力的调整来进行。例如，第2树脂材料32M中的填料含有率相对较低。由此，将第2树脂材料32M以良好的填充性填充到间隙15g内。
如图4(c)所示，在导入所述第2树脂材料32M的步骤之后，将第1树脂材料31M导入到积层体15与膜70之间(步骤S140)。例如，第1树脂材料31M中的填料含有率高于第2树脂材料32M中的填料含有率。第1树脂材料31M的导入是在使膜70的至少一部分与模腔部51v接触的状态下进行。由此，在膜70与积层体15之间形成空间。由此，能够将第1树脂材料31M导入到积层体15之上。
如图4(c)所示，形成第1树脂材料31M与第2树脂材料32M相互混合的中间材料33M。例如，在使第1树脂材料31M及第2树脂材料32M热硬化时成为高温状态。材料的流动性提高，2种材料混合。由此，形成中间材料33M。
利用第1树脂材料31M的一部分，形成第1树脂部31。利用第2树脂材料32M的一部分，形成第2树脂部32。利用第1树脂材料31M的剩余的一部分及第2树脂材料32M的剩余的一部分，形成中间的区域33。
这样能够制造半导体装置110。根据实施方式，能够提供能够减小翘曲的半导体装置的制造方法。
如图4(c)所示，在导入第1树脂材料31M的步骤(步骤S140)中，例如，在使膜70顺着模腔部51v的形状的状态下，将第1树脂材料31M导入到积层体15与膜70之间。
例如，在导入第1树脂材料31M的步骤(步骤S140)中，一面使膜70接近模腔部51v一面导入第1树脂材料。例如，一面使膜70与模腔部51v之间的距离(沿着Z轴方向的距离)减少，一面将第1树脂材料31M导入到积层体15与膜70之间。
如图4(b)所示，在导入第2树脂材料32M的步骤(步骤S130)中，例如，将第2树脂材料32M导入到侧区域Rs。侧区域Rs在第1方向(与Z轴方向交叉的方向，在图中为横方向)与积层体15重叠。
此时，如图4(c)所示，在导入第1树脂材料31M的步骤(步骤S140)中，例如，将第1树脂材料31M导入到设置在侧区域Rs的第2树脂材料32M的一部分与膜70之间。像已经说明的一样，设置在侧区域Rs的第2树脂材料32M的一部分的一部分与第1树脂材料31M的一部分混合。由此，形成中间材料33M。
在第2树脂材料32M及第1树脂材料31M硬化(热硬化)之后，使第1模具部50的第1面50a与第2模具部60之间的距离增大。将2个模具部分离。
树脂材料在硬化时收缩。在实施方式中，第1树脂材料31M的热收缩率低于第2树脂材料32M的热收缩率。例如，使第1树脂材料31M中的填料含有率高于第2树脂材料32M中的填料含有率。由此，获得此种热收缩率的关系。通过降低第1树脂材料31M的热收缩率，而翘曲得到抑制。第1树脂材料31M的热收缩率例如为0.01百分比以上且0.3百分比以下。
(第3实施方式)
在本实施方式中，使用包含成为第1树脂部31的树脂膜及成为第2树脂部32的树脂膜的积层膜进行成型。
图5(a)及图5(b)是例示第3实施方式的半导体装置的制造方法的步骤顺序示意性剖视图。
如图5(a)所示，准备积层树脂层35。积层树脂层35包含第1树脂膜31F及与第1树脂膜31F积层的第2树脂膜32F。例如，第1树脂膜31F中的填料含有率高于第2树脂膜32F中的填料含有率。
如图5(b)所示，在配置在第1模具部50与第2模具部60之间的积层树脂层35与第2模具部60之间，配置积层体15。积层体15包含配线板40、第1半导体元件11、及第2半导体元件12。第2半导体元件12设置在配线板40与第1半导体元件11之间，且与第1半导体元件11隔开。在配置积层体15及积层树脂层35时，在积层体15与第1树脂膜31F之间配置第2树脂膜32F。
然后，进行加热使树脂膜熔解，并硬化。例如，将第2树脂膜32F熔解，将已熔解的第2树脂膜32F的液体导入到第1半导体元件11与第2半导体元件12之间。然后，使已熔解的第2树脂膜32F的液体固化。在该步骤中，例如，使已熔解的第1树脂膜31F的液体的一部分与已熔解的第2树脂膜32F的液体的一部分混合。由已熔解的第2树脂膜32F的液体的一部分形成第2树脂部32。由已熔解的第1树脂膜31F的液体的一部分形成第1树脂部31。由混合的部分形成中间的区域33。
在该方法中，中间的区域33中的填料含有率也沿着Z轴方向而连续地上升。由此，能够提供能够减小翘曲的半导体装置及其制造方法。
图6是例示第3实施方式的半导体装置的示意性剖视图。
图6所示的本实施方式的半导体装置120例如也可利用第3实施方式的所述的制造方法来制作。半导体装置120包含配线板40、元件部10D、第1树脂部31、及第2树脂部32。在半导体装置120中，第2树脂部32的一部分32t配置在元件部10D与第1树脂部31的一部分31c(内侧部分，例如中央部分)之间。在该例中，在第2树脂部32的一部分32t与第1树脂部31的一部分31c之间，进而设置着中间的另一区域34。除此以外由于与半导体装置110相同，所以省略说明。
在利用所述的第3实施方式的制造方法(使用积层树脂层35的方法)制作半导体装置120的情况下，在元件部10D与第1树脂膜31F之间，配置第2树脂膜32F的一部分。因此，形成如上所述的第2树脂部32的一部分32t。然后，在熔解时，在该部分中，第1树脂膜31F的一部分与第2树脂膜32F的一部分混合。由此，形成如上所述的中间的区域34。
在半导体装置120中，树脂部也为无缝。不会产生界面的剥离的问题。而且，利用填料含有率较低的第2树脂部32将半导体元件10之间的空间以良好的填充性填充。而且，利用填料含有率较高的第1树脂部31，能够抑制翘曲。能够提供能够减小翘曲的半导体装置。
存在利用单一的模具树脂实施窄间距部及芯片密封的参考例。在该情况下，为了对模具树脂确保窄间距部的填充性而使填料的平均粒径为间距部的约1/3以下。如使填料的平均粒径变小，则难以提高填料的填充率(含有率)。因此，从芯片密封的观点考虑，树脂的收缩量变大。因此，铸模后的翘曲及封装的翘曲的控制变得困难。
在实施方式中，将模具底部填充胶(第2树脂部32)填充到芯片间。在其周围设置填料含有率较高的模具树脂(第1树脂部31)。此时，使模具底部填充胶的一部分与模具树脂的一部分混合。不会产生界面。模具底部填充胶(第2树脂部32)的填充性优异。模具树脂(第1树脂部31)的翘曲的耐性优异。由此，例如，获得良好的填充性，能够抑制翘曲。在模具树脂(第1树脂部31)中，能够使填充性以外的特性优先。例如，能够选择除了翘曲的抑制以外，标记性或与屏蔽剂的密接性优异的树脂。
根据实施方式，能够提供能够减小翘曲的半导体装置及其制造方法。
此外，在本申请案说明书中，“垂直”及“平行”不仅为严格的垂直及严格的平行，例如只要为包含制造步骤中的不均等且实质上垂直及实质上平行即可。
以上，一面参照具体例，一面对本发明的实施方式进行了说明。但是，本发明的实施方式并不限定于这些具体例。例如，关于半导体装置中所包含的配线板、半导体元件、凸块、接着部及树脂部等各要素的具体性的构成，只要能够通过本领域技术人员从公知的范围适当选择而同样地实施本发明，获得相同的效果，则包含在本发明的范围中。
另外，将各具体例的任意2个以上的要素在技术上可能的范围内组合而成的例只要包含本发明的主旨，则也包含在本发明的范围中。
另外，作为本发明的实施方式以所述半导体装置及其制造方法为基础，本领域技术人员适当设计变更而可实施的所有半导体装置及其制造方法也只要包含本发明的主旨，则属于本发明的范围。
另外，在本发明的思想的范畴中，只要为本领域技术人员，则可想到各种变更例及修正例，且了解这些变更例及修正例也属于本发明的范围。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例而提出的，并不意图限定发明的范围。这些新颖的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式或其变化包含在发明的范围或主旨中，且包含在权利要求书所记载的发明与其均等的范围中。
符号的说明
10 半导体元件
10D 元件部
10F 面
11～13 第1～第3半导体元件
15 积层体
15g 间隙
30 树脂密封部
31、32 第1、第2树脂部
31F、32F 第1、第2树脂膜
31M、32M 第1、第2树脂材料
31c 一部分
31f、32f 第1、第2填料
31p 另一部分
31r、32r 第1、第2树脂
32c 部分
32p 部分
32t 一部分
33 区域
33M 中间材料
34 区域
35 积层树脂层
40 配线板
40c 一部分
40p 另一部分
41 贯通电极
42 衬底
43 连接部件
50 第1模具部
50a 第1面
51c、52c 第1、第2夹紧部
51h、52h 第1、第2吸附孔
51m、52m 第1、第2中间部
51v 模腔部
60 第2模具部
70 膜
75 转移部
110、120 半导体装置
210 转移成型装置
C1、C2 第1、第2填料含有率
Cf 填料含有率
Dz 方向
L1 线
Rc 元件间区域
Rp 周边区域
Rs 侧区域
d1～d3 第1～第3深度
pz 位置
t1 距离

Claims (8)

1.一种半导体装置，其特征在于包括：
配线板；
元件部，设置在所述配线板上；及
树脂密封部，将所述元件部密封；
所述树脂密封部包含具有第1填料含有率的第1树脂部，
所述元件部设置在所述配线板的一部分与所述第1树脂部的一部分之间，且包含第1半导体元件及设置在所述第1半导体元件与所述配线板的一部分之间的第2半导体元件，
所述树脂密封部包含第2树脂部，所述第2树脂部包含设置在所述第1半导体元件与所述第2半导体元件之间的元件间区域的部分、及设置在所述配线板的另一部分与所述第1树脂部的另一部分之间的周边区域的部分，且具有低于第1填料含有率的第2填料含有率，
设置在所述周边区域的所述部分与所述第1树脂部的所述另一部分之间的区域中的填料含有率沿着从设置在所述周边区域的所述部分朝向所述第1树脂部的所述另一部分的方向而连续地上升，
所述第2树脂部的刚性高于所述第1树脂部的刚性。
2.根据权利要求1所述的半导体装置，其特征在于：
所述第2树脂部中所包含的多个填料的平均粒径为所述第1半导体元件与所述第2半导体元件之间的距离的1/3以下。
3.根据权利要求1或2所述的半导体装置，其特征在于：
所述第2树脂部的耐热温度高于所述第1树脂部的耐热温度。
4.一种半导体装置的制造方法，其特征在于包括如下步骤：
从具有包含第1夹紧部、第2夹紧部、模腔部、第1中间部、及第2中间部的第1面的第1模具部的所述模腔部的至少一部分将膜的一部分剥离且由所述第1中间部及所述第2中间部保持所述膜，其中，所述模腔部设置在所述第1夹紧部的至少一部分与所述第2夹紧部的至少一部分之间，且从所述第1夹紧部以第1深度后退，所述第1中间部设置在所述第1夹紧部与所述模腔部之间，且从所述第1夹紧部以比所述第1深度浅的第2深度后退，所述第2中间部设置在所述第2夹紧部与所述模腔部之间，且从所述第2夹紧部以比所述第1深度浅的第3深度后退；
在与所述第1面相向且与所述模腔部在第1方向上隔开的第2模具部和所述膜之间配置积层体，所述积层体包含配线板、与所述配线板在所述第1方向上隔开的第1半导体元件、及设置在所述配线板与所述第1半导体元件之间且与所述第1半导体元件隔开的第2半导体元件；
在所述膜的所述一部分与所述模腔部隔开且所述积层体的至少一部分与所述膜相接的状态下，将第2树脂材料导入到所述第1半导体元件与所述第2半导体元件之间；及
在导入所述第2树脂材料的所述步骤之后，在使所述膜的至少一部分与所述模腔部接触的状态下，将第1树脂材料导入到所述积层体与所述膜之间。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于：
保持所述膜的所述步骤包含使用设置在所述第1中间部的第1吸附孔及设置在所述第2中间部的第2吸附孔保持所述膜。
6.根据权利要求4或5所述的半导体装置的制造方法，其特征在于：
导入所述第1树脂材料的所述步骤包含在使所述膜顺着所述模腔部的形状的状态下，将所述第1树脂材料导入到所述积层体与所述膜之间。
7.根据权利要求4或5所述的半导体装置的制造方法，其特征在于：
导入所述第2树脂材料的所述步骤包含将所述第2树脂材料导入到在与所述第1方向交叉的方向上与所述积层体重叠的侧区域，
导入所述第1树脂材料的所述步骤包含将所述第1树脂材料导入到设置在所述侧区域的所述第2树脂材料的一部分与所述膜之间。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于：
导入所述第1树脂材料的所述步骤包含使设置在所述侧区域的所述第2树脂材料的所述一部分的一部分与所述第1树脂材料的一部分混合。
CN201710133213.5A 2016-03-16 2017-03-08 半导体装置及其制造方法 Active CN107204332B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016052785A JP6461031B2 (ja) 2016-03-16 2016-03-16 半導体装置の製造方法
JP2016-052785 2016-03-16

Publications (2)

Publication Number Publication Date
CN107204332A CN107204332A (zh) 2017-09-26
CN107204332B true CN107204332B (zh) 2019-12-06

Family

ID=59904875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710133213.5A Active CN107204332B (zh) 2016-03-16 2017-03-08 半导体装置及其制造方法

Country Status (3)

Country Link
JP (1) JP6461031B2 (zh)
CN (1) CN107204332B (zh)
TW (1) TWI641061B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490019B (zh) * 2020-04-24 2022-01-07 天津恒立远大仪表股份有限公司 一种集成电路结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378374B2 (ja) * 1993-09-14 2003-02-17 株式会社東芝 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
JP4575205B2 (ja) * 2005-03-30 2010-11-04 Ｏｋｉセミコンダクタ株式会社 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法
JP2006313775A (ja) * 2005-05-06 2006-11-16 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP2009141020A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 電子部品封止用シート
JP2010109011A (ja) * 2008-10-28 2010-05-13 Nec Electronics Corp 半導体装置およびその製造方法
JP2012109437A (ja) * 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置及びその製造方法
KR101854948B1 (ko) * 2011-03-28 2018-05-04 히타치가세이가부시끼가이샤 수지 조성물, 수지 시트, 수지 시트 경화물, 수지 시트 적층체, 수지 시트 적층체 경화물 및 그 제조 방법, 반도체 장치, 그리고 ｌｅｄ 장치
JP2013145840A (ja) * 2012-01-16 2013-07-25 Mitsubishi Chemicals Corp 三次元集積回路の層間充填層形成用塗布液、及び三次元集積回路の製造方法
JP6259608B2 (ja) * 2013-08-09 2018-01-10 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Also Published As

Publication number Publication date
CN107204332A (zh) 2017-09-26
JP6461031B2 (ja) 2019-01-30
JP2017168646A (ja) 2017-09-21
TWI641061B (zh) 2018-11-11
TW201735198A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
US10170434B2 (en) Warpage control in package-on-package structures
US8193644B2 (en) Pop precursor with interposer for top package bond pad pitch compensation
JP6654994B2 (ja) 回路部品の製造方法
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
KR101548051B1 (ko) 단차를 형성하는 몰딩재를 갖는 패키지
US11296048B2 (en) Semiconductor chip mounting device and method for manufacturing semiconductor device
TWI533421B (zh) 半導體封裝結構及半導體製程
US7888809B2 (en) Semiconductor device and method of manufacturing the same
JP6421083B2 (ja) 半導体装置の製造方法
US8796139B2 (en) Embedded wafer level ball grid array bar systems and methods
CN109755187A (zh) 半导体封装装置及其制造方法
US20150303170A1 (en) Singulated unit substrate for a semicondcutor device
JP2011243801A (ja) 半導体パッケージの製造装置及び製造方法
CN101371354A (zh) 倒装附着且底填充堆叠的半导体装置
US20150221578A1 (en) Semiconductor package and method for producing a semiconductor
CN107204332B (zh) 半导体装置及其制造方法
US20130193612A1 (en) Semiconductor device manufacturing method and manufacturing equipment
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
TWI751331B (zh) 半導體裝置的製造方法以及半導體裝置的中間體
JP2008181922A (ja) 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置
CN112310006A (zh) 具有承载件、层压体和位于两者间的构件的包封的封装体
US20240014099A1 (en) Integrated circuit device exposed die package structure with adhesive
US20200411417A1 (en) Semiconductor package with a cavity in a die pad for reducing voids in the solder
JP2010287707A (ja) 半導体装置の製造方法と半導体装置
CN106328611A (zh) 半导体封装构造及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220207

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.