TW201735198A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201735198A
TW201735198A TW106103790A TW106103790A TW201735198A TW 201735198 A TW201735198 A TW 201735198A TW 106103790 A TW106103790 A TW 106103790A TW 106103790 A TW106103790 A TW 106103790A TW 201735198 A TW201735198 A TW 201735198A
Authority
TW
Taiwan
Prior art keywords
resin
semiconductor element
film
semiconductor device
resin material
Prior art date
Application number
TW106103790A
Other languages
English (en)
Other versions
TWI641061B (zh
Inventor
Takeori Maeda
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201735198A publication Critical patent/TW201735198A/zh
Application granted granted Critical
Publication of TWI641061B publication Critical patent/TWI641061B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明之實施形態提供一種可減小翹曲之半導體裝置及其製造方法。 實施形態之半導體裝置包含配線基板、第1、第2樹脂部、及元件部。第1樹脂部具有第1填料含有率。元件部設置於配線基板之一部分與第1樹脂部之一部分之間。元件部包含第1半導體元件、及設置於第1半導體元件與配線基板之一部分之間之第2半導體元件。第2樹脂部包含設置於第1半導體元件與第2半導體元件之間之元件間區域之部分、及設置於配線基板之另一部分與第1樹脂部之另一部分之間之周邊區域之部分。第2樹脂部具有低於第1填料含有率之第2填料含有率。設置於周邊區域之部分與第1樹脂部之另一部分之間之區域中之填料含有率係沿著自設置於周邊區域之部分朝向第1樹脂部之另一部分之方向而連續地上升。

Description

半導體裝置及其製造方法
本發明之實施形態係關於一種半導體裝置及其製造方法。
於半導體裝置中，例如，存在將複數個半導體晶片積層，並將其周圍利用密封樹脂密封之構成。於半導體裝置中存在產生翹曲之情況。期望抑制翹曲。
本發明之實施形態提供一種可減小翹曲之半導體裝置及其製造方法。 本發明之實施形態之半導體裝置包含配線基板及將上述元件部密封之樹脂密封部。上述樹脂密封部包含具有第1填料含有率之第1樹脂部。上述元件部設置於上述配線基板之一部分與上述第1樹脂部之一部分之間，且包含第1半導體元件、及設置於上述第1半導體元件與上述配線基板之一部分之間之第2半導體元件。上述樹脂密封部包含第2樹脂部。上述第2樹脂部包含設置於上述第1半導體元件與上述第2半導體元件之間之元件間區域之部分、及設置於上述配線基板之另一部分與上述第1樹脂部之另一部分之間之周邊區域之部分，且具有低於第1填料含有率之第2填料含有率。設置於上述周邊區域之上述部分與上述第1樹脂部之上述另一部分之間之區域中之填料含有率係沿著自設置於上述周邊區域之上述部分朝向上述第1樹脂部之上述另一部分之方向而連續地上升。
以下，一面參照圖式一面對本發明之各實施形態進行說明。 圖式係模式性或概念性之圖，各部分之厚度與寬度之關係、部分間之大小之比率等未必限定於與實際相同。亦存在即便於表示相同之部分之情形時，亦根據圖式而相互之尺寸或比率不同地表示之情況。 於本申請案說明書與各圖中，對與關於已經提出之圖已經敍述之內容相同之要素標註相同之符號而適當省略詳細之說明。 (第1實施形態) 圖1係例示第1實施形態之半導體裝置之模式性剖視圖。 如圖1所示，本實施形態之半導體裝置110包含配線基板40、元件部10D、及樹脂密封部30。樹脂密封部30例如包含第1樹脂部31及第2樹脂部32。 於該例中，配線基板40例如包含基板42及貫通電極41。貫通電極41貫通基板42。 於配線基板40之上，設置元件部10D。例如，元件部10D與配線基板40藉由連接部件43而電性連接。 於元件部10D之周圍設置第1樹脂部31及第2樹脂部32。該等樹脂部例如為密封樹脂。 元件部10D設置於配線基板40之一部分40c與第1樹脂部31之一部分31c之間。配線基板40之該一部分40c例如為配線基板40之內側部分(例如中央部分)。第1樹脂部31之該一部分31c例如為第1樹脂部31之內側部分(例如中央部分)。如此，元件部10D設置於配線基板40與第1樹脂部31之間之內側部分(例如，中央部分)。第1樹脂部31覆蓋元件部10D。 元件部10D包含複數個半導體元件10。複數個半導體元件10例如包含第1半導體元件11、第2半導體元件12及第3半導體元件13等。第1半導體元件11及第2半導體元件12例如為記憶體晶片。第3半導體元件13為控制器晶片。半導體元件10之功能為任意。於該例中，第3半導體元件13之尺寸與其他半導體元件(例如第1半導體元件11)之尺寸不同。 第2半導體元件12例如設置於第1半導體元件11與第1樹脂部31之上述之一部分31c(內側部分，例如中央部分)之間。 將自第2半導體元件12朝向第1半導體元件11之方向(第1方向)設為Z軸方向。將相對於Z軸方向垂直之1個方向設為X軸方向。將相對於Z軸方向及X軸方向垂直之方向設為Y軸方向。 複數個半導體元件10(例如，半導體晶片)積層於Z軸方向。複數個半導體元件10相互隔開。複數個半導體元件10之各者例如為沿著X-Y平面擴展之板狀。配線基板40之主面例如相對於X-Y平面實質上平行。配線基板40例如為沿著X-Y平面擴展之板狀。 配線基板40除了上述之一部分40c以外還包含另一部分40p。另一部分40p例如為配線基板40之周邊部分。另一部分40p(周邊部分)例如於X-Y平面內，設置於上述一部分40c(內側部分)之周圍。 第1樹脂部31除了上述一部分31c以外還包含另一部分31p。另一部分31p例如為第1樹脂部31之周邊部分。另一部分31p(周邊部分)例如於X-Y平面內，設置於上述一部分31c(內側部分)之周圍。 第2樹脂部32設置於第1樹脂部31與配線基板40之間。第2樹脂部32包含複數個部分(部分32c及部分32p)。部分32c設置於第1半導體元件11與第2半導體元件12之間之元件間區域Rc。部分32p設置於配線基板40之上述之另一部分40p(周邊部分)與第1樹脂部31之上述另一部分31p(周邊部分)之間之周邊區域Rp。 如此，第2樹脂部32包含設置於複數個半導體元件10之間之元件間區域Rc之部分32c、及設置於複數個半導體元件10之周圍(於X-Y平面內為周圍)之周邊區域Rp之部分32p。部分32p(周邊部分)與部分32c(元件間部分)連續。 第1樹脂部31及第2樹脂部32包含填料。第1樹脂部31包含複數個第1填料31f及第1樹脂31r。第1樹脂31r設置於複數個第1填料31f之周圍。第1樹脂部31具有第1填料含有率。第1填料含有率為第1樹脂部31中之第1填料31f之含有率(重量百分比)。第1填料含有率(例如，填充率)相對較高。第1填料含有率例如為80重量百分比以上。 第2樹脂部32包含複數個第2填料32f及第2樹脂32r。第2樹脂32r設置於複數個第2填料32f之周圍。第2樹脂部32具有第2填料含有率。第2填料含有率為第2樹脂部32中之第2填料32f之含有率(重量百分比)。第2填料含有率(例如，填充率)相對較低。第2填料含有率低於第1填料含有率。第2填料含有率例如為82重量百分比以下。 於本實施形態中，於樹脂部設置中間之區域33。區域33位於設置於第2樹脂部32之上述之周邊區域Rp之部分32p與第1樹脂部31之上述另一部分31p(周邊部分)之間。該區域33中之填料含有率沿著自設置於周邊區域Rp之上述部分32p朝向第1樹脂部31之上述另一部分31p之方向Dz而連續地上升。方向Dz為沿著Z軸方向之方向。 以下，對此種樹脂部中之填料含有率之例進行說明。 圖2係例示第1實施形態之半導體裝置之曲線圖。 圖2例示樹脂部中之填料含有率之變化。圖2之橫軸為沿著Z軸方向(方向Dz)之位置pz。位置pz為將設置於周邊區域Rp之上述部分32p與第1樹脂部31之上述另一部分31p相連之線L1(參照圖1)上之位置。縱軸為填料含有率Cf(重量%)。 如圖2所示，第2樹脂部32中之填料含有率Cf為第2填料含有率C2。第1樹脂部31中之填料含有率Cf為第1填料含有率C1。第1填料含有率C1高於第2填料含有率C2。 於第2樹脂部32與第1樹脂部31之間之區域33中，填料含有率沿著方向Dz而連續地上升。 如此，於本實施形態中，設置填料含有率連續地變化之區域33。於第1樹脂部31與第2樹脂部32之間無明確之界面。第1樹脂部31及第2樹脂部32例如為無縫。若於2個樹脂部之間存在界面，則容易於該界面產生剝離。於實施形態中，由於實質上不存在界面，故不會發生於界面產生之剝離。 於複數個半導體元件10之間之元件間區域Rc，配置填料含有率較低之第2樹脂部32之一部分(部分32c)。藉此，可使樹脂向複數個半導體元件10之間之填充性變高。於複數個半導體元件10之間填充具有較高之填料含有率之樹脂之參考例中，容易產生未填充之部分。 另一方面，於覆蓋元件部10D之第1樹脂部31中，使用較高之填料含有率之材料。藉此，可提高抗翹曲性。藉此，可提供可減小翹曲之半導體裝置。 例如，未將第1樹脂部31未填充於複數個半導體元件10之間之元件間區域Rc。因此，第1樹脂部31無需考慮對狹窄之空間之填充性，而可將條件(材料)適當化。例如，可抑制密封步驟後之翹曲。例如，可抑制半導體裝置110(封裝)中之翹曲。 例如，存在於半導體裝置110之周圍設置屏蔽層(未圖示)之情況。由於可不考慮填充性地使第1樹脂部31之條件(材料)適當化，故而，例如，可將與屏蔽層之密接性較高之材料用於第1樹脂部31。獲得與屏蔽層較高之密接性。 例如，存在對密封樹脂照射雷射而形成壓印(標記)之情況。由於可不考慮填充性地使第1樹脂部31之條件(材料)適當化，故而，例如可將壓印良好之材料用於第1樹脂部31。容易形成良好之壓印。 於實施形態中，第1樹脂部31之第1填料含有量較高。藉此，獲得相對於來自外部之應力等較高之耐性。獲得高可靠性之半導體裝置。 於實施形態中，例如，第1樹脂部31之線膨脹係數低於第2樹脂部32之線膨脹係數。於第1樹脂部31中，由熱所引起之變形較小。例如，可使第1樹脂部31與配線基板40之間之線膨脹係數之差變小。藉此，可抑制翹曲。 另一方面，於第2樹脂部32中，使用向狹窄之空間之填充性較高之材料。例如，第2樹脂部32中所包含之複數個填料(第2填料32f)之直徑相對較小。例如，第2樹脂部32中所包含之複數個填料(第2填料32f)之平均粒徑為第1半導體元件11與第2半導體元件12之間之距離t1(參照圖1)之1/3以下。藉此，可將成為第2樹脂部32之材料以良好之填充性填充至第1半導體元件11與第2半導體元件12之間之空間。 例如，第2樹脂部32中所包含之複數個填料(第2填料32f)之平均粒徑例如為3微米以下。獲得良好之填充性。 例如，第2樹脂部32中所包含之複數個填料(第2填料32f)之最大粒徑例如為20微米以下。獲得良好之填充性。 例如，配置於第1半導體元件11與第2半導體元件12之間之空間之第2樹脂部32之剛性亦可高於覆蓋該等半導體元件之第1樹脂部31之剛性。藉此，例如，可使相對於來自外部之衝擊之耐性變高。 例如，第2樹脂部32之耐熱溫度亦可高於第1樹脂部31之耐熱溫度。藉此，例如，可使高溫下之保存性良好。 如圖1所示，元件部10D之上表面亦可與第1樹脂部31相接。例如，元件部10D具有沿著X-Y平面擴展之面10F(沿著配線基板40擴展之面)。該面10F之至少一部分亦可與第1樹脂部31相接。例如，面10F之90%以上亦可與第1樹脂部31相接。藉由元件部10D之上表面(面10F)與第1樹脂部31相接，而於元件部10D與第1樹脂部31之間獲得較高之密接性。可有效地抑制翹曲。 如已經說明般，於實施形態中，設置填料含有率Cf連續地變化之區域33。獲得無縫之樹脂部。此種構成例如可利用以下所說明之製造方法來製造。 (第2實施形態) 第2實施形態係關於半導體裝置之製造方法。於本製造方法中，於將膜插入到模具之間之狀態下加工被加工物。首先，對概要進行說明。 圖3係例示第2實施形態之半導體裝置之製造方法之流程圖。 如圖3所示，本製造方法利用模具之一部分保持膜(步驟S110)。然後，於模具與膜之間配置積層體(作為被處理物之配線基板40及元件部10D)(步驟S120)。導入第2樹脂部材料(成為第2樹脂部32之材料)(步驟S130)，導入第1樹脂材料(成為第1樹脂部31之材料)(步驟S140)。 以下，對關於各步驟之例進行說明。 圖4(a)～圖4(c)係例示第2實施形態之半導體裝置之製造方法之步驟順序模式性剖視圖。 如圖4(a)所示，使用轉移成型裝置210。於轉移成型裝置210中於轉移部75之上(柱塞之上)設置樹脂材料(第1樹脂材料31M及第2樹脂材料32M)。然後，使用第1模具部50及第2模具部60。第1模具部50與第2模具部60之間之距離可變。例如，於1個狀態(圖4(a)所例示之狀態)中，第1模具部50於Z軸方向與第2模具部60隔開。 第1模具部50具有第1面50a。第1面50a與第2模具部60對向。第1面50a包含第1夾緊部51c、第2夾緊部52c、模腔部51v、第1中間部51m、及第2中間部52m。模腔部51v、第1中間部51m及第2中間部52m為設置於第1模具部50之第1面50a之凹部。 第2夾緊部52c於與Z軸方向交叉之方向(沿著X-Y平面之至少1個方向)，與第1夾緊部51c並排。例如，Z軸方向之第2夾緊部52c之位置與Z軸方向之第1夾緊部51c之位置實質上相同。 模腔部51v設置於第1夾緊部51c之至少一部分與第2夾緊部52c之至少一部分之間。模腔部51v自第1夾緊部51c以第1深度d1後退。例如，模腔部51v亦自第2夾緊部52c以第1深度d1後退。 第1中間部51m設置於第1夾緊部51c與模腔部51v之間。第1中間部51m自第1夾緊部51c以第2深度d2後退。第2深度d2較第1深度d1淺。 第2中間部52m設置於第2夾緊部52c與模腔部51v之間。第2中間部52m自第2夾緊部52c以第3深度d3後退。第3深度d3較第1深度d1淺。 如此，於第1模具部50之第1面50a中，於夾緊部與模腔部51v之間，設置中間之深度之中間部。 如圖4(a)所示，利用此種第1中間部51m及第2中間部52m保持膜70(步驟S110)。此時，自模腔部51v之至少一部分將膜70之一部分剝離，並加以保持。 例如，於第1模具部50，設置有設置於第1中間部51m之第1吸附孔51h及設置於第2中間部52m之第2吸附孔52h。利用該等吸附孔吸附並保持膜70。由於模腔部51v較第1中間部51m及第2中間部52m深，故而膜70不順著模腔部51v之形狀。於膜70與模腔部51v之間形成空隙。如此，保持上述膜70之步驟(步驟S110)例如亦可包含使用上述第1吸附孔51h及第2吸附孔52h保持膜70。 然後，如圖4(a)所示，於第2模具部60與膜70之間配置積層體15(步驟S120)。第2模具部60與第1模具部50之上述第1面50a對向。第2模具部60與上述模腔部51v於Z軸方向(第1方向)上隔開。積層體15包含複數個半導體元件10及配線基板40。第1半導體元件11與配線基板40於第1方向(Z軸方向)上隔開。第2半導體元件12設置於配線基板40與第1半導體元件11之間。第2半導體元件12與第1半導體元件隔開。於該等半導體元件10之間設置有間隙15g。 如圖4(b)所示，將轉移部75驅動。藉此，將第2樹脂材料32M導入至第1半導體元件11與第2半導體元件12之間(間隙15g)(步驟S130)。此時，第2樹脂材料32M之導入係於膜70之一部分與模腔部51v隔開之狀態下實施。例如，在積層體15之至少一部分與膜70相接之狀態下，導入第2樹脂材料32M。此種膜70之狀態例如藉由調整中間部之膜70之保持強度與樹脂材料之擠出壓力而進行。例如，第2樹脂材料32M之填料含有率相對較低。藉此，將第2樹脂材料32M以良好之填充性填充至間隙15g內。 如圖4(c)所示，於導入上述第2樹脂材料32M之步驟之後，將第1樹脂材料31M導入至積層體15與膜70之間(步驟S140)。例如，第1樹脂材料31M之填料含有率高於第2樹脂材料32M之填料含有率。第1樹脂材料31M之導入係於使膜70之至少一部分與模腔部51v接觸之狀態下進行。藉此，於膜70與積層體15之間形成空間。藉此，可將第1樹脂材料31M導入至積層體15之上。 如圖4(c)所示，形成第1樹脂材料31M與第2樹脂材料32M相互混合之中間材料33M。例如，於使第1樹脂材料31M及第2樹脂材料32M熱硬化時設為高溫狀態。材料之流動性提高，因而2種材料混合。藉此，形成中間材料33M。 由第1樹脂材料31M之一部分形成第1樹脂部31。由第2樹脂材料32M之一部分形成第2樹脂部32。由第1樹脂材料31M之其餘之一部分及第2樹脂材料32M之其餘之一部分，形成中間之區域33。 如此可製造半導體裝置110。根據實施形態，可提供可減小翹曲之半導體裝置之製造方法。 如圖4(c)所示，於導入第1樹脂材料31M之步驟(步驟S140)中，例如，於使膜70順著模腔部51v之形狀之狀態下，將第1樹脂材料31M導入至積層體15與膜70之間。 例如，於導入第1樹脂材料31M之步驟(步驟S140)中，一面使膜70接近模腔部51v一面導入第1樹脂材料。例如，一面使膜70與模腔部51v之間之距離(沿著Z軸方向之距離)減少，一面將第1樹脂材料31M導入至積層體15與膜70之間。 如圖4(b)所示，於導入第2樹脂材料32M之步驟(步驟S130)中，例如，將第2樹脂材料32M導入至側區域Rs。側區域Rs於第1方向(與Z軸方向交叉之方向，於圖中為橫方向)上與積層體15重合。 此時，如圖4(c)所示，於導入第1樹脂材料31M之步驟(步驟S140)中，例如，將第1樹脂材料31M導入至設置於側區域Rs之第2樹脂材料32M之一部分與膜70之間。如已經說明般，設置於側區域Rs之第2樹脂材料32M之一部分的一部分與第1樹脂材料31M之一部分混合。藉此，形成中間材料33M。 於第2樹脂材料32M及第1樹脂材料31M硬化(熱硬化)之後，使第1模具部50之第1面50a與第2模具部60之間之距離增大。將2個模具部分離。 樹脂材料於硬化時收縮。於實施形態中，第1樹脂材料31M之熱收縮率低於第2樹脂材料32M之熱收縮率。例如，使第1樹脂材料31M中之填料含有率高於第2樹脂材料32M中之填料含有率。藉此，獲得此種熱收縮率之關係。藉由降低第1樹脂材料31M之熱收縮率，而翹曲得到抑制。第1樹脂材料31M之熱收縮率例如為0.01百分比以上且0.3百分比以下。 (第3實施形態) 於本實施形態中，使用包含成為第1樹脂部31之樹脂膜及成為第2樹脂部32之樹脂膜之積層膜進行成型。 圖5(a)及圖5(b)係例示第3實施形態之半導體裝置之製造方法之步驟順序模式性剖視圖。 如圖5(a)所示，準備積層樹脂層35。積層樹脂層35包含第1樹脂膜31F及與第1樹脂膜31F積層之第2樹脂膜32F。例如，第1樹脂膜31F中之填料含有率高於第2樹脂膜32F中之填料含有率。 如圖5(b)所示，於配置於第1模具部50與第2模具部60之間之積層樹脂層35與第2模具部60之間，配置積層體15。積層體15包含配線基板40、第1半導體元件11、及第2半導體元件12。第2半導體元件12設置於配線基板40與第1半導體元件11之間，且與第1半導體元件11隔開。於配置積層體15及積層樹脂層35時，於積層體15與第1樹脂膜31F之間配置第2樹脂膜32F。 然後，進行加熱使樹脂膜熔融，並硬化。例如，將第2樹脂膜32F熔融，將已熔融之第2樹脂膜32F之液體導入至第1半導體元件11與第2半導體元件12之間。然後，使已熔融之第2樹脂膜32F之液體固化。於該步驟中，例如，使已熔融之第1樹脂膜31F之液體之一部分與已熔融之第2樹脂膜32F之液體之一部分混合。由已熔融之第2樹脂膜32F之液體之一部分形成第2樹脂部32。由已熔融之第1樹脂膜31F之液體之一部分形成第1樹脂部31。由混合之部分形成中間之區域33。 於該方法中，中間之區域33中之填料含有率亦沿著Z軸方向而連續地上升。藉此，可提供可減小翹曲之半導體裝置及其製造方法。 圖6係例示第3實施形態之半導體裝置之模式性剖視圖。 圖6所示之本實施形態之半導體裝置120例如亦可利用第3實施形態之上述之製造方法來製作。半導體裝置120包含配線基板40、元件部10D、第1樹脂部31、及第2樹脂部32。於半導體裝置120中，第2樹脂部32之一部分32t配置於元件部10D與第1樹脂部31之一部分31c(內側部分，例如中央部分)之間。於該例中，於第2樹脂部32之一部分32t與第1樹脂部31之一部分31c之間，進而設置有中間之另一區域34。除此以外由於與半導體裝置110相同，故而省略說明。 於利用上述之第3實施形態之製造方法(使用積層樹脂層35之方法)製作半導體裝置120之情形時，於元件部10D與第1樹脂膜31F之間，配置第2樹脂膜32F之一部分。因此，形成如上所述之第2樹脂部32之一部分32t。然後，於熔融時，於該部分中，第1樹脂膜31F之一部分與第2樹脂膜32F之一部分混合。藉此，形成如上所述之中間之區域34。 於半導體裝置120中，樹脂部亦為無縫。不會產生界面之剝離之問題。而且，利用填料含有率較低之第2樹脂部32將半導體元件10之間之空間以良好之填充性填充。而且，利用填料含有率較高之第1樹脂部31，可抑制翹曲。可提供可減小翹曲之半導體裝置。 存在利用單一之模具樹脂實施窄間距部及晶片密封之參考例。於該情形時，為了對模具樹脂確保窄間距部之填充性而使填料之平均粒徑為間距部之約1/3以下。若使填料之平均粒徑變小，則難以提高填料之填充率(含有率)。因此，自晶片密封之觀點考慮，樹脂之收縮量變大。因此，鑄模後之翹曲及封裝之翹曲之控制變得困難。 於實施形態中，將模具底部填充膠(第2樹脂部32)填充至晶片間。於其周圍設置填料含有率較高之模具樹脂(第1樹脂部31)。此時，使模具底部填充膠之一部分與模具樹脂之一部分混合。不會產生界面。模具底部填充膠(第2樹脂部32)之填充性優異。模具樹脂(第1樹脂部31)之翹曲之耐性優異。藉此，例如，獲得良好之填充性，可抑制翹曲。於模具樹脂(第1樹脂部31)中，可使填充性以外之特性優先。例如，可選擇除了翹曲之抑制以外，標記性或與屏蔽劑之密接性優異之樹脂。 根據實施形態，可提供可減小翹曲之半導體裝置及其製造方法。 再者，於本申請案說明書中，「垂直」及「平行」不僅為嚴格之垂直及嚴格之平行，例如只要為包含製造步驟中之不均等且實質上垂直及實質上平行即可。 以上，一面參照具體例，一面對本發明之實施形態進行了說明。但是，本發明之實施形態並不限定於該等具體例。例如，關於半導體裝置中所包含之配線基板、半導體元件、凸塊、接著部及樹脂部等各要素之具體性之構成，只要可藉由業者自公知之範圍適當選擇而同樣地實施本發明，獲得相同之效果，則包含於本發明之範圍中。 又，將各具體例之任意2個以上之要素於技術上可能之範圍內組合而成之例只要包含本發明之主旨，則亦包含於本發明之範圍中。 另外，作為本發明之實施形態以上述半導體裝置及其製造方法為基礎，業者適當設計變更而可實施之所有半導體裝置及其製造方法亦只要包含本發明之主旨，則屬於本發明之範圍。 另外，於本發明之思想之範疇中，只要為業者，則可想到各種變更例及修正例，且瞭解該等變更例及修正例亦屬於本發明之範圍。 對本發明之幾個實施形態進行了說明，但該等實施形態係作為例而提出者，並不意圖限定發明之範圍。該等新穎之實施形態能夠以其他各種形態實施，於不脫離發明之主旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，且包含於申請專利範圍所記載之發明與其均等之範圍中。 [相關申請] 本申請案享有以日本專利申請案2016-52785號(申請日：2016年3月16日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
10‧‧‧半導體元件
10D‧‧‧元件部
10F‧‧‧面
11～13‧‧‧第1～第3半導體元件
15‧‧‧積層體
15g‧‧‧間隙
30‧‧‧樹脂密封部
31、32‧‧‧第1、第2樹脂部
31F、32F‧‧‧第1、第2樹脂膜
31M、32M‧‧‧第1、第2樹脂材料
31c‧‧‧一部分
31f、32f‧‧‧第1、第2填料
31p‧‧‧另一部分
31r、32r‧‧‧第1、第2樹脂
32c‧‧‧部分
32p‧‧‧部分
32t‧‧‧一部分
33‧‧‧區域
33M‧‧‧中間材料
34‧‧‧區域
35‧‧‧積層樹脂層
40‧‧‧配線基板
40c‧‧‧一部分
40p‧‧‧另一部分
41‧‧‧貫通電極
42‧‧‧基板
43‧‧‧連接部件
50‧‧‧第1模具部
50a‧‧‧第1面
51c、52c‧‧‧第1、第2夾緊部
51h、52h‧‧‧第1、第2吸附孔
51m、52m‧‧‧第1、第2中間部
51v‧‧‧模腔部
60‧‧‧第2模具部
70‧‧‧膜
75‧‧‧轉移部
110、120‧‧‧半導體裝置
210‧‧‧轉移成型裝置
C1、C2‧‧‧第1、第2填料含有率
Cf‧‧‧填料含有率
Dz‧‧‧方向
L1‧‧‧線
Rc‧‧‧元件間區域
Rp‧‧‧周邊區域
Rs‧‧‧側區域
d1～d3‧‧‧第1～第3深度
pz‧‧‧位置
t1‧‧‧距離
圖1係例示第1實施形態之半導體裝置之模式性剖視圖。 圖2係例示第1實施形態之半導體裝置之曲線圖。 圖3係例示第2實施形態之半導體裝置之製造方法之流程圖。 圖4(a)～圖4(c)係例示第2實施形態之半導體裝置之製造方法之步驟順序模式性剖視圖。 圖5(a)及圖5(b)係例示第3實施形態之半導體裝置之製造方法之步驟順序模式性剖視圖。 圖6係例示第3實施形態之半導體裝置之模式性剖視圖。
10‧‧‧半導體元件
10D‧‧‧元件部
11~13‧‧‧第1~第3半導體元件
30‧‧‧樹脂密封部
31、32‧‧‧第1、第2樹脂部
31c‧‧‧一部分
31f、32f‧‧‧第1、第2填料
31p‧‧‧另一部分
31r、32r‧‧‧第1、第2樹脂
32c‧‧‧部分
32p‧‧‧部分
33‧‧‧區域
40‧‧‧配線基板
40c‧‧‧一部分
40p‧‧‧另一部分
41‧‧‧貫通電極
42‧‧‧基板
43‧‧‧連接部件
110‧‧‧半導體裝置
Dz‧‧‧方向
L1‧‧‧線
Rc‧‧‧元件間區域
Rp‧‧‧周邊區域
t1‧‧‧距離

Claims (10)

  1. 一種半導體裝置，其包括： 配線基板；及 樹脂密封部，其將上述元件部密封； 上述樹脂密封部包含具有第1填料含有率之第1樹脂部， 上述元件部設置於上述配線基板之一部分與上述第1樹脂部之一部分之間，且包含第1半導體元件、及設置於上述第1半導體元件與上述配線基板之一部分之間之第2半導體元件， 上述樹脂密封部包含第2樹脂部，上述第2樹脂部包含設置於上述第1半導體元件與上述第2半導體元件之間之元件間區域之部分、及設置於上述配線基板之另一部分與上述第1樹脂部之另一部分之間之周邊區域之部分，且具有低於第1填料含有率之第2填料含有率， 設置於上述周邊區域之上述部分與上述第1樹脂部之上述另一部分之間之區域中之填料含有率係沿著自設置於上述周邊區域之上述部分朝向上述第1樹脂部之上述另一部分之方向而連續地上升。
  2. 如請求項1之半導體裝置，其中 上述第2樹脂部中所含之複數個填料之平均粒徑為上述第1半導體元件與上述第2半導體元件之間之距離之1/3以下。
  3. 如請求項1或2之半導體裝置，其中 上述第2樹脂部之剛性高於上述第1樹脂部之剛性。
  4. 如請求項1或2之半導體裝置，其中 上述第2樹脂部之耐熱溫度高於上述第1樹脂部之耐熱溫度。
  5. 一種半導體裝置之製造方法，其包括如下步驟： 自具有包含第1夾緊部、第2夾緊部、模腔部、第1中間部、及第2中間部之第1面之第1模具部之上述模腔部之至少一部分將膜之一部分剝離，且由上述第1中間部及上述第2中間部保持上述膜；上述模腔部設置於上述第1夾緊部之至少一部分與上述第2夾緊部之至少一部分之間，且自上述第1夾緊部以第1深度後退；上述第1中間部設置於上述第1夾緊部與上述模腔部之間，且自上述第1夾緊部以較上述第1深度淺之第2深度後退；上述第2中間部設置於上述第2夾緊部與上述模腔部之間，且自上述第2夾緊部以較上述第1深度淺之第3深度後退； 於與上述第1面對向且與上述模腔部於第1方向上隔開之第2模具部和上述膜之間配置積層體，上述積層體包含配線基板、與上述配線基板於上述第1方向上隔開之第1半導體元件、及設置於上述配線基板與上述第1半導體元件之間且與上述第1半導體元件隔開之第2半導體元件； 於上述膜之上述一部分與上述模腔部隔開且上述積層體之至少一部分與上述膜相接之狀態下，將第2樹脂材料導入至上述第1半導體元件與上述第2半導體元件之間；及 於導入上述第2樹脂材料之上述步驟之後，於使上述膜之至少一部分與上述模腔部接觸之狀態下，將第1樹脂材料導入至上述積層體與上述膜之間。
  6. 如請求項5之半導體裝置之製造方法，其中 保持上述膜之上述步驟包含使用設置於上述第1中間部之第1吸附孔及設置於上述第2中間部之第2吸附孔而保持上述膜。
  7. 如請求項5或6之半導體裝置之製造方法，其中 導入上述第1樹脂材料之上述步驟包含於使上述膜順著上述模腔部之形狀之狀態下，將上述第1樹脂材料導入至上述積層體與上述膜之間。
  8. 如請求項5或6之半導體裝置之製造方法，其中 導入上述第2樹脂材料之上述步驟包含將上述第2樹脂材料導入至於與上述第1方向交叉之方向上與上述積層體重合之側區域， 導入上述第1樹脂材料之上述步驟包含將上述第1樹脂材料導入至設置於上述側區域之上述第2樹脂材料之一部分與上述膜之間。
  9. 如請求項8之半導體裝置之製造方法，其中 導入上述第1樹脂材料之上述步驟包含使設置於上述側區域之上述第2樹脂材料之上述一部分之一部分與上述第1樹脂材料之一部分混合。
  10. 一種半導體裝置之製造方法，其包括如下步驟： 於第1模具部與第2模具部之間，配置包含配線基板、第1半導體元件、設置於上述配線基板與上述第1半導體元件之間且與上述第1半導體元件分離之第2半導體元件之積層體、及於上述第1模具部與上述積層體之間配置包含第1樹脂膜與積層有上述第1樹脂膜之第2樹脂膜之積層樹脂層，且於上述積層體與上述第1樹脂膜之間配置上述第2樹脂膜； 將上述第2樹脂膜熔融，且將上述熔融之上述第2樹脂膜之液體導入至上述第1半導體元件與上述第2半導體元件之間；及 使上述熔融之上述第2樹脂膜之上述液體固化。
TW106103790A 2016-03-16 2017-02-06 半導體裝置及其製造方法 TWI641061B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016052785A JP6461031B2 (ja) 2016-03-16 2016-03-16 半導体装置の製造方法
JP??2016-052785 2016-03-16

Publications (2)

Publication Number Publication Date
TW201735198A true TW201735198A (zh) 2017-10-01
TWI641061B TWI641061B (zh) 2018-11-11

Family

ID=59904875

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103790A TWI641061B (zh) 2016-03-16 2017-02-06 半導體裝置及其製造方法

Country Status (3)

Country Link
JP (1) JP6461031B2 (zh)
CN (1) CN107204332B (zh)
TW (1) TWI641061B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111490019B (zh) * 2020-04-24 2022-01-07 天津恒立远大仪表股份有限公司 一种集成电路结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3378374B2 (ja) * 1993-09-14 2003-02-17 株式会社東芝 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
JP4575205B2 (ja) * 2005-03-30 2010-11-04 Ｏｋｉセミコンダクタ株式会社 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法
JP2006313775A (ja) * 2005-05-06 2006-11-16 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP2009141020A (ja) * 2007-12-04 2009-06-25 Furukawa Electric Co Ltd:The 電子部品封止用シート
JP2010109011A (ja) * 2008-10-28 2010-05-13 Nec Electronics Corp 半導体装置およびその製造方法
JP2012109437A (ja) * 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置及びその製造方法
JP5431595B2 (ja) * 2011-03-28 2014-03-05 日立化成株式会社 樹脂組成物、樹脂シート、樹脂シート硬化物、樹脂シート積層体、樹脂シート積層体硬化物及びその製造方法、半導体装置、並びにｌｅｄ装置
JP2013145840A (ja) * 2012-01-16 2013-07-25 Mitsubishi Chemicals Corp 三次元集積回路の層間充填層形成用塗布液、及び三次元集積回路の製造方法
JP6259608B2 (ja) * 2013-08-09 2018-01-10 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法

Also Published As

Publication number Publication date
CN107204332A (zh) 2017-09-26
JP6461031B2 (ja) 2019-01-30
JP2017168646A (ja) 2017-09-21
TWI641061B (zh) 2018-11-11
CN107204332B (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
US9580827B2 (en) Method for producing electronic component, bump-formed plate-like member, electronic component, and method for producing bump-formed plate-like member
JP6654994B2 (ja) 回路部品の製造方法
CN101499445B (zh) 半导体器件及其制造方法
TWI469274B (zh) 在介電塊上具端子之微電子封裝
US11222792B2 (en) Semiconductor package device and method of manufacturing the same
KR101548051B1 (ko) 단차를 형성하는 몰딩재를 갖는 패키지
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
KR102335853B1 (ko) 수지 몰드 금형 및 수지 몰드 방법
JP2010109246A (ja) 半導体装置および半導体装置の製造方法
US20150311095A1 (en) Method for producing resin-encapsulated electronic component, bump-formed plate-like member, resin-encapsulated electronic component, and method for producing bump-formed plate-like member
TWI597164B (zh) 片狀樹脂體、樹脂成形裝置及樹脂成形方法以及成形製品之製造方法
US8796139B2 (en) Embedded wafer level ball grid array bar systems and methods
TW201535541A (zh) 半導體裝置之製造方法及半導體裝置
CN102610580A (zh) 用于fcbga的非金属加强圈
JP2011243801A (ja) 半導体パッケージの製造装置及び製造方法
CN109923650B (zh) 具有提高的导热性的耐应变管芯附着和制造方法
CN108431950A (zh) 半导体装置及其制造方法
US20160211152A1 (en) Manufacturing method of semiconductor device
TW201735198A (zh) 半導體裝置及其製造方法
CN104779232A (zh) 通过预形成的金属引脚的封装
TWI751331B (zh) 半導體裝置的製造方法以及半導體裝置的中間體
TW201606964A (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
TWI438878B (zh) 半導體裝置及製造具有改良的散熱能力的半導體裝置之方法
TWI638410B (zh) 降低封裝基板翹曲的方法及半成品結構
JP7488009B2 (ja) 樹脂封止モジュール、及び樹脂封止モジュールの製造方法