JP2014027216A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014027216A
JP2014027216A JP2012168541A JP2012168541A JP2014027216A JP 2014027216 A JP2014027216 A JP 2014027216A JP 2012168541 A JP2012168541 A JP 2012168541A JP 2012168541 A JP2012168541 A JP 2012168541A JP 2014027216 A JP2014027216 A JP 2014027216A
Authority
JP
Japan
Prior art keywords
pad group
wiring board
semiconductor chip
bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012168541A
Other languages
English (en)
Other versions
JP5968713B2 (ja
Inventor
Sadao Nakayama
貞夫 中山
Yoshihiro Matsuura
義宏 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012168541A priority Critical patent/JP5968713B2/ja
Priority to US13/949,185 priority patent/US9159681B2/en
Publication of JP2014027216A publication Critical patent/JP2014027216A/ja
Priority to US14/733,835 priority patent/US9373593B2/en
Application granted granted Critical
Publication of JP5968713B2 publication Critical patent/JP5968713B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】フリップチップボンディング用に設計された半導体チップを用いた半導体製品の組立てコストを低減する。
【解決手段】フリップチップボンディング用に設計された半導体チップＳＣを、ワイヤボンディング方式を採用して半導体装置に組立てる。半導体チップＳＣの中央部に第２電極パッド群ＧＥＰ２および第４電極パッド群ＧＥＰ４が配置され、半導体チップＳＣの２つの長辺に近接してそれぞれ第１電極パッド群ＧＥＰ１および第３電極パッド群ＧＥＰ３が配置され、それぞれの電極パッド群に属する複数の電極パッドＥＰに複数の導電性ワイヤＣＷをそれぞれ電気的に接続する。また、配線基板ＩＳに形成された配線層のレイアウトを変更することにより、フリップチップボンディング品とワイヤボンディング品とにおいて半導体装置ＳＭの入出力信号位置を同じとする。
【選択図】図１

Description

本発明は半導体装置およびその製造技術に関し、例えばフリップチップボンディング用に設計された半導体チップをワイヤボンディング方式により組立てた半導体装置に好適に利用できるものである。
ボンディングワイヤおよび実装基板における特性インピーダンスの不整合を緩和するために、所望信号を流すボンディングワイヤに隣接して所望信号に対応するリターン電流を流すためのリファレンス用ボンディングワイヤを配置する技術が特開２０１１−１３５０２号公報（特許文献１）に記載されている。
半導体チップと配線基板との間に封止樹脂を配置することで熱膨張係数の差による応力を低減する技術、および半導体チップの周囲全面に封止樹脂を配置することで半導体チップに加わる応力を均等化する技術が特開２０１０−２７８１３８号公報（特許文献２）に開示されている。
特開２０１１−１３５０２号公報 特開２０１０−２７８１３８号公報
本発明者らは、従来、フリップチップボンディング用に設計されたハイエンド品の半導体チップをローエンド品として流用する際は、フリップチップボンディング方式を採用して半導体製品の組立てを行っていた。しかし、フリップチップボンディング方式を採用した半導体製品の組立てはプロセスが複雑であり、組立て時に専用の設備が必要となるため、組立てコストが高額になるという課題があった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、フリップチップボンディング用に設計された半導体チップを、ワイヤボンディング方式を採用して半導体装置に組立てる。半導体チップの中央部と、半導体チップの長辺に近接する部分とにそれぞれ電極パッド群を配置し、それぞれの電極パッド群に属する複数の電極パッドに複数の導電性ワイヤをそれぞれ電気的に接続する。また、半導体チップを搭載する配線基板に形成された配線層のレイアウトを変更することにより、フリップチップボンディング品とワイヤボンディング品とにおいて半導体装置の入出力信号位置を同じとする。
一実施の形態によれば、フリップチップボンディング用に設計された半導体チップを流用して、ワイヤボンディング方式を採用した半導体製品の組立てが行えるので、半導体製品の組立てコストを低減することができる。
一実施の形態によるワイヤボンディング方式を採用した半導体装置の構成を示す要部平面図である。 一実施の形態によるワイヤボンディング方式を採用した半導体装置の構成を示す要部断面図（図１のＡ−Ａ線に沿った断面図）である。 一実施の形態によるワイヤボンディング方式を採用した半導体装置の構成を示す要部断面図（図１のＢ−Ｂ線に沿った断面図）である。 一実施の形態による配線基板を構成する上層絶縁層の表面（第１面）を示す要部平面図である。 一実施の形態による配線基板を構成するコア材（基材）の表面（第２面）を示す要部平面図である。 一実施の形態による配線基板を構成するコア材（基材）の裏面（第３面）を示す要部平面図である。 一実施の形態による配線基板を構成する下層絶縁層の表面（第４面）を示す要部平面図である。 一実施の形態による配線基板の上面に形成された複数のボンディングパッドの一部を拡大して示す要部平面図である。 一実施の形態による半導体装置の組立て手順を説明する工程図である。 一実施の形態による半導体装置の組立て工程を説明する半導体装置の要部断面図である。 一実施の形態による複数の半導体チップを搭載した多数個取り配線基板の要部平面図である。 図１０および図１１に続く、半導体装置の組立て工程中の図１０と同じ個所の要部断面図である。 図１２に続く、半導体装置の組立て工程中の図１０と同じ個所の要部断面図である。 一実施の形態による樹脂封止した多数個取り配線基板を樹脂封止体を透視して示す複数の半導体チップを搭載した多数個取り配線基板の要部平面図である。 本発明者らが比較検討した、樹脂封止した多数個取り配線基板を樹脂封止体を透視して示す複数の半導体チップを搭載した多数個取り配線基板の要部平面図である。 一実施の形態による多数個取り配線基板の反り量を説明するグラフ図である。 図１３および図１４に続く、半導体装置の組立て工程中の図１０と同じ個所の要部断面図である。 図１７に続く、半導体装置の組立て工程中の図１０と同じ個所の要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
（実施の形態）
従来、フリップチップボンディング用に設計されたハイエンド品、例えば通信用メモリ向けＱＤＲ（Quad Data Rate）ＳＲＡＭ（Static Random Access Memory）が形成された半導体チップをローエンド品として流用する際は、フリップチップボンディング方式を採用して半導体製品の組立てを行っていた。しかし、フリップチップボンディング方式を採用した半導体製品の組立てはプロセスが複雑であり、また、半導体製品が少量多品種であることから、組立てコストが高くなる。
そこで、実施の形態では、半導体製品の組立てコスト低減のため、フリップチップボンディング用に設計された半導体チップをそのまま流用して、ワイヤボンディング方式を採用した半導体製品の組立てを行う。
≪半導体装置≫
実施の形態による配線基板（パッケージ基板）に半導体チップが搭載された半導体装置について図１〜図３を用いて説明する。図１は、実施の形態によるワイヤボンディング方式を採用した半導体装置の構成を示す要部平面図である。図２は、実施の形態によるワイヤボンディング方式を採用した半導体装置の構成を示す要部断面図（図１のＡ−Ａ線に沿った断面図）である。図３は、実施の形態によるワイヤボンディング方式を採用した半導体装置の構成を示す要部断面図（図１のＢ−Ｂ線に沿った断面図）である。
実施の形態では、ワイヤボンディング方式を採用したフェースアップボンディング構造のＢＧＡ（Ball Grid Array）型半導体装置を例示する。
図１、図２および図３に示すように、実施の形態による半導体装置ＳＭは、配線基板（パッケージ基板）ＩＳと、半導体チップＳＣと、複数の外部端子（バンプ電極、半田ボール）ＳＢと、複数の導電性ワイヤＣＷと、樹脂封止体（封止樹脂）ＲＳと、を有している。
詳細に説明すると、半導体装置ＳＭは、配線基板ＩＳと、配線基板ＩＳの上面（主面、表面）ＩＳｘに搭載され、半導体素子が形成された半導体チップＳＣと、配線基板ＩＳの下面（実装面、裏面）ＩＳｙに搭載され、配線基板ＩＳを構成する絶縁層ＩＤの表面に形成された複数のバンプ・ランド（電極パッド）ＢＬＲと電気的に接続された複数の外部端子ＳＢと、を含んでいる。さらに、半導体装置ＳＭは、半導体チップＳＣの主面（表面）に形成された複数の電極パッドＥＰと配線基板ＩＳを構成する絶縁層ＩＵの表面に形成された複数のボンディングパッド（電極パッド、ボンドフィンガー）ＢＬとをそれぞれ電気的に接続する複数の導電性ワイヤＣＷを含んでいる。そして、半導体チップＳＣおよび複数の導電性ワイヤＣＷを封止する樹脂封止体ＲＳが配線基板ＩＳの上面ＩＳｘ上に形成されている。
＜半導体チップ＞
半導体チップＳＣは、半導体素子が形成された主面と、主面と反対側の裏面とを有し、配線基板ＩＳの上面ＩＳｘと半導体チップＳＣの裏面とが対向して、配線基板ＩＳの上面ＩＳｘに搭載されている。
配線基板ＩＳの上面ＩＳｘに接着剤（接着層、ダイボンド材）ＤＦを介して搭載された半導体チップＳＣは、その厚さ方向と交差する平面形状が対向する２つの長辺と対向する２つの短辺とからなる四角形（長方形）になっており、例えばその寸法は１１ｍｍ×５ｍｍ、その厚さは０．２ｍｍである。なお、実施の形態で使用する接着剤ＤＦは、例えばフィルム状の接着剤（樹脂シート）である。
また、半導体チップＳＣは、これに限定されないが、主に、半導体基板と、この半導体基板の主面（表面）に形成された複数の半導体素子と、半導体基板の主面において絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜とを有する構成になっている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム、タングステンまたは銅等の金属膜で形成されている。表面保護膜は、例えば酸化シリコン膜または窒化シリコン膜等の無機絶縁膜および有機絶縁膜を積み重ねた多層膜で形成されている。
半導体チップＳＣの主面には、前述した半導体素子と電気的に接続された複数の電極パッドＥＰが形成されている。半導体チップＳＣの２つの短辺のそれぞれの中心を結ぶ線を仮想中心線ＣＬとすると、半導体チップＳＣの一方の長辺と仮想中心線ＣＬとの間に、半導体チップＳＣの一方の長辺に近接して一列に配置された複数の電極パッドＥＰと、仮想中心線ＣＬに近接して一列に配置された複数の電極パッドＥＰが形成されている。また、半導体チップＳＣの他方の長辺と仮想中心線ＣＬとの間に、半導体チップＳＣの他方の長辺に近接して一列に配置された複数の電極パッドＥＰと、仮想中心線ＣＬに近接して一列に配置された複数の電極パッドＥＰが形成されている。
すなわち、半導体チップＳＣの主面には、一方の長辺に平行で、かつ一方の長辺に近接して複数の電極パッドＥＰが一列に配置された第１電極パッド群ＧＥＰ１と、この第１電極パッド群ＧＥＰ１と仮想中心線ＣＬとの間に、一方の長辺に平行で、かつ仮想中心線ＣＬに近接して複数の電極パッドＥＰが一列に配置された第２電極パッド群ＧＥＰ２とが形成されている。さらに、半導体チップＳＣの主面には、他方の長辺に平行で、かつ他方の長辺に近接して複数の電極パッドＥＰが一列に配置された第３電極パッド群ＧＥＰ３と、この第３電極パッド群ＧＥＰ３と仮想中心線ＣＬとの間に、他方の長辺に平行で、かつ仮想中心線ＣＬに近接して複数の電極パッドＥＰが一列に配置された第４電極パッド群ＧＥＰ４とが形成されている。
このように、これら複数の電極パッドＥＰが、半導体チップＳＣの中央部にも配置されているのは（図１に示す仮想中心線ＣＬに近接した第２電極パッド群ＧＥＰ２および第４電極パッド群ＧＥＰ４）、前述したように、フリップチップボンディング用に設計された半導体チップＳＣをそのまま流用しているためである。
さらに、仮想中心線ＣＬに近接して配置された上記第２電極パッド群ＧＥＰ２では、その中程に位置する隣り合う電極パッドＥＰの間隔が、他の隣り合う電極パッドＥＰの間隔よりも広い箇所が設けられている。同様に、仮想中心線ＣＬに近接して配置された上記第４電極パッド群ＧＥＰ４では、その中程に位置する隣り合う電極パッドＥＰの間隔が、他の隣り合う電極パッドＥＰの間隔よりも広い箇所が設けられている。
また、仮想中心線ＣＬを軸として、第１電極パッド群ＧＥＰ１と第３電極パッド群ＧＥＰ３とは対称に配置され、第２電極パッド群ＧＥＰ２と第４電極パッド群ＧＥＰ４とは対称に配置されている。
これら複数の電極パッドＥＰは、半導体チップＳＣの多層配線層のうちの最上層の配線からなり、半導体チップＳＣの表面保護膜にそれぞれの電極パッドＥＰに対応して形成された開口部により露出している。
＜配線基板＞
配線基板ＩＳは、その厚さ方向と交差する平面形状が第１辺Ｌ１と、第１辺Ｌ１と反対側の第２辺Ｌ２と、第１辺Ｌ１に直交する第３辺Ｌ３と、第３辺Ｌ３と反対側の第４辺Ｌ４とからなる四角形になっており、例えばその平面寸法は１５ｍｍ×１３ｍｍである。配線基板ＩＳは、多層配線構造から成り、実施の形態では４つの配線層ＭＬ１，ＭＬ２，ＭＬ３，ＭＬ４を有している。
詳細に説明すると、配線基板ＩＳは、コア材（基材）Ｃと、このコア材Ｃの表面Ｃｘに形成された配線層（図２および図３の配線基板ＩＳにおける上から２番目の配線層（第２配線層））ＭＬ２と、この配線層ＭＬ２を覆うように形成された絶縁層（上層絶縁層）ＩＵと、この絶縁層ＩＵの表面に形成された配線層（図２および図３の配線基板ＩＳにおける最上層の配線層（第１配線層））ＭＬ１とを有している。ここで、最上層の配線層ＭＬ１の一部からなる複数のボンディングパッドＢＬが、この最上層の配線層ＭＬ１を覆うようにして形成された保護膜ＩＬＵから露出している。
さらに、配線基板ＩＳは、このコア材Ｃの表面Ｃｘと反対側の裏面Ｃｙに形成された配線層（図２および図３の配線基板ＩＳにおける上から３番目の配線層（第３配線層））ＭＬ３と、この配線層ＭＬ３を覆うように形成された絶縁層（下層絶縁層）ＩＤと、この絶縁層ＩＤの表面に形成された配線層（図２および図３の配線基板ＩＳにおける最下層の配線層（第４配線層））ＭＬ４とを有している。ここで、最下層の配線層ＭＬ４の一部からなる複数のバンプ・ランドＢＬＲが、この最下層の配線層ＭＬ４を覆うようにして形成された保護膜ＩＬＤから露出している。
また、配線基板ＩＳの各配線層ＭＬ１，ＭＬ２，ＭＬ３，ＭＬ４は、例えば銅を主成分とする金属膜で形成されている。配線基板ＩＳの上面ＩＳｘ側の保護膜ＩＬＵは、主に配線基板ＩＳの最上層に形成された配線ＭＬ１を保護する目的で形成され、配線基板ＩＳの下面ＩＳｙ側の保護膜ＩＬＤは、主に配線基板ＩＳの最下層に形成された配線ＭＬ４を保護する目的で形成されている。
また、配線基板ＩＳは、絶縁層ＩＵに形成された複数のスルーホールＶＵ、絶縁層ＩＤに形成された複数のスルーホールＶＤ、およびコア材Ｃの表面Ｃｘから裏面Ｃｙに向かって形成された複数の貫通孔（ビア）ＶＩのそれぞれの内部（内壁）に導電性部材（配線）を有している。なお、配線基板ＩＳの各絶縁層ＩＤ，ＩＵは、例えばガラス繊維にエポキシ系またはポリイミド系の熱硬化性の樹脂を含浸させた高弾性樹脂で形成されている。
また、配線基板ＩＳの上面ＩＳｘには、複数のボンディングパッドＢＬが形成されている。これらボンディングパッドＢＬは、前述したように、最上層の配線層ＭＬ１の一部分で構成され、保護膜ＩＬＵにそれぞれのボンディングパッドＢＬに対応して形成された開口部により露出している。
さらに、複数のボンディングパッドＢＬは、半導体チップＳＣの搭載領域の外側であって、半導体チップＳＣの一方の長辺から配線基板ＩＳの第１辺Ｌ１の間の領域および半導体チップＳＣの他方の長辺から配線基板ＩＳの第２辺Ｌ２の間の領域に配置されている。
すなわち、配線基板ＩＳの上面ＩＳｘには、半導体チップＳＣの一方の長辺から配線基板ＩＳの第１辺Ｌ１の間の領域に、配線基板ＩＳの第１辺Ｌ１と平行して複数のボンディングパッドＢＬが一列に配置された第１ボンディングパッド群ＧＢＬ１が形成されている。また、この第１ボンディングパッド群ＧＢＬ１と配線基板ＩＳの第１辺Ｌ１との間に、配線基板ＩＳの第１辺Ｌ１と平行して複数のボンディングパッドＢＬが一列に配置された第２ボンディングパッド群ＧＢＬ２が形成されている。さらに、配線基板ＩＳの上面ＩＳｘには、半導体チップＳＣの他方の長辺から配線基板ＩＳの第２辺Ｌ２の間の領域に、配線基板ＩＳの第２辺Ｌ２と平行して複数のボンディングパッドＢＬが一列に配置された第３ボンディングパッド群ＧＢＬ３が形成されている。また、この第３ボンディングパッド群ＧＢＬ３と配線基板ＩＳの第２辺Ｌ２との間に、配線基板ＩＳの第２辺Ｌ２と平行して複数のボンディングパッドＢＬが一列に配置された第４ボンディングパッド群ＧＢＬ４が形成されている。
また、仮想中心線ＣＬを軸として、第１ボンディングパッド群ＧＢＬ１と第３ボンディングパッド群ＧＢＬ３とは対称に配置され、第２ボンディングパッド群ＧＢＬ２と第４ボンディングパッド群ＧＢＬ４とは対称に配置されている。
また、配線基板ＩＳの下面ＩＳｙには、複数のバンプ・ランドＢＬＲが形成されている。これらバンプ・ランドＢＬＲは、前述したように、最下層の配線層ＭＬ４の一部分で構成され、保護膜ＩＬＤにそれぞれのバンプ・ランドＢＬＲに対応して形成された開口部により露出している。
実施の形態においては、最上層の配線層ＭＬ１の平面レイアウトおよびコア材Ｃの裏面に形成された配線層ＭＬ３の平面レイアウトも主要な特徴の１つとなっており、その詳細および効果等についは、図４〜図８を用いた以降の説明で明らかにする。
配線基板ＩＳに形成された複数の最上層の配線層ＭＬ１と複数の最下層の配線層ＭＬ４とは、絶縁層ＩＵに形成された複数のスルーホールＶＵ、コア材Ｃを貫通する複数の貫通孔ＶＩ、および絶縁層ＩＤに形成された複数のスルーホールＶＤの内部（内壁）に形成された導電性部材（配線）によってそれぞれ電気的に接続されている。
＜導電性ワイヤ＞
半導体チップＳＣの主面に形成された複数の電極パッドＥＰと、配線基板ＩＳの上面ＩＳｘに形成された複数のボンディングパッドＢＬとが、複数の導電性ワイヤＣＷによってそれぞれ電気的に接続されている（図２および図３には、複数の導電性ワイヤＣＷのうちの一部を記載）。導電性ワイヤＣＷには、例えば２３μｍφの金線を用いる。導電性ワイヤＣＷは、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法により、半導体チップＳＣの主面に配置された電極パッドＥＰおよび配線基板ＩＳの上面ＩＳｘに配置されたボンディングパッドＢＬに接続される。
前述したように、半導体チップＳＣの主面には、第１電極パッド群ＧＥＰ１、第２電極パッド群ＧＥＰ２、第３電極パッド群ＧＥＰ３および第４電極パッド群ＧＥＰ４が形成されている。また、配線基板ＩＳの上面ＩＳｘには、第１ボンディングパッド群ＧＢＬ１、第２ボンディングパッド群ＧＢＬ２、第３ボンディングパッド群ＧＢＬ３および第４ボンディングパッド群ＧＢＬ４が形成されている。
そこで、第１電極パッド群ＧＥＰ１に属する複数の電極パッドＥＰと第１ボンディングパッド群ＧＢＬ１に属する複数のボンディングパッドＢＬとをそれぞれ複数の導電性ワイヤＣＷで接続する。また、第２電極パッド群ＧＥＰ２に属する複数の電極パッドＥＰと第２ボンディングパッド群ＧＢＬ２に属する複数のボンディングパッドＢＬとをそれぞれ複数の導電性ワイヤＣＷで接続する。
第２電極パッド群ＧＥＰ２と第２ボンディングパッド群ＧＢＬ２とを接続する複数の導電性ワイヤＣＷは、第１電極パッド群ＧＥＰ１と第１ボンディングパッド群ＧＢＬ１とを接続する複数の導電性ワイヤＣＷとの接触を避ける必要がある。そのため、第２電極パッド群ＧＥＰ２と第２ボンディングパッド群ＧＢＬ２とを接続する複数の導電性ワイヤＣＷは、第１電極パッド群ＧＥＰ１と第１ボンディングパッド群ＧＢＬ１とを接続する複数の導電性ワイヤＣＷと離間して、その上方に形成される。
よって、第２電極パッド群ＧＥＰ２と第２ボンディングパッド群ＧＢＬ２とを接続する複数の導電性ワイヤＣＷは、第１電極パッド群ＧＥＰ１と第１ボンディングパッド群ＧＢＬ１とを接続する複数の導電性ワイヤＣＷよりも長くなる。例えば第１電極パッド群ＧＥＰ１と第１ボンディングパッド群ＧＢＬ１とを接続する複数の導電性ワイヤＣＷの長さは３．５〜４．０ｍｍの範囲であり、第２電極パッド群ＧＥＰ２と第２ボンディングパッド群ＧＢＬ２とを接続する複数の導電性ワイヤＣＷは０．８〜１．１ｍｍの範囲である。
同様に、第３電極パッド群ＧＥＰ３に属する複数の電極パッドＥＰと第３ボンディングパッド群ＧＢＬ３に属する複数のボンディングパッドＢＬとをそれぞれ複数の導電性ワイヤＣＷで接続し、第４電極パッド群ＧＥＰ４に属する複数の電極パッドＥＰと第４ボンディングパッド群ＧＢＬ４に属する複数のボンディングパッドＢＬとをそれぞれ複数の導電性ワイヤＣＷで接続する。
第４電極パッド群ＧＥＰ４と第４ボンディングパッド群ＧＢＬ４とを接続する複数の導電性ワイヤＣＷは、第３電極パッド群ＧＥＰ３と第３ボンディングパッド群ＧＢＬ３とを接続する複数の導電性ワイヤＣＷとの接触を避ける必要がある。そのため、第４電極パッド群ＧＥＰ４と第４ボンディングパッド群ＧＢＬ４とを接続する複数の導電性ワイヤＣＷは、第３電極パッド群ＧＥＰ３と第３ボンディングパッド群ＧＢＬ３とを接続する複数の導電性ワイヤＣＷと離間して、その上方に形成される。
よって、第４電極パッド群ＧＥＰ４と第４ボンディングパッド群ＧＢＬ４とを接続する複数の導電性ワイヤＣＷは、第３電極パッド群ＧＥＰ３と第３ボンディングパッド群ＧＢＬ３とを接続する複数の導電性ワイヤＣＷよりも長くなる。例えば第３電極パッド群ＧＥＰ３と第３ボンディングパッド群ＧＢＬ３とを接続する複数の導電性ワイヤＣＷの長さは３．５〜４．０ｍｍの範囲であり、第４電極パッド群ＧＥＰ４と第４ボンディングパッド群ＧＢＬ４とを接続する複数の導電性ワイヤＣＷは０．８〜１．１ｍｍの範囲である。
また、第２ボンディングパッド群ＧＢＬ２に属する複数のボンディングパッドＢＬの互いの間隔は、第２電極パッド群ＧＥＰ２に属する複数の電極パッドＥＰの互いの間隔よりも広い。同様に、第４ボンディングパッド群ＧＢＬ４に属する複数のボンディングパッドＢＬの互いの間隔は、第４電極パッド群ＧＥＰ４に属する複数の電極パッドＥＰの互いの間隔よりも広い。このため、例えば等間隔で一列に複数の電極パッドＥＰを配置した場合、配線基板ＩＳの第３辺Ｌ３および第４辺Ｌ４に近い導電性ワイヤＣＷほど、その長さが長くなる。
しかし、実施の形態では、半導体チップＳＣの主面に形成された第２電極パッド群ＧＥＰ２および第４電極パッド群ＧＥＰ４において、その中程に位置する隣り合う電極パッドＥＰの間隔を他の隣り合う電極パッドＥＰの間隔よりも広く設けている。これにより、等間隔で一列に複数の電極パッドＥＰを配置した場合の複数の導電性ワイヤＣＷの長さの範囲よりも、実施の形態では複数の導電性ワイヤＣＷの長さの範囲を小さくすることができて、例えば３．５〜４．０ｍｍとすることができる。
＜樹脂封止体＞
半導体チップＳＣおよび複数の導電性ワイヤＣＷは、配線基板ＩＳの上面ＩＳｘ上に形成された樹脂封止体ＲＳによって封止されている。樹脂封止体ＲＳは、高流動化を図る目的として、例えばフェノール系硬化剤および多数（例えば質量分率で８０〜９０％）のフィラー（例えば溶融シリカ）等が添加されたエポキシ系の熱硬化性絶縁樹脂で形成されている。
＜外部端子＞
配線基板ＩＳの下面ＩＳｙには複数の外部端子ＳＢが形成されており、これら外部端子ＳＢは、複数のバンプ・ランドＢＬＲとそれぞれ電気的に、かつ機械的に接続されている。外部端子ＳＢとしては、鉛を実質的に含まない鉛フリー半田組成の半田バンプ、例えばＳｎ−３［ｗｔ％］Ａｇ−０．５［ｗｔ％］Ｃｕ組成の半田バンプが用いられる。
≪配線基板（パッケージ基板）≫
実施の形態による配線基板（パッケージ基板）について図４〜図８を用いて説明する。図４は、実施の形態による配線基板を構成する上層絶縁層の表面（第１面）を示す要部平面図である。図５は、実施の形態による配線基板を構成するコア材（基材）の表面（第２面）を示す要部平面図である。図６は、実施の形態による配線基板を構成するコア材（基材）の裏面（第３面）を示す要部平面図である。図７は、実施の形態による配線基板を構成する下層絶縁層の表面（第４面）を示す要部平面図である。図８は、実施の形態による配線基板の上面に形成された複数のボンディングパッドの一部を拡大して示す要部平面図である。
前述したように、実施の形態では、フリップチップボンディング用に設計された半導体チップＳＣをそのまま流用して、ワイヤボンディング用に用いているため、フリップチップ用の配線基板をそのまま用いることはできない。
そこで、実施の形態では、配線基板ＩＳを構成する絶縁層ＩＵの表面（第１面）に形成される配線層（図２および図３の配線基板ＩＳにおける最上層の配線層）ＭＬ１およびコア材Ｃの裏面（第３面）Ｃｙに形成される配線層（図２および図３の配線基板ＩＳにおける上から３番目の配線層）ＭＬ３のレイアウトを変更を行うことにより、フリップチップボンディング品とワイヤボンディング品とにおいて半導体装置ＳＭの入出力信号位置を同じにしている。また、配線基板ＩＳを構成する絶縁層ＩＵの表面（第１面）に形成される配線層ＭＬ１とコア材Ｃの裏面Ｃｙに形成される配線層ＭＬ３との間の干渉を防止するため（ノイズ対策）、コア材Ｃの表面（第２面）Ｃｘに形成された配線層（図２および図３の配線基板ＩＳにおける上から２番目の配線層）ＭＬ２にはＧＮＤ配線を形成している。
なお、図４〜図７を用いた以下の説明では、配線基板ＩＳの第３辺Ｌ３の中心と第４辺Ｌ４の中心とを結ぶ線を仮想中心線（実施の形態では、半導体チップＳＣにおいて設定した仮想中心線ＣＬと重なる）とし、第１辺Ｌ１と仮想中心線との間の配線基板ＩＳの領域を第１領域Ａ１と言い、第２辺Ｌ２と仮想中心線との間の配線基板ＩＳの領域を第２領域Ａ２と言う。また、配線基板ＩＳの仮想中心線に沿った方向（第３辺（第４辺）から第４辺（第３辺）へ向かう方向）をｙ方向と言い、ｙ方向と配線基板ＩＳの上面ＩＳｘ（コア材Ｃの表面Ｃｘ、コア材Ｃの裏面Ｃｙ、配線基板ＩＳの下面ＩＳｙ）において直交する方向（第１辺（第２辺）から第２辺（第１辺）へ向かう方向）をｘ方向と言う。
図４に、配線基板ＩＳを構成する絶縁膜ＩＵの表面（第１面）に形成される配線層ＭＬ１の平面レイアウトを示す。
配線層ＭＬ１を用いて、主に、フリップチップボンディング用に設計された半導体チップを流用したことによりｘ方向に生じる配線のずれを修正する。
フリップチップボンディング用に設計された半導体チップＳＣをワイヤボンディング用として流用しているため、第２領域Ａ２の配線基板ＩＳの外部端子ＳＢに入力された信号の一部を、第１領域Ａ１の第１ボンディングパッド群ＧＢＬ１および第２ボンディングパッド群ＧＢＬ２へ送る必要がある。また、第１領域Ａ１の配線基板ＩＳの外部端子ＳＢに入力された信号の一部を、第２領域Ａ２の第３ボンディングパッド群ＧＢＬ３および第４ボンディングパッド群ＧＢＬ４へ送る必要がある。逆に、第１領域Ａ１の第１ボンディングパッド群ＧＢＬ１および第２ボンディングパッド群ＧＢＬ２に半導体チップＳＣから送られた信号の一部を第２領域Ａ２の配線基板ＩＳの外部端子ＳＢへ送る必要がある。また、第２領域Ａ２の第３ボンディングパッド群ＧＢＬ３および第４ボンディングパッド群ＧＢＬ４に半導体チップＳＣから送られた信号の一部を第１領域Ａ１の配線基板ＩＳの外部端子ＳＢへ送る必要がある。
このため、配線層ＭＬ１には、第１領域Ａ１に形成された第１ボンディングパッド群ＧＢＬ１または第２ボンディングパッド群ＧＢＬ２に属する複数のボンディングパッドＢＬと第２領域Ａ２に形成された複数のスルーホールＶＵとをそれぞれ繋ぐ比較的長い複数の配線層ＭＬ１がｘ方向に形成される。同様に、第２領域Ａ２に形成された第３ボンディングパッド群ＧＢＬ３または第４ボンディングパッド群ＧＢＬ４に属する複数のボンディングパッドＢＬと第１領域Ａ１に形成された複数のスルーホールＶＵとをそれぞれ繋ぐ比較的長い複数の配線層ＭＬ１がｘ方向に形成される。これにより、絶縁層ＩＵの表面においては、第１領域Ａ１の複数のボンディングパッドＢＬからそれぞれ第２領域Ａ２へ延びる配線層ＭＬ１と、第２領域Ａ２の複数のボンディングパッドＢＬからそれぞれ第１領域へ延びる配線層ＭＬ１とが互いに隣り合って配置されている領域がある。
また、配線層ＭＬ１は、主として電解めっき法により形成される。このため、配線基板ＩＳの第１辺Ｌ１および第２辺Ｌ２にはめっき用の電極（図示は省略）が形成されており、複数のボンディングパッドＢＬとめっき用の電極とを繋ぐ複数の配線層ＭＬ１も、絶縁層ＩＵの表面に形成されている。
図５に、コア材Ｃの表面（第２面）Ｃｘに形成される配線層（ＧＮＤ配線層）ＭＬ２の平面レイアウトを示す。
配線基板ＩＳを構成する絶縁層ＩＵの表面に形成される配線層ＭＬ１とコア材Ｃの裏面Ｃｙに形成される配線層ＭＬ３との間に配線層（ＧＮＤ配線層）ＭＬ２を設けることにより、配線層ＭＬ１と配線層ＭＬ３との間の干渉を防ぎ、また外部からのノイズを伝わり難くして電源を安定させることができる。
図６に、コア材Ｃの裏面（第３面）Ｃｙに形成される配線層ＭＬ３の平面レイアウトを示す。
コア材Ｃの裏面Ｃｙの配線層ＭＬ３を用いて、主に、フリップチップボンディング用に設計された半導体チップを流用したことによりｙ方向に生じる配線のずれを修正する。
ｘ方向に延在する配線層ＭＬ１を変更しただけでは、フリップチップボンディング用の配線基板をワイヤボンディング用の配線基板に適用することが難しい。このため、コア材Ｃの裏面Ｃｙに形成される配線層ＭＬ３によって、ｙ方向に生じる配線のずれを修正する。
図７に、配線基板ＩＳを構成する絶縁層ＩＤの表面（第４面）に形成される配線層ＭＬ４の平面レイアウトを示す。
配線基板ＩＳを構成する絶縁層ＩＤの表面には、複数の最下層の配線層ＭＬ４が形成されており、その一部により複数のバンプ・ランドＢＬＲが構成されている。
ところで、前述の図４に示したように、配線基板ＩＳを構成する絶縁層ＩＵの表面には、第１領域Ａ１に形成された第１ボンディングパッド群ＧＢＬ１または第２ボンディングパッド群ＧＢＬ２に属する複数のボンディングパッドＢＬと第２領域Ａ２に形成された複数のスルーホールＶＵとをそれぞれ繋ぐ比較的長い複数の配線層ＭＬ１が形成される。また、第２領域Ａ２に形成された第３ボンディングパッド群ＧＢＬ３または第４ボンディングパッド群ＧＢＬ４に属する複数のボンディングパッドＢＬと第１領域に形成された複数のスルーホールＶＵとをそれぞれ繋ぐ比較的長い配線層ＭＬ１が形成される。
通常、ノイズが大きい信号配線では、配線層を短くする、またはノイズに弱い回路の傍に配線層を配置しないことにより、クロストーク（繋がっていない配線間に電流が流れる現象）の問題を回避している。しかし、配線層ＭＬ１は比較的長いために、クロストークが生じる恐れがある。そこで、特にノイズの影響を抑えたい配線領域では、信号配線の両側にＧＮＤ配線を配置するコプレーナ線路とする。
従って、図８に示すように、複数のボンディングパッドＢＬの中には、信号配線Ｓに繋がるボンディングパッドＢＬの両側に、このボンディングパッドＢＬと離間して、ＧＮＤ配線Ｇに繋がるボンディングパッドＢＬが配置されているものがある。
このように、本実施の形態による半導体装置によれば、フリップチップボンディング用に設計された半導体チップＳＣをそのまま流用して、ワイヤボンディング方式を採用した半導体製品の組立てを行うことができる。これにより、半導体製品の組立てコストを低減することができる。また、半導体チップＳＣを搭載する配線基板ＩＳの下面ＩＳｙに形成された複数の外部端子ＳＢの位置を、フリップチップボンディング方式により組立てられた半導体装置と、ワイヤボンディング方式により組立てられた半導体装置とで同じとし、両者における入出力信号の位置を同じとしている。よって、半導体装置を実装する実装基板の配線のレイアウト等を変更することなく、フリップチップボンディング方式により組立てられた半導体装置も、ワイヤボンディング方式により組立てられた半導体装置も同一の実装基板に搭載することができる。
また、フリップチップボンディング用に設計された半導体チップＳＣをそのまま流用して、ワイヤボンディング方式を採用した半導体製品の組立てを行うと、相対的に長い導電性ワイヤＣＷを使用することになり、例えばクロストークの問題が生じる。しかし、この問題は、コプレーナ線路を適用することにより回避することができる。さらに、配線基板ＩＳを構成する絶縁層ＩＵの表面（第１面）とコア材Ｃの裏面（第３面）Ｃｙとの間に、ＧＮＤ配線層（コア材Ｃの表面（第２面）Ｃｘに形成された配線層ＭＬ２）を設けることにより、絶縁層ＩＵの表面（第１面）に形成された配線層ＭＬ１とコア材Ｃの裏面（第３面）Ｃｙに形成された配線層ＭＬ３との間の干渉を防ぐことができる。
≪半導体装置の製造方法≫
ところで、フリップチップボンディング用に設計された半導体チップでは、半導体チップの周縁部（半導体チップの縁から内側の一部）だけでなく中央部にも複数の電極パッドが配置されている。そのため、半導体チップの中央部に位置する電極パッドと配線基板の主面に形成されたボンディングパッドとを接続する導電性ワイヤは、半導体チップの周縁部に位置する電極パッドと配線基板の主面に形成されたボンディングパッドとを接続する導電性ワイヤよりも長くなってしまう。導電性ワイヤが長くなると、半導体チップおよび導電性ワイヤを樹脂封止する際に、ワイヤ流れが生じて、隣り合う導電性ワイヤが接触する危険性がある。
そこで、本発明者らは、封止樹脂に高流動性樹脂を採用する検討を行った。しかし、複数の半導体チップを樹脂封止した多数個取り配線基板に、樹脂封止側が凸となる反りが発生し、樹脂封止後の多数個取り配線基板が搬送用カセットに挿入できないという不具合が生じた。実施の形態では、上記多数個取り配線基板の反りを低減するために、多数個取り配線基板の長辺と半導体チップの短辺とが平行するように、半導体チップを多数個取り配線基板の上面のチップ搭載領域に搭載する。
実施の形態による半導体装置の組立て工程を図９〜図１８を用いて工程順に説明する。図９は、実施の形態による半導体装置の組立て手順を説明する工程図である。図１０、図１２、図１３、図１７および図１８は、実施の形態による半導体装置の組立て工程を説明する半導体装置の要部断面図である。図１１は、実施の形態による複数の半導体チップを搭載した多数個取り配線基板の要部平面図である。図１４は、実施の形態による樹脂封止した多数個取り配線基板を樹脂封止体を透視して示す複数の半導体チップを搭載した多数個取り配線基板の要部平面図、図１５は、本発明者らが比較検討した、樹脂封止した多数個取り配線基板を樹脂封止体を透視して示す複数の半導体チップを搭載した多数個取り配線基板の要部平面図である。図１６は、多数個取り配線基板の反り量を説明するグラフ図である。
＜チップダイシング工程＞
まず、半導体ウエハを準備する。半導体ウエハの主面の各チップ領域には、複数の半導体素子が形成されている。続いて、半導体ウエハの主面と反対側の裏面を研削することにより、半導体ウエハの厚さを所定の厚さまで薄くする。
次に、ダイシングテープの上面と半導体ウエハの裏面とを対向させて、両者を樹脂シートを介して貼り付ける。続いて、例えばダイヤモンド微粒を貼り付けた極薄の円形刃を用いて、半導体ウエハおよび樹脂シートをスクライブ領域に沿って縦、横に切断する。半導体ウエハは半導体チップに個片化されるが、個片化された後も半導体チップはダイシングテープを介してフレームに固定されているため、整列した状態を維持している。
＜チップマウント工程＞
次に、図１０および図１１に示すように、半導体チップが搭載される複数のチップ搭載領域を有する多数個取り配線基板ＩＳＡを準備する。多数個取り配線基板ＩＳＡは、その厚さ方向と交差する平面形状が２つの長辺と２つの短辺とからなる四角形（長方形）になっており、１個の半導体チップが搭載される１個のブロック（前述の図１〜図３を用いて説明した配線基板ＩＳに該当）がマトリックス状に区画形成された基板である。図１１には、１個の配線基板ＩＳが、平面上の縦方向に３個、横方向に１４個配列された多数個取り配線基板ＩＳＡを例示している。
多数個取り配線基板ＩＳＡには、前述した配線基板ＩＳがマトリックス状に区画形成されているが、多数個取り配線基板ＩＳＡの長辺と、第１ボンディングパッド群ＧＢＬ１、第２ボンディングパッド群ＧＢＬ２、第３ボンディングパッド群ＧＢＬ３および第４ボンディングパッド群ＧＢＬ４にそれぞれ属する複数のボンディングパッドＢＬが一列に並んだ方向とが平行している。
次に、半導体チップＳＣをダイシングテープから引き剥がしてピックアップする。ピックアップされた半導体チップＳＣは、多数個取り配線基板ＩＳＡの上面（主面、表面）ＩＳＡｘの所定のチップ搭載領域に搬送される。続いて、半導体チップＳＣの裏面に接着している樹脂剤ＤＦと多数個取り配線基板ＩＳＡのチップ搭載領域の保護膜ＩＬＵとを対向させて、熱および圧力を加えることで、多数個取り配線基板ＩＳＡのチップ搭載領域に半導体チップＳＣを貼り付ける。
ここで、多数個取り配線基板ＩＳＡは、長辺と、この長辺と交差する短辺とを有するが、多数個取り配線基板ＩＳＡの長辺と半導体チップＳＣの短辺とが平行するように、半導体チップＳＣは、多数個取り配線基板ＩＳＡのチップ搭載領域に搭載される。このように、多数個取り配線基板ＩＳＡのチップ搭載領域に半導体チップＳＣを搭載することにより、後に説明するように、樹脂封止体ＲＳの反りを低減することができる。その効果については後の工程、例えば封入工程等において詳細に説明する。
＜ワイヤボンディング工程＞
次に、図１２に示すように、半導体チップＳＣの主面に露出した複数の電極パッドＥＰ（前述の図１参照）と、多数個取り配線基板ＩＳＡのチップ搭載領域の周囲に形成された複数のボンディングパッドＢＬとを、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法（ボールボンディング法）により、複数の導電性ワイヤＣＷを用いてそれぞれ電気的に接続する。導電性ワイヤＣＷには、例えば２３μｍφの金線を用いる。
また、主として、正ボンディング方式（半導体チップＳＣの電極パッドＥＰと導電性ワイヤＣＷの一部を接続した後に、ボンディングパッドＢＬと導電性ワイヤＣＷの他部を接続する方式）を用いるが、逆ボンディング方式（ボンディングパッドＢＬと導電性ワイヤＣＷの一部を接続した後に、半導体チップＳＣの電極パッドＥＰと導電性ワイヤＣＷの他部を接続する方式）を用いても良い。
＜樹脂封入工程（モールド工程）＞
次に、図１３および図１４に示すように、半導体チップＳＣを搭載した多数個取り配線基板ＩＳＡの上面ＩＳＡｘのみを樹脂封止体ＲＳ（図１４では、樹脂封止体ＲＳを透視して示す）によって封止する。封止には、例えば成型金型を備えるモールド装置を用いる。まず、モールド装置の下金型に、複数の半導体チップＳＣが搭載された多数個取り配線基板ＩＳＡを設置する。続いて、上金型と下金型により多数個取り配線基板ＩＳＡを固定した後、樹脂タブレットをプレヒータで加熱し、樹脂粘度を下げてから液状化した封止用樹脂を成型金型内へ圧送する。続いて、成型金型内に充填された封止用樹脂を重合反応により硬化させた後、上金型と下金型とを開けて、封止用樹脂で覆われた多数個取り配線基板ＩＳＡを取り出す。
封止用樹脂には、高流動化を図る目的として、例えばフェノール系硬化剤および多数（例えば質量分率で８０〜９０％）のフィラー（例えば溶融シリカ）等が添加されたエポキシ系の熱硬化性絶縁樹脂を用いる。使用した封止用樹脂のスパイラルフロー金型により測定した流動性は、１００ｃｍ以上である。
実施の形態では、ワイヤ流れにより、複数の導電性ワイヤＣＷが互いに接触することを回避するために、収縮力が大きい高流動性樹脂を用いている。封止工程後のエージング工程において加熱処理を行うが、この加熱処理後の冷却において、まず、先に多数個取り配線基板ＩＳＡの下面ＩＳＡｙ側が冷えていく。これは、高流動性樹脂に覆われていない多数個取り配線基板ＩＳＡの下面（実装面、裏面）ＩＳＡｙ側の放熱性が高流動性樹脂に覆われている多数個取り配線基板ＩＳＡの上面ＩＳＡｘ側の放熱性よりも良いためである。その後、高流動性樹脂が、多数個取り配線基板ＩＳＡ側から徐々に冷えて固まるため、多数個取り配線基板ＩＳＡ側の高流動性樹脂の収縮が、多数個取り配線基板ＩＳＡと反対側の高流動性樹脂の収縮よりも大きくなり、多数個取り配線基板ＩＳＡが反ると推測される。
図１５に、本発明者らが比較検討した、樹脂封止した多数個取り配線基板を樹脂封止体を透視して示す半導体装置を搭載した多数個取り配線基板の要部平面図である。
前述の図１１および図１４を用いて説明した多数個取り配線基板ＩＳＡと同様に、多数個取り配線基板ＩＳＢは、その厚さ方向と交差する平面形状が長辺と短辺とからなる四角形（長方形）になっており、１個の半導体チップＳＣが搭載される領域からなる１個のブロックがマトリックス状に区画形成された基板である。そして、多数個取り配線基板ＩＳＢの長辺と半導体チップＳＣの長辺とが平行するように、半導体チップＳＣを多数個取り配線基板ＩＳＢのチップ搭載領域に搭載している。
しかし、このように半導体チップＳＣを搭載した場合、多数個取り配線基板ＩＳＢの長辺方向に配置された隣り合う半導体チップＳＣの間隔（Ｗ１）が比較的狭くなる。そのため、一列に連なって多数個取り配線基板ＩＳＢの長辺方向に配置された複数の半導体チップＳＣが、多数個取り配線基板ＩＳＢに反りが発生しやすい状態を生み出していると考えられる。
そこで、実施の形態では、前述の図１１および図１４に示すように、多数個取り配線基板ＩＳＡの長辺と半導体チップＳＣの短辺とが平行するように、半導体チップＳＣを多数個取り配線基板ＩＳＡのチップ搭載領域に搭載する。このように半導体チップＳＣを配置することにより、多数個取り配線基板ＩＳＢの長辺と半導体チップＳＣの長辺とが平行するように半導体チップＳＣを搭載した場合よりも、多数個取り配線基板ＩＳＡの長辺方向に配置された隣り合う半導体チップＳＣの間隔（Ｗ２）が広くなり、多数個取り配線基板ＩＳＡに反りを生み出し難い状態とすることができる。よって、多数個取り配線基板ＩＳＡの長辺と半導体チップＳＣの短辺とが平行するように、半導体チップＳＣを配置することにより、封止用樹脂の量が増加する事とあいまって、多数個取り配線基板ＩＳＡの反りが低減する。
図１６に、樹脂封止後における多数個取り配線基板の長辺と半導体チップの短辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板の反り量（Ａ）と、多数個取り配線基板の長辺と半導体チップの長辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板の反り量（Ｂ）を示す。
多数個取り配線基板の長辺と半導体チップの短辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板（例えば図１１および図１４に示す多数個取り配線基板ＩＳＡ）では、多数個取り配線基板の長辺と半導体チップの長辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板（例えば図１５に示す多数個取り配線基板ＩＳＢ）よりも、樹脂封止後の反り量が半分近くにまで減少していることが分かる。
＜エージング工程＞
次に、不要な封止用樹脂を除去し、さらに、例えば１７５℃の温度で２〜８時間の熱処理（焼き入れ、ポストキュアベーク）を行って重合反応を完成させる。これにより、複数の半導体チップＳＣの一部（上面および側面）、および複数の導電性ワイヤＣＷなどが多数個取り配線基板ＩＳＡの上面ＩＳＡｘ上を被覆する樹脂封止体ＲＳによって封止される。
前述の図１６に、エージング後における多数個取り配線基板の長辺と半導体チップの短辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板の反り量（Ａ）と、多数個取り配線基板の長辺と半導体チップの長辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板の反り量（Ｂ）を示す。
熱処理を加えることにより、多数個取り配線基板の長辺と半導体チップの短辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板、および多数個取り配線基板の長辺と半導体チップの長辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板のそれぞれの反り量は増加する。しかし、多数個取り配線基板の長辺と半導体チップの短辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板の反り量は、多数個取り配線基板の長辺と半導体チップの長辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板の反り量よりも小さい。
＜ボールマウント工程＞および＜ボールマウントリフロー工程＞
次に、図１７に示すように、多数個取り配線基板ＩＳＡを構成する絶縁層ＩＤの表面に形成された複数のバンプ・ランドＢＬＲにそれぞれ外部端子ＳＢを接続する。外部端子ＳＢは、例えばボール状の半田剤をボール供給法で供給した後、熱処理を施すことによって形成される。この熱処理は２００℃以上、例えば２４０〜２５０℃の温度で数秒間行われる。
前述の図１６に、ボールマウントリフロー後における多数個取り配線基板の長辺と半導体チップの短辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板の反り量（Ａ）と、多数個取り配線基板の長辺と半導体チップの長辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板の反り量（Ｂ）を示す。
熱処理を加えることにより、多数個取り配線基板の長辺と半導体チップの長辺とが平行するように複数の半導体チップを搭載した基板では、反り量が僅かに増加する。これに対して、多数個取り配線基板の長辺と半導体チップの短辺とが平行するように複数の半導体チップを搭載した多数個取り配線基板では、エージング後よりも反り量よりは減少する。これは、ボールマウントリフローにより、多数個取り配線基板に加わっていた樹脂封止体の応力の一部が解除されたためと考えられる。
＜パッケージダイシング工程＞
次に、図１８に示すように、多数個取り配線基板ＩＳＡをダイシングラインに沿ってダイシングして、半導体装置ＳＭを個々に分割する。その後、製品規格に沿って選別し、さらに最終外観検査を経て製品（半導体装置ＳＭ）が完成する。
このように、本実施の形態による半導体装置の製造方法によれば、フリップチップボンディング用に設計された半導体チップＳＣをそのまま流用して、ワイヤボンディング方式を採用した半導体製品を組立てを行うと、相対的に長い導電性ワイヤＣＷを使用することになる。しかし、隣り合う導電性ワイヤＣＷの接触を回避するために封止用樹脂に高流動性樹脂を用いても、多数個取り配線基板ＩＳＡの長辺と半導体チップＳＣの短辺とが平行するように、半導体チップＳＣを多数個取り配線基板ＩＳＡの上面ＩＳＡｘのチップ搭載領域に搭載することにより、複数の半導体チップＳＣを樹脂封止した多数個取り配線基板ＩＳＡの反りを低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前述した実施の形態では、第１ボンディングパッド群、第２ボンディングパッド群、第３ボンディングパッド群および第４ボンディングパッド群にそれぞれ属する複数のボンディングパッドを一列に配置したが、これに限定されるものではなく、各ボンディングパッド群において、例えば千鳥状に複数のボンディングパッドを配置してもよい。同様に、第１電極パッド群、第２電極パッド群、第３電極パッド群および第４電極パッド群にそれぞれ属する複数の電極パッドを一列に配置したが、これに限定されるものではなく、各電極パッド群において、例えば千鳥状に複数の電極パッドを配置してもよい。
また、前述した実施の形態では、仮想中心線を軸として、第１電極パッド群と第３電極パッド群とは対称に配置され、第２電極パッド群と第４電極パッド群とは対称に配置されるとした。また、仮想中心線を軸として、第１ボンディングパッド群と第３ボンディングパッド群とは対称に配置され、第２ボンディングパッド群と第４ボンディングパッド群とは対称に配置されるとしたが、これらに限定されるものではない。
Ａ１ 第１領域
Ａ２ 第２領域
ＢＬ ボンディングパッド（電極パッド、ボンドフィンガー）
ＢＬＲ バンプ・ランド（電極パッド）
Ｃ コア材（基材）
Ｃｘ 表面（第２面）
Ｃｙ 裏面（第３面）
ＣＬ 仮想中心線
ＣＷ 導電性ワイヤ
ＤＦ 接着剤（接着層、ダイパッド材）
ＥＰ 電極パッド
Ｇ ＧＮＤ配線
ＧＢＬ１ 第１ボンディングパッド群
ＧＢＬ２ 第２ボンディングパッド群
ＧＢＬ３ 第３ボンディングパッド群
ＧＢＬ４ 第４ボンディングパッド群
ＧＥＰ１ 第１電極パッド群
ＧＥＰ２ 第２電極パッド群
ＧＥＰ３ 第３電極パッド群
ＧＥＰ４ 第４電極パッド群
ＩＤ 絶縁層（下層絶縁層）
ＩＬＤ，ＩＬＵ 保護膜
ＩＳ 配線基板（パッケージ基板）
ＩＳｘ 上面（主面、表面、第１面）
ＩＳｙ 下面（実装面、裏面、第４面）
ＩＳＡ 多数個取り配線基板
ＩＳＡｘ 上面（主面、表面）
ＩＳＡｙ 下面（実装面、裏面）
ＩＳＢ 多数個取り配線基板
ＩＳＢｘ 上面（主面、表面）
ＩＵ 絶縁層（上層絶縁層）
Ｌ１ 第１辺
Ｌ２ 第２辺
Ｌ３ 第３辺
Ｌ４ 第４辺
ＭＬ１ 配線層（第１配線層）
ＭＬ２ 配線層（ＧＮＤ配線層、第２配線層）
ＭＬ３ 配線層（第３配線層）
ＭＬ４ 配線層（第４配線層）
ＲＳ 樹脂封止体（封止樹脂）
Ｓ 信号配線
ＳＢ 外部端子（バンプ電極、半田ボール）
ＳＣ 半導体チップ
ＳＭ 半導体装置
ＶＤ スルーホール
ＶＩ 貫通孔（ビア）
ＶＵ スルーホール
（実施の形態）
従来、フリップチップボンディング用に設計されたハイエンド品、例えば通信用メモリ向け高速ＳＲＡＭ（Static Random Access Memory）が形成された半導体チップをローエンド品として流用する際は、フリップチップボンディング方式を採用して半導体製品の組立てを行っていた。しかし、フリップチップボンディング方式を採用した半導体製品の組立てはプロセスが複雑であり、また、半導体製品が少量多品種であることから、組立てコストが高くなる。

Claims (16)

  1. 上面と、前記上面とは反対側の下面とを有する配線基板と、
    主面と、前記主面とは反対側の裏面とを有し、前記裏面と前記配線基板の前記上面とを対向させて前記配線基板の前記上面に接着剤を介して搭載された半導体チップと、
    を含む半導体装置であって、
    前記配線基板の厚さ方向と交差する平面形状が、第１辺と、前記第１辺と対向する第２辺と、前記第１辺に直交する第３辺と、前記第３辺と対向する第４辺とからなる四角形であり、
    前記半導体チップの厚さ方向と交差する平面形状が、対向する２つの長辺と対向する２つの短辺とからなる四角形であり、
    前記配線基板の前記上面には、
    チップ搭載領域の外側で、前記半導体チップの一方の長辺と前記配線基板の前記第１辺との間に、前記配線基板の前記第１辺と平行して、前記半導体チップの前記一方の長辺側から、複数のボンディングパッドからなる第１ボンディングパッド群と、複数のボンディングパッドからなる第２ボンディングパッド群とが形成され、
    前記チップ搭載領域の外側で、前記半導体チップの他方の長辺と前記配線基板の前記第２辺との間に、前記配線基板の前記第２辺と平行して、前記半導体チップの前記他方の長辺側から、複数のボンディングパッドからなる第３ボンディングパッド群と、複数のボンディングパッドからなる第４ボンディングパッド群とが形成され、
    前記半導体チップの前記主面には、
    前記半導体チップの前記２つの短辺のそれぞれの中心を結ぶ仮想中心線と前記一方の長辺との間に、前記半導体チップの前記一方の長辺と平行して、前記半導体チップの前記一方の長辺側から、複数の電極パッドからなる第１電極パッド群と、複数の電極パッドからなる第２電極パッド群とが形成され、
    前記半導体チップの前記仮想中心線と前記他方の長辺との間に、前記半導体チップの前記他方の長辺と平行して、前記半導体チップの前記他方の長辺側から、複数の電極パッドからなる第３電極パッド群と、複数の電極パッドからなる第４電極パッド群とが形成され、
    前記第１ボンディングパッド群に属する複数のボンディングパッドと、前記第１電極パッド群に属する複数の電極パッドとが、複数の第１導電性ワイヤによりそれぞれ電気的に接続され、前記第２ボンディングパッド群に属する複数のボンディングパッドと、前記第２電極パッド群に属する複数の電極パッドとが、複数の第２導電性ワイヤによりそれぞれ電気的に接続され、
    前記第３ボンディングパッド群に属する複数のボンディングパッドと、前記第３電極パッド群に属する複数の電極パッドとが、複数の第３導電性ワイヤによりそれぞれ電気的に接続され、前記第４ボンディングパッド群に属する複数のボンディングパッドと、前記第４電極パッド群に属する複数の電極パッドとが、複数の第４導電性ワイヤによりそれぞれ電気的に接続され、
    前記複数の第２導電性ワイヤの長さが前記複数の第１導電性ワイヤの長さよりも長く、前記複数の第４導電性ワイヤの長さが前記複数の第３導電性ワイヤの長さよりも長い。
  2. 請求項１記載の半導体装置において、
    前記第１ボンディングパッド群は、前記配線基板の前記第１辺と平行して一列に配置された複数のボンディングパッドから構成され、
    前記第２ボンディングパッド群は、前記第１ボンディングパッド群と前記配線基板の前記第１辺との間に、前記配線基板の前記第１辺と平行して一列に配置された複数のボンディングパッドから構成され、
    前記第３ボンディングパッド群は、前記配線基板の前記第２辺と平行して一列に配置された複数のボンディングパッドから構成され、
    前記第４ボンディングパッド群は、前記第３ボンディングパッド群と前記配線基板の前記第２辺との間に、前記配線基板の前記第２辺と平行して一列に配置された複数のボンディングパッドから構成される。
  3. 請求項１記載の半導体装置において、
    前記第１電極パッド群は、前記半導体チップの前記一方の長辺と平行し、かつ前記半導体チップの前記一方の長辺と近接して、一列に配置された複数の電極パッドから構成され、
    前記第２電極パッド群は、前記第１電極パッド群と前記半導体チップの前記仮想中心線との間に、前記半導体チップの前記一方の長辺と平行し、かつ前記半導体チップの前記仮想中心線と近接して、一列に配置された複数の電極パッドから構成され、
    前記第３電極パッド群は、前記半導体チップの前記他方の長辺と平行し、かつ前記半導体チップの前記他方の長辺と近接して、一列に配置された複数の電極パッドから構成され、
    前記第４電極パッド群は、前記第３電極パッド群と前記半導体チップの前記仮想中心線との間に、前記半導体チップの前記他方の長辺と平行し、かつ前記半導体チップの前記仮想中心線と近接して、一列に配置された複数の電極パッドから構成される。
  4. 請求項１記載の半導体装置において、
    前記半導体チップの前記仮想中心線を軸として、前記第１電極パッド群と前記第３電極パッド群とが対称に配置され、前記第２電極パッド群と前記第４電極パッド群とが対称に配置されている。
  5. 請求項１記載の半導体装置において、
    前記半導体チップの前記仮想中心線を軸として、前記第１ボンディングパッド群と前記第３ボンディングパッド群とが対称に配置され、前記第２ボンディングパッド群と前記第４ボンディングパッド群とが対称に配置されている。
  6. 請求項１記載の半導体装置において、
    前記第１導電性ワイヤ、前記第２導電性ワイヤ、前記第３導電性ワイヤおよび前記第４導電性ワイヤは金線である。
  7. 請求項１記載の半導体装置において、
    前記配線基板は、コア材と、前記コア材の表面に形成された第２配線層と、前記第２配線層を覆うように前記コア材の表面上に形成された上層絶縁層と、前記上層絶縁層の表面に形成された第１配線層と、前記コア材の裏面に形成された第３配線層と、前記第３配線層を覆うように前記コア材の裏面上に形成された下層絶縁層と、前記下層絶縁層の表面に形成された第４配線層と、含み、
    前記第１配線層は、前記配線基板の前記第１辺から前記第２辺へ向かう方向に延在する配線を有する。
  8. 請求項７記載の半導体装置において、
    前記第３配線層は、前記配線基板の前記第３辺から前記第４辺へ向かう方向に延在する配線を有する。
  9. 請求項７記載の半導体装置において、
    前記第２配線層はＧＮＤ配線を有する。
  10. 請求項１記載の半導体装置において、
    前記第１ボンディングパッド群、前記第２ボンディングパッド群、前記第３ボンディングパッド群および前記第４ボンディングパッド群にそれぞれ属する複数のボンディングパッドにおいて、信号配線に繋がるボンディングパッドの両側に、ＧＮＤ配線に繋がるボンディングパッドが配置されている。
  11. 以下の工程を含む半導体装置の製造方法：
    （ａ）上面と、前記上面とは反対側の下面とを有し、厚さ方向と交差する平面形状が対向する２つの長辺と対向する２つの短辺とからなる四角形であり、複数のチップ搭載領域が設けられた多数個取り配線基板を準備する工程；
    （ｂ）主面と、前記主面とは反対側の裏面とを有し、厚さ方向と交差する平面形状が対向する２つの長辺と対向する２つの短辺とからなる四角形の半導体チップを準備する工程；
    （ｃ）前記半導体チップの前記裏面と前記多数個取り配線基板の前記上面とを対向させて、複数の前記半導体チップを前記多数個取り配線基板の前記チップ搭載領域に接着剤を介してそれぞれ搭載する工程；
    （ｄ）前記半導体チップ毎に、前記半導体チップの前記主面に形成された複数の電極パッドと、前記多数個取り配線基板の前記上面に形成された複数のボンディングパッドとを複数の導電性ワイヤによりそれぞれ接続する工程；
    （ｅ）複数の前記半導体チップ、複数の前記導電性ワイヤ、および前記多数個取り配線基板の前記上面上を樹脂で封止することで、樹脂封止体を形成する工程；
    （ｆ）前記多数個取り配線基板の前記下面に形成された複数のバンプ・ランドに接続する複数の半田ボールを形成する工程、
    ここで、前記工程（ｃ）において、前記半導体チップの長辺と前記多数個取り配線基板の短辺とが平行となるように、前記半導体チップは搭載される。
  12. 請求項１１記載の半導体装置の製造方法において、前記工程（ｆ）の後、さらに以下の工程を含む：
    （ｇ）前記多数個取り配線基板をダイシングして、前記半導体チップを搭載した半導体装置を個片に切り離す工程。
  13. 請求項１１記載の半導体装置の製造方法において、
    前記工程（ｅ）で使用される前記樹脂のスパイラルフロー金型により測定した流動性は１００ｃｍ以上である。
  14. 請求項１１記載の半導体装置の製造方法において、
    前記工程（ｆ）において、２００℃以上の温度の熱処理を行う。
  15. 請求項１１記載の半導体装置の製造方法において、
    前記接着剤はフィルム状の接着剤である。
  16. 請求項１１記載の半導体装置の製造方法において、
    前記導電性ワイヤは金線である。
JP2012168541A 2012-07-30 2012-07-30 半導体装置 Active JP5968713B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012168541A JP5968713B2 (ja) 2012-07-30 2012-07-30 半導体装置
US13/949,185 US9159681B2 (en) 2012-07-30 2013-07-23 Semiconductor device and method of manufacturing the same
US14/733,835 US9373593B2 (en) 2012-07-30 2015-06-08 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012168541A JP5968713B2 (ja) 2012-07-30 2012-07-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2014027216A true JP2014027216A (ja) 2014-02-06
JP5968713B2 JP5968713B2 (ja) 2016-08-10

Family

ID=49994096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012168541A Active JP5968713B2 (ja) 2012-07-30 2012-07-30 半導体装置

Country Status (2)

Country Link
US (2) US9159681B2 (ja)
JP (1) JP5968713B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8767351B1 (en) * 2013-01-31 2014-07-01 Seagate Technology Llc Ambient temperature ball bond
US20160307873A1 (en) * 2015-04-16 2016-10-20 Mediatek Inc. Bonding pad arrangment design for semiconductor package
TWI690043B (zh) * 2016-02-17 2020-04-01 瑞昱半導體股份有限公司 積體電路裝置
JP2021145084A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 半導体装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6193694A (ja) * 1984-10-15 1986-05-12 松下電器産業株式会社 集積回路装置
JP2002161193A (ja) * 2000-11-27 2002-06-04 Sumitomo Bakelite Co Ltd 金型離型回復樹脂組成物
JP2002313934A (ja) * 2001-04-13 2002-10-25 Mitsubishi Electric Corp 半導体装置
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
JP2007281011A (ja) * 2006-04-03 2007-10-25 Oki Electric Ind Co Ltd アナログ・デジタル混載半導体装置
JP2008004650A (ja) * 2006-06-21 2008-01-10 Hitachi Ulsi Systems Co Ltd 半導体装置及びその製造方法
JP2009043793A (ja) * 2007-08-07 2009-02-26 Panasonic Corp 半導体装置、およびその半導体装置の製造方法
JP2011003764A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp 半導体装置及びその製造方法
JP2011135025A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 電子装置
JP2011165816A (ja) * 2010-02-08 2011-08-25 Renesas Electronics Corp 半導体装置
JP2011222901A (ja) * 2010-04-14 2011-11-04 Renesas Electronics Corp 半導体装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2720190B1 (fr) * 1994-05-20 1996-08-02 Matra Marconi Space France Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
JP3493118B2 (ja) * 1997-07-25 2004-02-03 沖電気工業株式会社 半導体素子及び半導体装置
US6574858B1 (en) * 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
KR20010090354A (ko) * 1999-03-26 2001-10-18 가나이 쓰토무 반도체 모듈 및 그 실장 방법
JP4071914B2 (ja) * 2000-02-25 2008-04-02 沖電気工業株式会社 半導体素子及びこれを用いた半導体装置
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP2002208656A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
JP3839267B2 (ja) * 2001-03-08 2006-11-01 株式会社ルネサステクノロジ 半導体装置及びそれを用いた通信端末装置
US6621140B1 (en) * 2002-02-25 2003-09-16 Rf Micro Devices, Inc. Leadframe inductors
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
US6717270B1 (en) * 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
JP4671261B2 (ja) * 2003-11-14 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置
JP4885426B2 (ja) * 2004-03-12 2012-02-29 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及びその製造方法
JP2007227783A (ja) * 2006-02-24 2007-09-06 Renesas Technology Corp 半導体装置の製造方法
KR100950378B1 (ko) * 2007-01-31 2010-03-29 야마하 가부시키가이샤 반도체 장치와 패키징 구조체
JP4474431B2 (ja) * 2007-03-26 2010-06-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよび該製造方法
JP5036409B2 (ja) * 2007-05-31 2012-09-26 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP5259211B2 (ja) * 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5405785B2 (ja) * 2008-09-19 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
US8018037B2 (en) * 2009-04-16 2011-09-13 Mediatek Inc. Semiconductor chip package
JP2010278138A (ja) 2009-05-27 2010-12-09 Elpida Memory Inc 半導体装置及びその製造方法
JP2010278318A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
JP5452102B2 (ja) 2009-07-02 2014-03-26 東京応化工業株式会社 レジスト組成物及びレジストパターン形成方法
JP2011082434A (ja) * 2009-10-09 2011-04-21 Renesas Electronics Corp ウエハ及び半導体装置の製造方法
JP2011155203A (ja) * 2010-01-28 2011-08-11 Elpida Memory Inc 半導体装置
JP5467959B2 (ja) * 2010-07-21 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
US8786083B2 (en) * 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
JP2012114241A (ja) * 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体チップおよび半導体装置
JP5866911B2 (ja) * 2011-09-16 2016-02-24 住友電気工業株式会社 多チャネル光導波路型受光デバイス

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6193694A (ja) * 1984-10-15 1986-05-12 松下電器産業株式会社 集積回路装置
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
JP2002161193A (ja) * 2000-11-27 2002-06-04 Sumitomo Bakelite Co Ltd 金型離型回復樹脂組成物
JP2002313934A (ja) * 2001-04-13 2002-10-25 Mitsubishi Electric Corp 半導体装置
JP2007281011A (ja) * 2006-04-03 2007-10-25 Oki Electric Ind Co Ltd アナログ・デジタル混載半導体装置
JP2008004650A (ja) * 2006-06-21 2008-01-10 Hitachi Ulsi Systems Co Ltd 半導体装置及びその製造方法
JP2009043793A (ja) * 2007-08-07 2009-02-26 Panasonic Corp 半導体装置、およびその半導体装置の製造方法
JP2011003764A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp 半導体装置及びその製造方法
JP2011135025A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 電子装置
JP2011165816A (ja) * 2010-02-08 2011-08-25 Renesas Electronics Corp 半導体装置
JP2011222901A (ja) * 2010-04-14 2011-11-04 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JP5968713B2 (ja) 2016-08-10
US20140027919A1 (en) 2014-01-30
US20150270244A1 (en) 2015-09-24
US9373593B2 (en) 2016-06-21
US9159681B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
JP5420505B2 (ja) 半導体装置の製造方法
US9059010B2 (en) Semiconductor device and method of forming the same
JP5543086B2 (ja) 半導体装置及びその製造方法
US8203849B2 (en) Semiconductor device and manufacture method thereof
JP2007123454A (ja) 半導体装置及びその製造方法
US20110074037A1 (en) Semiconductor device
US9640414B2 (en) Method of manufacturing semiconductor device
US7709941B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
US9373593B2 (en) Semiconductor device and method of manufacturing the same
US20140091479A1 (en) Semiconductor device with stacked semiconductor chips
TW201515166A (zh) 半導體封裝及製造其之方法
US9362194B2 (en) Semiconductor chip covered with sealing resin having a filler material
US7902663B2 (en) Semiconductor package having stepwise depression in substrate
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JPWO2004030075A1 (ja) 半導体装置の製造方法
JP2014192171A (ja) 半導体装置及びその製造方法
US20060231960A1 (en) Non-cavity semiconductor packages
KR100923999B1 (ko) Ｐｃｂ를 사용하지 않는 적층 반도체 패키지 구조의 제조방법
KR100753795B1 (ko) 반도체 패키지 및 그 제조 방법
KR20240049104A (ko) 반도체 패키지 및 이의 제조 방법
JP2011233672A (ja) 半導体装置および半導体装置の製造方法
JP2008091954A (ja) 半導体装置の製造方法
JP2012049206A (ja) 半導体装置および配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160706

R150 Certificate of patent or registration of utility model

Ref document number: 5968713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150