JP2002313934A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002313934A JP2002313934A JP2001114998A JP2001114998A JP2002313934A JP 2002313934 A JP2002313934 A JP 2002313934A JP 2001114998 A JP2001114998 A JP 2001114998A JP 2001114998 A JP2001114998 A JP 2001114998A JP 2002313934 A JP2002313934 A JP 2002313934A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- row
- electrode pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
(57)【要約】
【課題】 徹底して小型化をはかることができる半導体
装置を提供する。 【解決手段】 本発明の半導体装置１０は、第１の電極
パッド列３ａを有する第１の半導体チップ１ａおよび第
１の電極パッド列と接続される第２の電極パッド列３ｂ
を有する第２の半導体チップ１ｂが基板６上に実装され
た半導体装置であって、第１の電極パッド列３ａと第２
の電極パッド列３ｂとは、少なくとも互いに接続された
電極パッド列の部分において、電極パッド列の方向に沿
って電極が同一の間隔パターンで配置されている。
装置を提供する。 【解決手段】 本発明の半導体装置１０は、第１の電極
パッド列３ａを有する第１の半導体チップ１ａおよび第
１の電極パッド列と接続される第２の電極パッド列３ｂ
を有する第２の半導体チップ１ｂが基板６上に実装され
た半導体装置であって、第１の電極パッド列３ａと第２
の電極パッド列３ｂとは、少なくとも互いに接続された
電極パッド列の部分において、電極パッド列の方向に沿
って電極が同一の間隔パターンで配置されている。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを基板に実装した半導体装置に関するものである。
プを基板に実装した半導体装置に関するものである。
【０００２】
【従来の技術】図５は、複数の半導体チップ１０１ａ，
１０１ｂを１つの基板（インターポーザ基板）上に搭載
した半導体装置の配線を示す図である。図５において、
インタポーザ基板１０６に２つの半導体チップ１０１
ａ，１０１ｂが配置され、電気的に接続されている。半
導体チップ１０１ａには電極パッド１０３ａが配置さ
れ、インタポーザ基板１０６に設けられた電極（以下、
「基板電極」と記す）１１１とワイヤ１０４によって接
続されている。半導体チップ１０１ｂの側の配線も同様
に、電極パッド１０３ｂと基板電極１１２とがワイヤ１
０４によって接続されている。２列の基板電極１１１，
１１２は、上側に配置された基板配線１０７と、ヴィア
ホール１０８を介して接続される下側の基板配線１０９
とによって、接続されている。
１０１ｂを１つの基板（インターポーザ基板）上に搭載
した半導体装置の配線を示す図である。図５において、
インタポーザ基板１０６に２つの半導体チップ１０１
ａ，１０１ｂが配置され、電気的に接続されている。半
導体チップ１０１ａには電極パッド１０３ａが配置さ
れ、インタポーザ基板１０６に設けられた電極（以下、
「基板電極」と記す）１１１とワイヤ１０４によって接
続されている。半導体チップ１０１ｂの側の配線も同様
に、電極パッド１０３ｂと基板電極１１２とがワイヤ１
０４によって接続されている。２列の基板電極１１１，
１１２は、上側に配置された基板配線１０７と、ヴィア
ホール１０８を介して接続される下側の基板配線１０９
とによって、接続されている。
【０００３】上記の従来の半導体装置では、２つの半導
体チップの電極パッド１０３ａ，１０３ｂが、立体交差
する２層の基板配線１０７，１０９によって接続されて
いる。また、半導体チップ１０１ａの電極パッド１０３
ａの間隔Ｄと、半導体チップ１０１ｂの電極パッド１０
３ｂの間隔Ｅとが相違する。このため、基板配線１０
７，１０９をすべて直線とすることができず、斜めの部
分や曲がる部分を有するために、クリアランスを大きく
とる必要が生じ、半導体装置全体の面積を大きくしてし
まう。また、基板配線を立体交差させるなどのために、
基板を多層にしてヴィアホールを設ける必要も生じる。
このような構造も半導体装置の小型化、軽量化、低コス
ト化の障害になる。
体チップの電極パッド１０３ａ，１０３ｂが、立体交差
する２層の基板配線１０７，１０９によって接続されて
いる。また、半導体チップ１０１ａの電極パッド１０３
ａの間隔Ｄと、半導体チップ１０１ｂの電極パッド１０
３ｂの間隔Ｅとが相違する。このため、基板配線１０
７，１０９をすべて直線とすることができず、斜めの部
分や曲がる部分を有するために、クリアランスを大きく
とる必要が生じ、半導体装置全体の面積を大きくしてし
まう。また、基板配線を立体交差させるなどのために、
基板を多層にしてヴィアホールを設ける必要も生じる。
このような構造も半導体装置の小型化、軽量化、低コス
ト化の障害になる。
【０００４】このような問題を打開するために、基板配
線が交差しないように半導体チップの電極パッドを配置
した半導体装置が知られている。図６および図７に、交
差する基板配線を有しない２つの半導体チップの接続部
を示す。図６は、半導体チップ１０１ａ，１０１ｂの電
極パッド１０３ａ，１０３ｂと、基板電極１１１，１１
２とをワイヤ１０４で接続したものを示す。図６におい
て、２種類の基板電極１１１，１１２を接続する基板配
線は図示されていない。
線が交差しないように半導体チップの電極パッドを配置
した半導体装置が知られている。図６および図７に、交
差する基板配線を有しない２つの半導体チップの接続部
を示す。図６は、半導体チップ１０１ａ，１０１ｂの電
極パッド１０３ａ，１０３ｂと、基板電極１１１，１１
２とをワイヤ１０４で接続したものを示す。図６におい
て、２種類の基板電極１１１，１１２を接続する基板配
線は図示されていない。
【０００５】基板電極１１１は、その間隔を、半導体チ
ップの辺に交差する方向に実質的に広くするように、千
鳥状に配置されている。ただし、千鳥状に配置されて
も、電極パッド列の側方から見た間隔は千鳥状配置しな
い場合と同じである。すなわち、半導体チップ１０１ａ
の電極パッド１０３ａおよび、その電極に接続される基
板電極１１１の間隔は、ともにＤである。また、半導体
チップ１０１ｂの側の電極パッドおよびそれに接続され
る基板電極の間隔はＥである。間隔Ｅのほうが間隔Ｄよ
り大きい。
ップの辺に交差する方向に実質的に広くするように、千
鳥状に配置されている。ただし、千鳥状に配置されて
も、電極パッド列の側方から見た間隔は千鳥状配置しな
い場合と同じである。すなわち、半導体チップ１０１ａ
の電極パッド１０３ａおよび、その電極に接続される基
板電極１１１の間隔は、ともにＤである。また、半導体
チップ１０１ｂの側の電極パッドおよびそれに接続され
る基板電極の間隔はＥである。間隔Ｅのほうが間隔Ｄよ
り大きい。
【０００６】図７は、上記の基板電極１１１，１１２を
接続する基板配線を示す図である。図７に示すように、
この半導体装置では、２つの半導体チップ１０１ａ，１
０１ｂの電極パッド１１１，１１２を接続する基板配線
は、交差するものを含んでいない。このため、図４に示
す半導体装置よりも、小型化、軽量化、低コスト化する
ことが可能となる。
接続する基板配線を示す図である。図７に示すように、
この半導体装置では、２つの半導体チップ１０１ａ，１
０１ｂの電極パッド１１１，１１２を接続する基板配線
は、交差するものを含んでいない。このため、図４に示
す半導体装置よりも、小型化、軽量化、低コスト化する
ことが可能となる。
【０００７】
【発明が解決しようとする課題】しかしながら、図７に
おいて、基板電極１１２の間隔Ｅが、基板電極１１２の
間隔Ｄより大きいことを反映して、基板配線は基板電極
１１２の側に広がった曲線状の形状を含む構成となって
いる。また、基板配線は曲線状の形状を含むために、ク
リアランスを大きくとる必要があり、隙間を大きくとっ
た構造となる。このため、半導体装置をさらに徹底して
小型化するためには、基板配線を互いに交差しないよう
にしただけでは、不十分である。
おいて、基板電極１１２の間隔Ｅが、基板電極１１２の
間隔Ｄより大きいことを反映して、基板配線は基板電極
１１２の側に広がった曲線状の形状を含む構成となって
いる。また、基板配線は曲線状の形状を含むために、ク
リアランスを大きくとる必要があり、隙間を大きくとっ
た構造となる。このため、半導体装置をさらに徹底して
小型化するためには、基板配線を互いに交差しないよう
にしただけでは、不十分である。
【０００８】携帯情報端末などに用いられる半導体装置
では、小型化は非常に大きな要因を占めるので、さらに
徹底して小型化をはかることができる半導体装置が求め
られている。
では、小型化は非常に大きな要因を占めるので、さらに
徹底して小型化をはかることができる半導体装置が求め
られている。
【０００９】本発明の目的は、さらに徹底して小型化を
はかることができる半導体装置を提供することにある。
はかることができる半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
第１の電極パッド列を有する第１の半導体チップおよび
第１の電極パッド列と接続される第２の電極パッド列を
有する第２の半導体チップが基板上に実装された半導体
装置であって、第１の電極パッド列と第２の電極パッド
列とは、少なくとも互いに接続された電極パッド列の部
分において、列に沿う方向に同一の間隔パターンで電極
パッドが配置されている（請求項１）。
第１の電極パッド列を有する第１の半導体チップおよび
第１の電極パッド列と接続される第２の電極パッド列を
有する第２の半導体チップが基板上に実装された半導体
装置であって、第１の電極パッド列と第２の電極パッド
列とは、少なくとも互いに接続された電極パッド列の部
分において、列に沿う方向に同一の間隔パターンで電極
パッドが配置されている（請求項１）。
【００１１】接続された第１の電極パッド列の部分列と
第２の電極パッド列の部分列とが、同一の間隔パターン
で配列されるので、互いに接続される電極パッドを対応
させて配置することができる。このため、たとえばワイ
ヤで接続する場合、電極パッドが配列される半導体チッ
プの辺に直交させるように、ワイヤで接続することがで
きる。このため、キャピラリの軌跡が周辺のワイヤに干
渉しにくくなり、電極パッドの間隔を最少間隔にして配
置することができる。この結果、第１の電極パッド列お
よび第２の電極パッド列ともに最少距離の範囲内に所定
の電極パッドを配置することができ、半導体装置の小型
化に貢献することができる。
第２の電極パッド列の部分列とが、同一の間隔パターン
で配列されるので、互いに接続される電極パッドを対応
させて配置することができる。このため、たとえばワイ
ヤで接続する場合、電極パッドが配列される半導体チッ
プの辺に直交させるように、ワイヤで接続することがで
きる。このため、キャピラリの軌跡が周辺のワイヤに干
渉しにくくなり、電極パッドの間隔を最少間隔にして配
置することができる。この結果、第１の電極パッド列お
よび第２の電極パッド列ともに最少距離の範囲内に所定
の電極パッドを配置することができ、半導体装置の小型
化に貢献することができる。
【００１２】なお、第１の電極パッド列と第２の電極パ
ッド列とは、すべての電極パッドが互いに接続されてい
る必要はなく、接続されていない電極パッドが電極パッ
ド列の端部や中央等に位置していてもよい。また、間隔
パターンが同一の電極パッド列の部分、すなわち互いに
接続されている電極パッド列の部分は、１つの部分でな
く２つ以上の部分に分れていてもよい。
ッド列とは、すべての電極パッドが互いに接続されてい
る必要はなく、接続されていない電極パッドが電極パッ
ド列の端部や中央等に位置していてもよい。また、間隔
パターンが同一の電極パッド列の部分、すなわち互いに
接続されている電極パッド列の部分は、１つの部分でな
く２つ以上の部分に分れていてもよい。
【００１３】上記本発明の半導体装置では、第１の電極
パッド列と第２の電極パッド列とは、平面的に見て交差
しない接続配線で接続されることができる（請求項
２）。
パッド列と第２の電極パッド列とは、平面的に見て交差
しない接続配線で接続されることができる（請求項
２）。
【００１４】接続配線に交差箇所がない場合、交差する
接続配線がある場合のようにクリアランスを大きくとる
必要がない。このため、面積的に小さい電極パッドの配
置により、所定の接続を実現することができる。また、
交差箇所がないと、ヴィアホール等を設ける必要がない
ので、半導体チップの間隔を短くすることができ、半導
体装置の大幅な小型化を実現することが可能となる。さ
らに、配線を２層設ける必要がないので、基板の薄肉化
や軽量化を確保することができる。また、基板の構造が
簡単化されるため、基板コストを低減することができ
る。
接続配線がある場合のようにクリアランスを大きくとる
必要がない。このため、面積的に小さい電極パッドの配
置により、所定の接続を実現することができる。また、
交差箇所がないと、ヴィアホール等を設ける必要がない
ので、半導体チップの間隔を短くすることができ、半導
体装置の大幅な小型化を実現することが可能となる。さ
らに、配線を２層設ける必要がないので、基板の薄肉化
や軽量化を確保することができる。また、基板の構造が
簡単化されるため、基板コストを低減することができ
る。
【００１５】なお、上記の接続配線は、ワイヤ、２つの
半導体チップの電極パッド列の間に位置する基板電極、
半導体チップの電極パッドがフェースダウンで接続され
る電極の間を接続する基板配線など、２つの半導体チッ
プの電極パッドの間を接続する導体なら何でもよい。
半導体チップの電極パッド列の間に位置する基板電極、
半導体チップの電極パッドがフェースダウンで接続され
る電極の間を接続する基板配線など、２つの半導体チッ
プの電極パッドの間を接続する導体なら何でもよい。
【００１６】上記本発明の半導体装置では、接続される
第１の電極パッド列の部分と第２の電極パッド列の部分
とは、その部分の端の電極パッドから順に互いに相手の
電極パッドと接続されることになる。このため、接続さ
れる第１および第２の電極パッド列の部分の間隔パター
ンが同一で、かつ端から順に電極パッドが接続される場
合、半導体チップの辺に直交する方向の接続線によって
接続される。この結果、クリアランスを小さくとること
ができるので、基板配線のライン間隔を最短にし、半導
体装置の面積を小さくすることができる。また、基板配
線の構造を簡単化することができるので、基板の製造歩
留りを向上させることができる。
第１の電極パッド列の部分と第２の電極パッド列の部分
とは、その部分の端の電極パッドから順に互いに相手の
電極パッドと接続されることになる。このため、接続さ
れる第１および第２の電極パッド列の部分の間隔パター
ンが同一で、かつ端から順に電極パッドが接続される場
合、半導体チップの辺に直交する方向の接続線によって
接続される。この結果、クリアランスを小さくとること
ができるので、基板配線のライン間隔を最短にし、半導
体装置の面積を小さくすることができる。また、基板配
線の構造を簡単化することができるので、基板の製造歩
留りを向上させることができる。
【００１７】上記本発明の半導体装置では、上記の電極
パッドの間隔パターンを同じ間隔の一定間隔パターンと
することができる（請求項３）。
パッドの間隔パターンを同じ間隔の一定間隔パターンと
することができる（請求項３）。
【００１８】この構成により、基板に設ける基板電極や
基板配線の構造が簡単化されるとともに、本発明の半導
体装置を製造する際の処理工程の制御等も簡単化される
ので、製造歩留り等を上げ、製造コストを低減すること
が可能となる。また、多様な電極の間隔パターンが一定
間隔の間隔パターンとなるので、基板の種類を少なくす
ることができる可能性が出てくる。
基板配線の構造が簡単化されるとともに、本発明の半導
体装置を製造する際の処理工程の制御等も簡単化される
ので、製造歩留り等を上げ、製造コストを低減すること
が可能となる。また、多様な電極の間隔パターンが一定
間隔の間隔パターンとなるので、基板の種類を少なくす
ることができる可能性が出てくる。
【００１９】上記本発明の半導体装置では、第１および
第２の電極パッド列は、ともに第１および第２の半導体
チップの辺に沿って位置し、両方の電極パッドを接続す
る配線が、第１および第２の半導体チップの辺に略直交
する配置とすることができる（請求項４）。
第２の電極パッド列は、ともに第１および第２の半導体
チップの辺に沿って位置し、両方の電極パッドを接続す
る配線が、第１および第２の半導体チップの辺に略直交
する配置とすることができる（請求項４）。
【００２０】この構成により、たとえば基板配線を設け
たり、ワイヤによる接続を仲介する基板電極を設ける場
合、半導体チップの電極パッドを結ぶ線に沿って、これ
ら基板配線や基板電極を上記直交するように配置するこ
とができる。このため、基板配線、基板電極、ワイヤな
どの間隔を最も短くすることができ、接続の配線の密度
を最大化することができる。この結果、２つの半導体チ
ップの電極パッド列の長さが、両方を接続する配線の長
さで律せられる場合でも、この接続する配線を最短化す
ることができ、半導体装置を小型化することが可能とな
る。
たり、ワイヤによる接続を仲介する基板電極を設ける場
合、半導体チップの電極パッドを結ぶ線に沿って、これ
ら基板配線や基板電極を上記直交するように配置するこ
とができる。このため、基板配線、基板電極、ワイヤな
どの間隔を最も短くすることができ、接続の配線の密度
を最大化することができる。この結果、２つの半導体チ
ップの電極パッド列の長さが、両方を接続する配線の長
さで律せられる場合でも、この接続する配線を最短化す
ることができ、半導体装置を小型化することが可能とな
る。
【００２１】上記本発明の半導体装置では、第１の電極
パッド列の電極パッドと、第２の電極パッド列の電極パ
ッドとが、ワイヤによって接続されている（請求項
５）。
パッド列の電極パッドと、第２の電極パッド列の電極パ
ッドとが、ワイヤによって接続されている（請求項
５）。
【００２２】電極ピッチが同じ電極パッド列をワイヤボ
ンディングする場合、最短距離でワイヤボンドできる。
このため、ワイヤボンディングする際のキャピラリの軌
跡が、隣り合う電極パッドにおけるキャピラリの軌跡と
平行となるので、周辺のワイヤに干渉しにくくなる。し
たがって、隣り合う電極パッドの間隔を短く構成するこ
とができ、半導体チップおよびその半導体チップを搭載
した半導体装置を小型化することが可能になる。
ンディングする場合、最短距離でワイヤボンドできる。
このため、ワイヤボンディングする際のキャピラリの軌
跡が、隣り合う電極パッドにおけるキャピラリの軌跡と
平行となるので、周辺のワイヤに干渉しにくくなる。し
たがって、隣り合う電極パッドの間隔を短く構成するこ
とができ、半導体チップおよびその半導体チップを搭載
した半導体装置を小型化することが可能になる。
【００２３】なお、上記のワイヤは、２つの半導体チッ
プの電極パッド列どうしをそのまま接続してもよいし、
間に基板電極を配置してその基板電極の２つの端部の一
方と他方に電極パッドからのワイヤを接続してもよい。
プの電極パッド列どうしをそのまま接続してもよいし、
間に基板電極を配置してその基板電極の２つの端部の一
方と他方に電極パッドからのワイヤを接続してもよい。
【００２４】上記本発明の半導体装置では、第１の電極
パッド列と第２の電極パッド列との間の基板に、同一の
間隔パターンの第１および第２の電極パッド列の部分と
同じ間隔パターンで配置された基板電極列を備え、その
基板電極の第１の電極パッド寄りの部分と第１の電極パ
ッドとが、またその基板電極の第２の電極パッド寄りの
部分と第２の電極パッドとが、それぞれワイヤによって
接続され、基板電極列を介して、第１の電極パッド列と
第２の電極パッド列とが接続される構成をとることがで
きる（請求項６）。
パッド列と第２の電極パッド列との間の基板に、同一の
間隔パターンの第１および第２の電極パッド列の部分と
同じ間隔パターンで配置された基板電極列を備え、その
基板電極の第１の電極パッド寄りの部分と第１の電極パ
ッドとが、またその基板電極の第２の電極パッド寄りの
部分と第２の電極パッドとが、それぞれワイヤによって
接続され、基板電極列を介して、第１の電極パッド列と
第２の電極パッド列とが接続される構成をとることがで
きる（請求項６）。
【００２５】半導体チップの間隔を所定距離以上とる必
要がある場合、上記のように基板電極列を介してワイヤ
ボンディングすることにより、キャピラリの軌跡を短い
範囲にでき、クリアランスを小さくすることができる。
このため、同じ列内の電極パッド間隔を短くすることが
できる。
要がある場合、上記のように基板電極列を介してワイヤ
ボンディングすることにより、キャピラリの軌跡を短い
範囲にでき、クリアランスを小さくすることができる。
このため、同じ列内の電極パッド間隔を短くすることが
できる。
【００２６】上記本発明の半導体装置では、基板は、基
板内の配線によって互いに接続される第１基板電極列と
第２基板電極列とを備え、第１基板電極列および第２基
板電極列は、同一の間隔パターンの第１および第２の電
極パッド列の部分と同じ間隔パターンを有し、第１の半
導体チップは第１基板電極列とワイヤによって接続さ
れ、また第２の半導体チップは第２基板電極列とワイヤ
によって接続されることができる（請求項７）。
板内の配線によって互いに接続される第１基板電極列と
第２基板電極列とを備え、第１基板電極列および第２基
板電極列は、同一の間隔パターンの第１および第２の電
極パッド列の部分と同じ間隔パターンを有し、第１の半
導体チップは第１基板電極列とワイヤによって接続さ
れ、また第２の半導体チップは第２基板電極列とワイヤ
によって接続されることができる（請求項７）。
【００２７】この構成により、ワイヤボンディングのワ
イヤ長さをさらに短くして、電極パッド列内の電極パッ
ド間隔をさらに短くすることができる。
イヤ長さをさらに短くして、電極パッド列内の電極パッ
ド間隔をさらに短くすることができる。
【００２８】上記本発明の半導体装置では、基板は、基
板内の配線によって互いに接続される第１基板電極列と
第２基板電極列とを備え、第１基板電極列は第１の電極
パッド列の間隔パターンと同じ間隔パターンを有し、第
２基板電極列は第２の電極パッド列と同じ間隔パターン
を有し、第１の半導体チップはその電極パッドを第１基
板電極列の電極に向けたフェースダウンで接続され、ま
た第２の半導体チップはその電極パッドを第２基板電極
列の電極に向けたフェースダウンで接続される（請求項
８）。
板内の配線によって互いに接続される第１基板電極列と
第２基板電極列とを備え、第１基板電極列は第１の電極
パッド列の間隔パターンと同じ間隔パターンを有し、第
２基板電極列は第２の電極パッド列と同じ間隔パターン
を有し、第１の半導体チップはその電極パッドを第１基
板電極列の電極に向けたフェースダウンで接続され、ま
た第２の半導体チップはその電極パッドを第２基板電極
列の電極に向けたフェースダウンで接続される（請求項
８）。
【００２９】上記の構成によれば、基板内の配線のクリ
アランスを小さくして、電極パッド列に沿った方向の間
隔を短くすることができる。また、ワイヤボンディング
を用いないので、キャピラリの軌跡等を考慮しないで、
電極パッド間隔を配置することができる。この結果、ワ
イヤボンディングで接続される場合よりもさらに徹底し
た小型化を実現することができる。上記の接続の場合に
は、第１基板電極列および第２基板電極列か、第１およ
び第２の半導体チップの電極パッド列かに、導電性接着
剤やはんだバンプなどを付けて接続し、接続を確実化か
つ容易化することが望ましい。
アランスを小さくして、電極パッド列に沿った方向の間
隔を短くすることができる。また、ワイヤボンディング
を用いないので、キャピラリの軌跡等を考慮しないで、
電極パッド間隔を配置することができる。この結果、ワ
イヤボンディングで接続される場合よりもさらに徹底し
た小型化を実現することができる。上記の接続の場合に
は、第１基板電極列および第２基板電極列か、第１およ
び第２の半導体チップの電極パッド列かに、導電性接着
剤やはんだバンプなどを付けて接続し、接続を確実化か
つ容易化することが望ましい。
【００３０】上記本発明の半導体装置で、フェースダウ
ンで実装される場合には、半導体チップの電極パッド
と、基板電極とが、バンプにより接続されることが望ま
しい（請求項９）。
ンで実装される場合には、半導体チップの電極パッド
と、基板電極とが、バンプにより接続されることが望ま
しい（請求項９）。
【００３１】バンプを用いることにより、フェースダウ
ン接続を確実化かつ容易化することが可能となる。この
ため、ワイヤを用いることなく接続できるので、ワイヤ
接続に付随するワイヤの弧状部分の厚さ増大を避けるこ
とができる。
ン接続を確実化かつ容易化することが可能となる。この
ため、ワイヤを用いることなく接続できるので、ワイヤ
接続に付随するワイヤの弧状部分の厚さ増大を避けるこ
とができる。
【００３２】上記本発明の半導体装置では、第１の電極
パッド列および第２の電極パッド列のうち、少なくとも
一方が千鳥状に配列されることができる（請求項１
０）。
パッド列および第２の電極パッド列のうち、少なくとも
一方が千鳥状に配列されることができる（請求項１
０）。
【００３３】半導体チップの電極パッド列を千鳥状に配
列することにより、電極パッド列方向の電極パッドの間
隔をさらに短くすることができる。
列することにより、電極パッド列方向の電極パッドの間
隔をさらに短くすることができる。
【００３４】上記本発明の半導体装置では、基板電極列
を千鳥状に配列することができる（請求項１１）。
を千鳥状に配列することができる（請求項１１）。
【００３５】基板電極列の列方向の電極間隔をさらに短
くすることができる。通常、千鳥状に配置した半導体チ
ップの電極パッド列に合わせ、基板電極列を千鳥状に配
置する場合が多いが、必ずしも半導体チップの電極パッ
ド列が千鳥状に配置されている必要はない。
くすることができる。通常、千鳥状に配置した半導体チ
ップの電極パッド列に合わせ、基板電極列を千鳥状に配
置する場合が多いが、必ずしも半導体チップの電極パッ
ド列が千鳥状に配置されている必要はない。
【００３６】上記本発明の半導体装置では、第１基板電
極列および第２基板電極列のうちの少なくとも一方が、
千鳥状に配列されることができる（請求項１２）。
極列および第２基板電極列のうちの少なくとも一方が、
千鳥状に配列されることができる（請求項１２）。
【００３７】フェースダウンで接続する場合も、基板電
極を千鳥状に配列することにより、接続点の密度を小さ
くすることにより、短絡等の不具合を防止することが可
能となる。
極を千鳥状に配列することにより、接続点の密度を小さ
くすることにより、短絡等の不具合を防止することが可
能となる。
【００３８】上記の電極パッドまたは基板電極などの千
鳥状の配列は、２列に限定されず、３列以上であっても
よい。
鳥状の配列は、２列に限定されず、３列以上であっても
よい。
【００３９】
【発明の実施の形態】次に図面を用いて、本発明の実施
の形態について説明する。
の形態について説明する。
【００４０】（実施の形態１）図１は、本発明の実施の
形態１における半導体装置の模式的平面図である。図１
において、本半導体装置１０では、２つの半導体チップ
１ａ，１ｂが、インターポーザ基板６に配置されてい
る。半導体チップ１ａには電極パッド列３ａが一定の間
隔Ｄで配置されている。また、半導体チップ１ｂには電
極パッド列３ｂが一定の間隔Ｅで配置されている。間隔
Ｄと間隔Ｅとは同じである。２つの半導体チップの間の
インターポーザ基板６には、基板電極列５が配置されて
いる。この基板電極列５は、２つの半導体チップの電極
列３ａ，３ｂとワイヤ４によって接続され、２つの半導
体チップの電極列の橋渡しをしている。
形態１における半導体装置の模式的平面図である。図１
において、本半導体装置１０では、２つの半導体チップ
１ａ，１ｂが、インターポーザ基板６に配置されてい
る。半導体チップ１ａには電極パッド列３ａが一定の間
隔Ｄで配置されている。また、半導体チップ１ｂには電
極パッド列３ｂが一定の間隔Ｅで配置されている。間隔
Ｄと間隔Ｅとは同じである。２つの半導体チップの間の
インターポーザ基板６には、基板電極列５が配置されて
いる。この基板電極列５は、２つの半導体チップの電極
列３ａ，３ｂとワイヤ４によって接続され、２つの半導
体チップの電極列の橋渡しをしている。
【００４１】両方の電極パッド列は交差する接続線を持
たず、かつ、半導体チップの辺に沿って配列される両方
の電極パッドの間隔は互いに等しい。このため、両方の
電極パッドを接続するワイヤは、平面的に見て半導体チ
ップの辺に略直交する。したがって、半導体チップの電
極パッドと基板電極とを接続するワイヤボンディングに
おいて、キャピラリの軌跡も、平面的に見て半導体チッ
プの辺に略直交する。このため、上記ワイヤが辺に斜め
に交差する場合よりも、ワイヤボンディングにおけるク
リアランスを小さくすることができる。また、基板電極
５を設けて接続線１本当りのワイヤ長さを短くすること
によっても、ワイヤボンディングのクリアランスを小さ
くすることができ、電極パッド間隔を小さくすることに
寄与することができる。
たず、かつ、半導体チップの辺に沿って配列される両方
の電極パッドの間隔は互いに等しい。このため、両方の
電極パッドを接続するワイヤは、平面的に見て半導体チ
ップの辺に略直交する。したがって、半導体チップの電
極パッドと基板電極とを接続するワイヤボンディングに
おいて、キャピラリの軌跡も、平面的に見て半導体チッ
プの辺に略直交する。このため、上記ワイヤが辺に斜め
に交差する場合よりも、ワイヤボンディングにおけるク
リアランスを小さくすることができる。また、基板電極
５を設けて接続線１本当りのワイヤ長さを短くすること
によっても、ワイヤボンディングのクリアランスを小さ
くすることができ、電極パッド間隔を小さくすることに
寄与することができる。
【００４２】上記の２つの半導体チップにおける電極パ
ッドの配列の間隔を同一に揃え、接続部を交差させない
配線とすることにより、電極パッド列内の電極パッド間
隔を非常に短くすることができる。
ッドの配列の間隔を同一に揃え、接続部を交差させない
配線とすることにより、電極パッド列内の電極パッド間
隔を非常に短くすることができる。
【００４３】基板電極列５における両側のワイヤ接続点
の間の距離Ｃは、ワイヤボンディングにおけるキャピラ
リの軌跡が他方側のワイヤと干渉しない程度は確保する
必要がある。しかし、それを満たせば距離Ｃは短くし
て、半導体チップの間隔を短くすることが、半導体装置
の小型化にとって望ましい。
の間の距離Ｃは、ワイヤボンディングにおけるキャピラ
リの軌跡が他方側のワイヤと干渉しない程度は確保する
必要がある。しかし、それを満たせば距離Ｃは短くし
て、半導体チップの間隔を短くすることが、半導体装置
の小型化にとって望ましい。
【００４４】また、半導体チップ１ａの電極パッド列１
６は、外部配線と接続するための基板電極列１５と接続
される。この接続の場合も互いに接続される電極パッド
の列方向に沿った間隔パターンは、電極パッド列１６と
基板電極１５とで同一であることが望ましい。
６は、外部配線と接続するための基板電極列１５と接続
される。この接続の場合も互いに接続される電極パッド
の列方向に沿った間隔パターンは、電極パッド列１６と
基板電極１５とで同一であることが望ましい。
【００４５】（実施の形態２）図２〜図４は、本発明の
実施の形態２における半導体装置を示す図である。図２
の半導体装置１０には、３つの半導体チップ１ａ，１
ｂ，１ｃが搭載されている。半導体チップ１ａには、２
列の電極パッド１６，８が設けられ、一方の電極パッド
列８は基板に設けられた基板電極列５を介して、半導体
チップ１ｂの電極パッド列９と接続される。また、半導
体チップ１ａの電極パッド列１６は、外部配線等と接続
される基板電極列１５と接続される。この半導体チップ
１ａの電極パッド列の接続配線を含めた領域Ａの平面図
を図３に示す。
実施の形態２における半導体装置を示す図である。図２
の半導体装置１０には、３つの半導体チップ１ａ，１
ｂ，１ｃが搭載されている。半導体チップ１ａには、２
列の電極パッド１６，８が設けられ、一方の電極パッド
列８は基板に設けられた基板電極列５を介して、半導体
チップ１ｂの電極パッド列９と接続される。また、半導
体チップ１ａの電極パッド列１６は、外部配線等と接続
される基板電極列１５と接続される。この半導体チップ
１ａの電極パッド列の接続配線を含めた領域Ａの平面図
を図３に示す。
【００４６】図３において、半導体チップ１ａの電極パ
ッド列８は、基板電極列５を介して半導体チップ１ｂの
電極パッド列９に接続されている。両方の半導体チップ
の電極パッド８，９も基板電極５も、千鳥状に２列に配
列さえている。千鳥状の電極配列を用いることにより、
平面的に見た電極パッドの密度を低くして、ワイヤボン
ディングの精度を高めることなく、ワイヤボンディング
の精度の許容度を広げることができる。このため、短絡
等を生じることなく高速ボンディングを行なうことがで
き、製造能率を向上させることが可能となる。なお、上
記の千鳥状の２列の電極パッドの配列は、３列にして、
電極パッドを、（左-中-右）-（左-中-右）-…の周期で
半導体チップの辺に直交する方向に振ってもよいし、
（左-中-右-中）-（左-中-右-中）-…の周期で振っても
よい。
ッド列８は、基板電極列５を介して半導体チップ１ｂの
電極パッド列９に接続されている。両方の半導体チップ
の電極パッド８，９も基板電極５も、千鳥状に２列に配
列さえている。千鳥状の電極配列を用いることにより、
平面的に見た電極パッドの密度を低くして、ワイヤボン
ディングの精度を高めることなく、ワイヤボンディング
の精度の許容度を広げることができる。このため、短絡
等を生じることなく高速ボンディングを行なうことがで
き、製造能率を向上させることが可能となる。なお、上
記の千鳥状の２列の電極パッドの配列は、３列にして、
電極パッドを、（左-中-右）-（左-中-右）-…の周期で
半導体チップの辺に直交する方向に振ってもよいし、
（左-中-右-中）-（左-中-右-中）-…の周期で振っても
よい。
【００４７】電極パッド列８と電極パッド列９とは、基
板電極列５を介してワイヤ６によって接続が行なわれ
る。このワイヤ６は、平面的に見て半導体チップの辺に
略直交している。これは、平面的に見てワイヤが交差し
ないように、両方の半導体チップにおいて接続される電
極パッドが対応するように順番を対応させて配置して、
かつ、両方の電極パッド列の間隔パターンを同一にした
ために実現する配置である。このような接続パターンを
実現するために、たとえば相手の半導体チップの電極パ
ッドに接続されない電極パッドは端の部分に寄せて配置
されることが望ましい。図３において、半導体チップ１
ａ，１ｂの電極パッドで、相手の電極パッドに接続され
ない電極パッド８ｆ，８ｇ，９ｆは、電極パッド列の端
の位置に配置されるので、接続される電極パッドの順序
だてた対応配列を乱さない。ただし、交差する配線を生
じないかぎり、電極パッド列の中に相手の半導体チップ
と接続されない電極パッドが配置されていてもよい。
板電極列５を介してワイヤ６によって接続が行なわれ
る。このワイヤ６は、平面的に見て半導体チップの辺に
略直交している。これは、平面的に見てワイヤが交差し
ないように、両方の半導体チップにおいて接続される電
極パッドが対応するように順番を対応させて配置して、
かつ、両方の電極パッド列の間隔パターンを同一にした
ために実現する配置である。このような接続パターンを
実現するために、たとえば相手の半導体チップの電極パ
ッドに接続されない電極パッドは端の部分に寄せて配置
されることが望ましい。図３において、半導体チップ１
ａ，１ｂの電極パッドで、相手の電極パッドに接続され
ない電極パッド８ｆ，８ｇ，９ｆは、電極パッド列の端
の位置に配置されるので、接続される電極パッドの順序
だてた対応配列を乱さない。ただし、交差する配線を生
じないかぎり、電極パッド列の中に相手の半導体チップ
と接続されない電極パッドが配置されていてもよい。
【００４８】図４は、図２において、半導体チップ１ｃ
の電極パッド列の接続配線を含めた領域Ｂの平面図であ
る。図４において、半導体チップ１ｃの電極パッド列２
６と、半導体チップ１ｂの電極パッド列２１とが基板電
極列２６を介してワイヤ４によって接続されている。こ
れらの電極パッド列２１，２６および基板電極列２２
は、いずれも２列の千鳥状配列とされている。
の電極パッド列の接続配線を含めた領域Ｂの平面図であ
る。図４において、半導体チップ１ｃの電極パッド列２
６と、半導体チップ１ｂの電極パッド列２１とが基板電
極列２６を介してワイヤ４によって接続されている。こ
れらの電極パッド列２１，２６および基板電極列２２
は、いずれも２列の千鳥状配列とされている。
【００４９】両方の半導体チップの電極パッド列２１，
２２において、互いに相手に接続されない電極パッドが
電極パッド列の中央部に配置されている。これらの電極
パッド２１ｆ，２２ｆは、同じ個数であり、ともに対応
する位置に配置されているので、上記電極パッドの接続
が、接続配線が交差する箇所を持つようにはならない。
２２において、互いに相手に接続されない電極パッドが
電極パッド列の中央部に配置されている。これらの電極
パッド２１ｆ，２２ｆは、同じ個数であり、ともに対応
する位置に配置されているので、上記電極パッドの接続
が、接続配線が交差する箇所を持つようにはならない。
【００５０】半導体チップ１ｃの他の部分の電極パッド
列２３，２４，２５，３１は、外部の配線等に接続され
る基板配線２７，２８，２９，３２と接続される。この
場合も、半導体チップ１ｃのそれぞれの電極パッド列の
電極パッドの間隔と、対応する基板電極列の電極の間隔
とは、同じにされる。このため、交差する配線を持つこ
となく、余裕をもってワイヤで接続することができる。
列２３，２４，２５，３１は、外部の配線等に接続され
る基板配線２７，２８，２９，３２と接続される。この
場合も、半導体チップ１ｃのそれぞれの電極パッド列の
電極パッドの間隔と、対応する基板電極列の電極の間隔
とは、同じにされる。このため、交差する配線を持つこ
となく、余裕をもってワイヤで接続することができる。
【００５１】上記において、本発明の実施の形態につい
て説明を行なったが、上記に開示された本発明の実施の
形態は、あくまで例示であって、本発明の範囲はこれら
発明の実施の形態に限定されない。たとえば、本発明の
範囲は次の広さを有する。 （１）半導体チップ間の接続には、ワイヤ、基板電極と
ワイヤとの組合せ、ワイヤを用いないフェースダウンに
よる接続 （２）電極パッド列の列に沿う方向の間隔は、接続され
る２つの半導体チップの電極パッドの間隔パターンが同
じであるかぎり、一定間隔のパターンに限られない。 （３）電極パッド列、基板電極列の千鳥状配列は、２列
に限られず、３列以上であってもよい。 （４）２つの半導体チップの間で互いに接続される電極
パッド列の部分は、１つの部分に限られず、２つ以上の
部分に分れていてもよい。この場合、互いに接続される
電極パッド列の部分の間には、接続されないダミーの電
極パッドや、アース配線用の電極パッドが配置される場
合が多い。しかし、それらに限定されない。これらの接
続されない電極パッドは、半導体チップの電極パッド列
の端に集約されて位置することが望ましいが、それに限
定されず、より内側、たとえば中央部に配置されていて
もよい。 （５）互いに接続される半導体チップには、外部配線な
どと接続する基板電極と接続する電極パッド列が配置さ
れていてもよい。
て説明を行なったが、上記に開示された本発明の実施の
形態は、あくまで例示であって、本発明の範囲はこれら
発明の実施の形態に限定されない。たとえば、本発明の
範囲は次の広さを有する。 （１）半導体チップ間の接続には、ワイヤ、基板電極と
ワイヤとの組合せ、ワイヤを用いないフェースダウンに
よる接続 （２）電極パッド列の列に沿う方向の間隔は、接続され
る２つの半導体チップの電極パッドの間隔パターンが同
じであるかぎり、一定間隔のパターンに限られない。 （３）電極パッド列、基板電極列の千鳥状配列は、２列
に限られず、３列以上であってもよい。 （４）２つの半導体チップの間で互いに接続される電極
パッド列の部分は、１つの部分に限られず、２つ以上の
部分に分れていてもよい。この場合、互いに接続される
電極パッド列の部分の間には、接続されないダミーの電
極パッドや、アース配線用の電極パッドが配置される場
合が多い。しかし、それらに限定されない。これらの接
続されない電極パッドは、半導体チップの電極パッド列
の端に集約されて位置することが望ましいが、それに限
定されず、より内側、たとえば中央部に配置されていて
もよい。 （５）互いに接続される半導体チップには、外部配線な
どと接続する基板電極と接続する電極パッド列が配置さ
れていてもよい。
【００５２】上記の本発明の範囲は、特許請求の範囲の
記載によって示されており、それ以上に、さらに特許請
求の範囲の記載と均等の意味および範囲内でのすべての
変更を含むことが意図されている。
記載によって示されており、それ以上に、さらに特許請
求の範囲の記載と均等の意味および範囲内でのすべての
変更を含むことが意図されている。
【００５３】
【発明の効果】本発明において、互いに接続される２つ
の半導体チップの電極パッド列の列方向に沿う電極パッ
ドを、その２列で同一の間隔パターンとすることによ
り、接続配線のクリアランスを小さくして電極パッド列
の長さ等を短くすることができる。さらに、両電極パッ
ド列の間を接続する配線が、平面的に見て交差する部分
を持たないような電極パッド列の配列とすることによ
り、接続配線の密度を最大化することができ、半導体装
置の小型化に大きく寄与することが可能である。
の半導体チップの電極パッド列の列方向に沿う電極パッ
ドを、その２列で同一の間隔パターンとすることによ
り、接続配線のクリアランスを小さくして電極パッド列
の長さ等を短くすることができる。さらに、両電極パッ
ド列の間を接続する配線が、平面的に見て交差する部分
を持たないような電極パッド列の配列とすることによ
り、接続配線の密度を最大化することができ、半導体装
置の小型化に大きく寄与することが可能である。
【図１】 本発明の実施の形態１における半導体装置に
搭載された半導体チップの電極パッド間の配線を示す部
分平面図である。
搭載された半導体チップの電極パッド間の配線を示す部
分平面図である。
【図２】 本発明の実施の形態２における半導体装置の
半導体チップの配置を示す図である。
半導体チップの配置を示す図である。
【図３】 図２の領域Ａの拡大図である。
【図４】 図２の領域Ｂの拡大図である。
【図５】 従来の半導体装置における半導体チップの接
続構造を示す図である。
続構造を示す図である。
【図６】 従来の半導体装置において、基板配線で接続
された基板電極と半導体チップの電極パッドとを接続し
た図である。
された基板電極と半導体チップの電極パッドとを接続し
た図である。
【図７】 図６の基板電極を接続する基板配線を示す図
である。
である。
１ａ，１ｂ，１ｃ 半導体チップ、３ａ，３ｂ，８，
９，１６，２１，２２，２３，２４，半導体チップの電
極パッド列、８ｆ，８ｇ，９ｆ，２１ｆ，２２ｆ接続さ
れない電極パッド、５，１５，２６，２７，２８，２
９，３２ 基板電極、４ ワイヤ、６ 基板、１０ 半
導体装置、Ｄ（＝Ｅ） 電極パッドの間隔、Ｃ 基板電
極のワイヤ接点の間の間隔。
９，１６，２１，２２，２３，２４，半導体チップの電
極パッド列、８ｆ，８ｇ，９ｆ，２１ｆ，２２ｆ接続さ
れない電極パッド、５，１５，２６，２７，２８，２
９，３２ 基板電極、４ ワイヤ、６ 基板、１０ 半
導体装置、Ｄ（＝Ｅ） 電極パッドの間隔、Ｃ 基板電
極のワイヤ接点の間の間隔。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 Ｗ 23/52 23/52 Ｄ 25/04 25/04 Ｚ 25/18 27/04 Ｆターム(参考） 5F033 UU03 VV01 VV05 VV07 XX03 XX31 5F038 BE07 CA10 EZ20 5F044 AA02 AA05 EE02 EE03 KK09 KK12 QQ06 RR01 5F064 AA15 DD03 DD43 DD50
Claims (12)
- 【請求項１】 第１の電極パッド列を有する第１の半導
体チップおよび前記第１の電極パッド列と接続される第
２の電極パッド列を有する第２の半導体チップが基板上
に実装された半導体装置であって、 前記第１の電極パッド列と前記第２の電極パッド列と
は、少なくとも互いに接続された電極パッド列の部分に
おいて、列に沿う方向に同一の間隔パターンで電極パッ
ドが配置されている、半導体装置。 - 【請求項２】 前記第１の電極パッド列と前記第２の電
極パッド列とは、平面的に見て交差しない接続配線で接
続されている、請求項１に記載の半導体装置。 - 【請求項３】 前記電極パッドの間隔パターンが同じ間
隔の一定間隔パターンである、請求項１または２に記載
の半導体装置。 - 【請求項４】 前記第１および第２の電極パッド列は、
ともに前記第１および第２の半導体チップの辺に沿って
位置し、前記両方の電極パッドを接続する配線が、前記
第１および第２の半導体チップの辺に略直交する、請求
項１〜３のいずれかに記載の半導体装置。 - 【請求項５】 前記第１の電極パッド列の電極パッド
と、前記第２の電極パッド列の電極パッドとが、ワイヤ
によって接続されている、請求項１〜４のいずれかに記
載の半導体装置。 - 【請求項６】 前記第１の電極パッド列と第２の電極パ
ッド列との間の基板に、前記同一の間隔パターンの第１
および第２の電極パッド列の部分と同じ間隔パターンで
配置された基板電極列を備え、その基板電極の前記第１
の電極パッド寄りの部分と前記第１の電極パッドとが、
またその基板電極の前記第２の電極パッド寄りの部分と
前記第２の電極パッドとが、それぞれワイヤによって接
続され、前記基板電極列を介して、前記第１の電極パッ
ド列と第２の電極パッド列とが接続されている、請求項
１〜５のいずれかに記載の半導体装置。 - 【請求項７】 前記基板は、基板内の配線によって互い
に接続される第１基板電極列と第２基板電極列とを備
え、前記第１基板電極列および前記第２基板電極列は、
前記互いに接続される前記第１の電極パッド列および前
記第２の電極パッド列の電極パッドと同じ間隔パターン
を有し、前記第１の半導体チップは前記第１基板電極列
とワイヤによって接続され、また前記第２の半導体チッ
プは前記第２基板電極列とワイヤによって接続されてい
る、請求項１〜５のいずれかに記載の半導体装置。 - 【請求項８】 前記基板は、基板内の配線によって互い
に接続される第１基板電極列と第２基板電極列とを備
え、前記第１基板電極列は前記第１の電極パッド列の間
隔パターンと同じ間隔パターンを有し、前記第２基板電
極列は前記第２の電極パッド列と同じ間隔パターンを有
し、前記第１の半導体チップはその電極パッドを前記第
１基板電極列の電極に向けたフェースダウンで接続さ
れ、また前記第２の半導体チップはその電極パッドを前
記第２基板電極列の電極に向けたフェースダウンで接続
されている、請求項１〜４のいずれかに記載の半導体装
置。 - 【請求項９】 前記半導体チップの電極パッドと、前記
基板電極とが、バンプにより接続されている、請求項８
に記載の半導体装置。 - 【請求項１０】 前記第１の電極パッド列および前記第
２の電極パッド列のうち、少なくとも一方が千鳥状に配
列されている、請求項１〜９のいずれかに記載の半導体
装置。 - 【請求項１１】 前記基板電極列が、千鳥状に配列され
ている、請求項６に記載の半導体装置。 - 【請求項１２】 前記第１基板電極列および前記第２基
板電極列のうちの少なくとも一方が、千鳥状に配列され
ている、請求項７または８に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114998A JP2002313934A (ja) | 2001-04-13 | 2001-04-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114998A JP2002313934A (ja) | 2001-04-13 | 2001-04-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002313934A true JP2002313934A (ja) | 2002-10-25 |
Family
ID=18965970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001114998A Withdrawn JP2002313934A (ja) | 2001-04-13 | 2001-04-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002313934A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141084A (ja) * | 2006-12-05 | 2008-06-19 | Nec Electronics Corp | 半導体装置 |
| JP2014027216A (ja) * | 2012-07-30 | 2014-02-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
2001
- 2001-04-13 JP JP2001114998A patent/JP2002313934A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141084A (ja) * | 2006-12-05 | 2008-06-19 | Nec Electronics Corp | 半導体装置 |
| JP2014027216A (ja) * | 2012-07-30 | 2014-02-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3393800B2 (ja) | 半導体装置の製造方法 | |
| JP3429718B2 (ja) | 表面実装用基板及び表面実装構造 | |
| JPWO2009048154A1 (ja) | 半導体装置及びその設計方法 | |
| JP2000311917A (ja) | 半導体装置 | |
| US7466021B2 (en) | Memory packages having stair step interconnection layers | |
| US7180182B2 (en) | Semiconductor component | |
| JP3730625B2 (ja) | フリップチップボンディングのための有機基板 | |
| JP2001177050A (ja) | 半導体装置 | |
| JP4251164B2 (ja) | 半導体装置および半導体チップ | |
| KR100336081B1 (ko) | 반도체 칩 | |
| JP5645371B2 (ja) | 半導体装置 | |
| JP2000031329A (ja) | 多層配線基板 | |
| JP2002313934A (ja) | 半導体装置 | |
| JPH04196253A (ja) | 半導体装置用パッケージ | |
| JP2007149809A (ja) | 半導体装置およびその製造方法 | |
| JP2001237346A (ja) | 半導体素子搭載基板、及び半導体装置の製造方法 | |
| JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| JP4640950B2 (ja) | 半導体装置 | |
| JP2001298039A (ja) | 半導体装置 | |
| JP4229086B2 (ja) | 半導体装置 | |
| JP4523425B2 (ja) | 半導体素子搭載用基板 | |
| JP3508739B2 (ja) | インターポーザ基板 | |
| JP4190957B2 (ja) | 半導体装置 | |
| JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080701 |