JP2000031329A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2000031329A
JP2000031329A JP10200478A JP20047898A JP2000031329A JP 2000031329 A JP2000031329 A JP 2000031329A JP 10200478 A JP10200478 A JP 10200478A JP 20047898 A JP20047898 A JP 20047898A JP 2000031329 A JP2000031329 A JP 2000031329A
Authority
JP
Japan
Prior art keywords
conversion
vias
layer
conductor layer
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10200478A
Other languages
English (en)
Other versions
JP3495917B2 (ja
Inventor
Naoya Nakanishi
直也 中西
Yoshitoshi Nomura
俊寿 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP20047898A priority Critical patent/JP3495917B2/ja
Publication of JP2000031329A publication Critical patent/JP2000031329A/ja
Application granted granted Critical
Publication of JP3495917B2 publication Critical patent/JP3495917B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 コンデンサパッドから延びる列設ビア群の列
設方向を転換して、ベタ状の接地配線層や電源配線層に
おいて電流を流れやすくする。 【解決手段】 列設ビア61、62が裏面100B側に
向かって延びるが、このうち、列設ビア61aは、第1
絶縁層間111に設けた接地配線層51に接続し、転換
ビア162によって切断線(仮想線)C−C’に略平行
な方向に並ぶようにする。このため、第2絶縁層間11
2において、電源配線層153と転換ビア162同士を
接続する転換ビア接続導体層との間に形成される絶縁パ
ターンが、仮想線C−C’に略平行に延びる形状とな
り、これらの間の電源配線層153sを通じて電流が流
れるので、電源配線層153の抵抗を低下させることが
できる。また、第3絶縁層間113においても、信号配
線156aを転換延長ビア163の群同士の間を通すこ
とができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁層と信号配線
層や接地・電源配線層などの導体層が積層され、ICチ
ップを搭載する多層配線基板に関し、特に、その表面ま
たは裏面にコンデンサを装着する多層配線基板に関す
る。
【0002】
【従来の技術】従来より、ICチップを搭載する多層配
線基板においては、接地電位や電源電位にノイズが侵入
してICの動作が不安定になるのを防止するため、接地
配線と電源配線との間にデカップリングコンデンサを挿
入することが行われている。例えば、高誘電率のセラミ
ックからなるセラミックチップコンデンサを、多層配線
基板(以下、単に基板ともいう)の表面や裏面に搭載す
るものが挙げられる。また、接地電位や電源電位はIC
チップの各所において必要とされるため、ICチップに
設ける端子の多く(時には約半数)が接地電位や電源電
位のための端子とされ、従って、基板の各所で接地電位
や電源電位を引き出せるような構造が求められる。ま
た、接地配線や電源配線は、通常の信号配線よりも多く
の電流を流すため、低抵抗であることが求められる。こ
のような要求を満たすため、多層配線基板の絶縁層間に
広い面積にわたって、ベタ状の接地配線や電源配線を設
けることがある。さらに、このような接地配線と電源配
線とを絶縁層を介して対向させることで、基板内部に静
電容量はあまり大きくないものの、コンデンサを構成さ
せる場合もある。
【0003】ところで、通常の基板においては、表面の
略中央にICチップを搭載し、これと裏面あるいは表面
の周縁部に形成したピンやボールなどの外部接続端子と
を、基板内部に形成した配線によって接続する構造とす
ることが多い。このような基板について平面視しかつ絶
縁層を透視して、各信号配線の配線パターンを見ると、
一般に、各信号配線が、略中央付近に位置する信号用の
IC接続端子から、基板の周縁部に向かって概略放射状
に延びて信号用の外部接続端子に接続する、つまり信号
配線の間隔が外に向けて徐々に拡がるファンアウトパタ
ーンとなる。また、接地あるいは電源用IC接続端子か
らベタ状の接地配線や電源配線を通じて、接地用あるい
は電源用の外部接続端子に接続するときには、ベタ状の
接地配線や電源配線を流れる電流も、最短の経路を通る
ために、概略放射状に電流が流れると考えられる。な
お、上記の説明においては、各絶縁層を貫通して上下層
を接続するビアは省略して説明している。
【0004】一方、基板の表面あるいは裏面にコンデン
サを搭載する場合には、上記したように、コンデンサの
両端をそれぞれ接地電位及び電源電位に接続するため、
基板表面(または裏面)に設けたコンデンサパッドから
ビアを通じて、基板内部の接地配線や電源配線と接続す
るようにする。なお、このコンデンサパッドは、搭載す
るコンデンサの電極形状にもよるが、一般に、1対のコ
ンデンサパッドが、「=」状に平行に形成され、各パッ
ドは略長方形状にされることが多い。ここで、コンデン
サと接地配線や電源配線との接続抵抗が大きくなるとノ
イズ除去能力が低下するため、できるだけ低抵抗の接続
とすべく、できるだけ多くのビアを形成して両者を接続
することが多く、コンデンサパッドの長手方向に沿って
可能な限り間隔を狭く(詰めて)ビアを列設し、ビア同
士の間隔を保ちつつ基板内部に延びるようにする場合が
多い。
【0005】
【発明が解決しようとする課題】しかしながら、コンデ
ンサパッドの長手方向と、上記したベタ状の接地配線や
電源配線を流れる電流の向き、あるいは、信号配線の拡
がる向きとの関係において、不都合が生じる場合があ
る。基板の表面(あるいは裏面)にどの様にコンデンサ
を配置するかは、要求される基板の特性やコンデンサの
取付の容易さ等を考慮して決められるため、コンデンサ
パッドの長手方向が、ベタ状の接地配線等を流れる電流
の向きおよび信号配線の拡がる方向である基板中央から
周縁に向かう放射状の向きと、交差する向きになること
がある。ここで、列設されたビアがベタ状の接地配線層
や信号配線層を越えて反対面(裏面あるいは表面)側に
延びる場合には、狭い間隔で列設されたビアと絶縁を保
ちながらこの間を通るようにして、ベタ状の接地配線等
の一部を形成したり、信号配線を形成することは困難で
ある。従って、接地配線層等においては、列設されたビ
アとの絶縁を保つべく、コンデンサパッドの長手方向と
略同方向に延びる絶縁パターンが形成される。このた
め、接地配線層等を流れる電流は、この絶縁パターンの
周りを迂回して流れることになるので相対的に抵抗が高
くなる。また、信号配線も、列設されたビアの周りを迂
回するように形成されるので、信号配線の抵抗が増え、
距離が長くなることにより信号の遅延を生じる。
【0006】図6に示す多層配線基板00を参照して説
明する。この基板00の表面00Aには、ICチップI
Cをフリップチップ接続で装着するフリップチップパッ
ド31が多数形成され、さらに、積層セラミックチップ
コンデンサConをハンダSRで固着・搭載するための
略長方形状のコンデンサパッド32も形成されている。
また、裏面00Bには、ピンパッド33が形成され、ピ
ン81が固着されている。5層の絶縁層1〜5の絶縁層
間11〜14には、フリップチップパッド31とビア4
1〜44を介して接続する接地配線層51,57、電源
配線層53、および信号配線56が形成され、これら
は、ビア73〜75を介してそれぞれピンパッド33及
びピン81に接続している。このピン81のうち、ピン
81aが接地端子、ピン81bが電源端子となる。ま
た、ビアとビアとの間には、ビア相互の接続を確実にす
るために、ビアパッド34〜37も形成されている。コ
ンデンサConは、コンデンサパッド32の長手方向
(図中前後方向)に列状に並ぶビア61〜64(列設ビ
ア61〜64)の群によって、それぞれ接地配線層5
1,57および電源配線層53に接続しており、回路的
に見ると、この2層の間に介在し、いわゆるデカップリ
ングコンデンサとして、これらの間に生じるノイズを除
去する働きをもつ。1つの群に属する列設ビア61〜6
4同士は、できるだけ小さな間隔で多くのビアを形成す
るようにされる。形成できるビアの数を多くして、電源
配線層や接地配線層との接続抵抗をできるだけ小さくす
るためである。
【0007】ここで、第2絶縁層間12に形成された電
源配線層53等の様子を表面00A側から平面視かつ透
視すると、図7(a)のようになる。なお、本明細書で
は、平面図においてその上下に形成されたビアの配置を
示すため、考察している絶縁層間で隣接する上下2層の
絶縁層(本例で言えば、第2絶縁層間12で隣接する絶
縁層2,3)のうち、紙面上側にある絶縁層(本例で言
えば、絶縁層2)に形成されているビアを×印で、紙面
下側(本例で言えば、絶縁層3)に形成されているビア
を○印で表すことにする。従って、ビアが上下方向に重
なって形成されている場合には、×印と○印をが重なっ
て描かれる場合もある。第2絶縁層間12に拡がって形
成された電源配線層53には、フリップチップパッド3
1からビア41を介して(×印で示すように)ビア42
が接続し、また、ピン81からビア75,74を介して
(○印で示すように)ビア73が接続している。従っ
て、この電源配線層53のうち、ビア42の接続点とビ
ア73の接続点との間で、電流が流れることになる。な
お、ビア42のうちには、電源配線層53には接続され
ず、ビアパッド35を介してビア43と接続して裏面0
0b側に延びるものもある。
【0008】ところで、第2絶縁層間12には、コンデ
ンサパッド32から延びる列設ビア62,63同士を接
続する列設ビア接続導体層54と、第2絶縁層間12に
拡がる電源配線層53との間を絶縁するため、図7
(a)において上下方向に長い、従って、図6において
前後方向に長い、略ロ字状の絶縁パターン92が形成さ
れている。コンデンサパッド32が、図6において前後
方向に長い略長方形にされているためである。ここで、
切断線C−C’上のビア42aとビア73aについてみ
ると、この切断線C−C’上に列設ビア接続導体層54
および絶縁パターン92も位置しているため、この間を
流れる電流は、図7(a)において破線で示すように、
列設ビア接続導体層54および絶縁パターン92を迂回
するようにして流れることになる。このため、電流の通
る経路が長くなり、この間の抵抗が高くなる。つまり、
このようなパターンによって電源配線層53の接地抵抗
が上昇することになる。
【0009】同様に、第3絶縁層間13に形成された信
号配線56等の様子を表面00A側から平面視すると、
図7(b)のようになる。この場合も、列設ビア63同
士を接続する列設ビア接続導体層55が有るため、切断
線C−C’上に形成されたビア43aとビア74aとを
結ぶ信号配線56aは、列設ビア接続導体層55を避け
て大きく迂回することになる。このため、信号配線56
aの長さが長くなり、その抵抗が上昇し、信号に遅延が
生じる。
【0010】本発明は、かかる問題点に鑑みてなされた
ものであって、基板の表面あるいは裏面にコンデンサパ
ッドを備えながらも、このコンデンサパッドから延びる
列設ビア群の列設方向を転換して、ベタ状の接地配線層
や電源配線層において電流を流れやすくして抵抗を低減
することを目的とする。さらには、信号配線を短距離で
結ぶことを可能とし、低抵抗の信号配線を持つ基板を提
供することを目的とする。
【0011】
【課題を解決するための手段、作用及び効果】そしてそ
の解決手段は、表面と裏面とを有し、上記表面の一部を
占める領域であって、その内部にIC接続端子を多数含
む端子形成領域と、上記表面または裏面に形成され、I
Cチップに接地電位を供給するための接地端子および電
源電位を供給するための電源端子を含む多数の外部接続
端子と、上記表面または裏面に形成され、コンデンサを
接続するコンデンサパッドと、を備える多層配線基板で
あって、上記コンデンサパッドが形成された面との間に
少なくとも2層の絶縁層が介在する絶縁層間に形成さ
れ、上記IC接続端子と上記接地端子または電源端子と
を導通する導通路の一部を構成し、上記多層配線基板を
平面視かつ透視したときに、少なくとも上記端子形成領
域と上記導通される接地端子または電源端子との間に拡
がるベタ導体層を備え、上記コンデンサパッドは、上記
多層配線基板を平面視かつ透視したときに、上記端子形
成領域と上記ベタ導体層に接続する上記接地端子または
電源端子とを結ぶ仮想線上にあり、しかもその長手方向
が上記仮想線に交差して配置されており、上記コンデン
サパッドから延びるビア群であって、少なくともコンデ
ンサパッドが形成される面を構成する絶縁層においてコ
ンデンサパッドの長手方向に並び、上記ベタ導体層と絶
縁を保ちつつ、このベタ導体層が形成された上記絶縁層
間を越えて反対面側に向けて延びるビア群を備え、上記
ビア群は、上記ベタ導体層よりも上記コンデンサパッド
が形成された面側に位置し隣接する2層の絶縁層のう
ち、上記コンデンサパッド側の絶縁層に形成されたビア
群が、上記コンデンサパッドの長手方向に並ぶ1つの列
設ビア群を構成し、上記コンデンサパッドと反対面側の
絶縁層に形成されたビア群が、上記仮想線に略平行な方
向に並ぶ1または複数の転換ビア群を構成し、上記2層
の絶縁層間に形成され、上記列設ビア群と上記転換ビア
群とを導通する転換導体層を備え、上記転換ビア群また
はこれより上記反対面側に延びる転換延長ビア群の各ビ
アとベタ導体層との間に、両者間の絶縁を保ち、上記仮
想線に略平行な方向に延びまたは並ぶ形状の絶縁パター
ンを備えることを特徴とする多層配線基板である。
【0012】本発明の多層配線基板では、ベタ導体層よ
りもコンデンサパッドが形成された面側に列設ビア群、
転換導体層、および転換ビア群を有する。このため、ベ
タ導体層を挟む2つの絶縁層に形成されるビア群は、転
換ビア群、または、この転換ビア群からさらに反対面側
に向けて延び転換ビア群と同様に仮想線に略平行な方向
に並ぶ転換延長ビア群となる。これにより、ベタ導体層
において、この転換ビア群等の各ビアとベタ導体層との
間の絶縁を保つために形成される絶縁パターンも、仮想
線に略平行な方向に延びまたは並ぶ形状にされる。一
方、ベタ導体層は、端子形成領域内のIC接続端子とこ
のベタ導体層に接続する接地端子(または電源端子)と
を導通する導通路の一部を構成するので、上記のよう
に、仮想線に略平行な絶縁パターンは、ベタ導体層の電
流の流れを阻害しにくい絶縁パターンとなる。つまり、
ベタ導体層の抵抗を減少させ、接地抵抗や電源抵抗の小
さな基板を実現することができる。また、端子形成領域
内のIC接続端子と外部接続端子のうち信号端子とを結
ぶ信号配線を、大きく迂回させないで短距離で結び、あ
るいは、転換ビア群またはこれから延びるビア群同士の
間を通して短距離で結ぶことで、信号配線の持つ抵抗を
低下させることもできる。
【0013】ここで、多層配線基板は、絶縁層が多数積
層され、絶縁層間のうちの一部には、信号配線層や接地
・電源配線層などの導体層が形成される。絶縁層の材質
としては、例えば、アルミナ、窒化アルミニウム、ガラ
スセラミック等のセラミックや、エポキシ樹脂、BT樹
脂、PPE樹脂等の樹脂、あるいはこれらとガラス繊維
やポリエステル繊維等の無機または有機繊維との樹脂複
合材などが挙げられる。また、絶縁層間に形成される信
号配線層等の導体層の材質は、絶縁層の材質を考慮して
選択すればよいが、例えば、セラミック製絶縁層を用い
た場合には、W、Mo、Mo−Mn、Cu、Ag、Ag
−Pt、Ag−Pd等が挙げられる。また樹脂や樹脂複
合材を用いた場合には、Cu、Ni、Au等が挙げられ
る、IC接続端子とは、ICチップに形成した端子と接
続するために設けられる接続端子であり、具体的には、
フリップチップ接続のためのフリップチップバンプやワ
イヤボンディング接続のためのワイヤボンディングパッ
ドなどが挙げられる。
【0014】端子形成領域とは、上記基板の表面上の領
域であって、上記したIC接続端子をその内部に多数形
成した領域を指し、例えば、正方形状や矩形状、ロ字状
等の領域が挙げられる。外部接続端子とは、基板の裏面
あるいは表面に形成され、マザーボードやコネクタ等の
外部機器と接続するための接続端子であり、具体的に
は、ピン状端子、ボール状端子、ランド状端子などが挙
げられ、通常、基板の裏面や表面の周縁部に格子状に配
列されてそれぞれPGA、BGA、LGA等の端子構造
を構成する。ビア群を構成するビアは、絶縁層を貫通し
て形成され、絶縁層の上下に形成された配線層や導体層
を相互に導通するものであり、スタックドビア、スタッ
ガードビアなどの形態が挙げられるコンデンサは、基板
とは別部材のコンデンサであり、通常その面積や体積を
小さなものとするため、チップコンデンサを用いること
が多いが、他のコンデンサでも良い。
【0015】ここで、上記の多層配線基板であって、前
記転換ビア群に属するビアの断面積の和は、列設ビア群
に属するビアの断面積の和と、等しいかこれよりも多い
ことを特徴とするのが好ましい。断面積が多いというこ
とは、ビア群全体での抵抗が小さくなることを示す。こ
こで、もし転換しないで、通常行うように列設ビアをそ
のまま(断面積も変えないで)反対面側に向けて延ばし
た場合と比較すると、転換によってビア群の抵抗が低下
することになる。つまり、ビア列設方向転換構造によっ
て、ビアの並ぶ方向を仮想線に略平行にするだけでな
く、ビア群自身抵抗をも低下させることができ、さらに
基板の性能を向上させられるからである。
【0016】さらに、上記の多層配線基板であって、前
記転換導体層が、前記コンデンサパッドが形成された面
を構成する絶縁層とこれに隣接する絶縁層との間に形成
されていることを特徴とする多層配線基板とすると良
い。
【0017】本発明の多層配線基板では、転換導体層
が、コンデンサパッドが形成された面を構成する絶縁層
とこれに隣接する絶縁層との間に形成されている。つま
り、コンデンサパッドが形成された面(例えば表面)を
構成する絶縁層に列設ビア群、これに隣接する絶縁層に
転換ビア群、およびこれらの絶縁層間に転換導体層が形
成される。従って、この転換導体層よりも、コンデンサ
パッドが形成された面とは反対面側にある絶縁層間に形
成されるベタ層体層や信号配線層において、接地抵抗や
電源抵抗、信号配線抵抗を低下させることができ、ある
いは抵抗の小さな信号配線を容易に形成できるから、こ
のような効果が得られる絶縁層間の数を最も増やすこと
ができる。
【0018】さらに、上記の多層配線基板であって、1
つの前記列設ビア群と接続する前記転換ビア群を複数備
える場合において、上記列設ビア群における各ビア同士
の前記コンデンサパッドの長手方向の間隔に比して、隣
接する転換ビア群にぞれぞれ属するビア同士の上記長手
方向の間隔が広くされていることを特徴とする多層配線
基板とすると良い。
【0019】本発明の多層配線基板では、コンデンサパ
ッドの長手方向の間隔について見たとき、列設ビア群に
おけるビア同士の間隔に比して、隣接する転換ビア群そ
れぞれ属するビア同士の間隔が広くされている。このた
め、このような転換ビア群または転換延長ビア群が上下
の絶縁層に形成されている絶縁層間に形成されたベタ導
体層においては、転換ビア群または転換延長ビア群と絶
縁を保つために形成する絶縁パターン同士の間に、比較
的広い幅のベタ導体層を形成することができる。従っ
て、この絶縁パターン間のベタ導体層を通って、IC接
続端子−接地端子(または電源端子)間の電流が流れる
ので、さらに接地抵抗や電源抵抗の小さな基板を実現す
ることができる。また、このような転換ビア群または転
換延長ビア群が上下の絶縁層に形成されている絶縁層間
では、ビア群同士の間隔を広くできるので、この間に寸
法的にも形状的にも信号配線を形成しやすくなり、抵抗
の小さな信号配線を容易に形成できる。また、このビア
群間に複数の信号配線を通すことが可能となる場合もあ
り、その場合には、より多くの信号配線を短距離で結ん
で、その抵抗を低下させることができる。
【0020】またさらに、前記転換ビア群同士、または
前記転換延長ビア群同士に挟まれた信号配線を備えるこ
とを特徴とする多層配線基板とすると良い。
【0021】本発明の多層配線基板では、転換ビア群同
士等の間に信号配線を形成したので、信号配線の長さを
より短距離にすることができるから、信号配線の持つ抵
抗をより低減することができる。
【0022】
【発明の実施の形態】本発明の実施の形態を、図面と共
に説明する。本実施形態の基板100は、上記した従来
の基板00と、コンデンサパッド32から延びるビアの
並び方およびその近傍の形状等が異なるのみであるの
で、異なる部分を中心に説明し、同じ部分については同
じ番号を付して説明を省略または簡略化する。断面図図
1、および表面100Aから見た状態の説明図図2
(a)に示すように、この基板100の表面100Aの
略中央の端子形成領域31Sにおいて、ICチップIC
を接続するためのフリップチップパッド31が格子状に
多数形成され、さらに、同じく表面100A上にコンデ
ンサConを固着・搭載するための略長方形状のコンデ
ンサパッド32も形成されている。また、裏面100B
の周縁近傍には、格子状にピンパッド33が形成され、
ピン81が固着されている。前記しなかったが、図2
(a)に示す基板表面100Aの様子は、前記した従来
の基板00においても同じである。
【0023】この基板100は、アルミナを主成分とす
るセラミック製で、5層の絶縁層1,102,103,
4,5が積層されており、これらの絶縁層間111,1
12,113,14には、フリップチップパッド31と
ビア41〜44を介して接続する接地配線層51,5
7、電源配線層153、および信号配線156が形成さ
れ、これらは、ビア73〜75を介してそれぞれピンパ
ッド33及びピン81に接続している。このピン81の
うち、ピン81aは接地端子、ピン81bは電源端子で
ある。また、ビア41〜44,ビア74、75の間の絶
縁層間には、ビアとビアとの間の位置ずれを吸収し確実
に接続するためのビアパッド34〜36,37が形成さ
れている。これらのパッド、配線層及びビアは、いずれ
もタングステンを主成分とする導体からなり、セラミッ
ク製の絶縁層と共に同時焼成法によって形成される。コ
ンデンサConも、従来の基板00(図6参照)と同様
に、コンデンサパッド32の長手方向(図中前後方向)
に列状に並ぶ列設ビア61(61a,61b),62の
群によって接地配線層51および電源配線層53に接続
されて、回路的にデカップリングコンデンサとして機能
している。次述するように、転換ビア162や転換延長
ビア163,164によって、接地配線層57とも接続
している。また、列設ビア61,62同士の間隔も従来
と同様に、抵抗を小さくするためできるだけ小さな間隔
とされている。
【0024】ついで、第1絶縁層間111に形成された
接地配線層51等の様子について、表面100A側から
平面視かつ透視した状態を図2(b)に示す。接地配線
層51は、絶縁層間111のうち、中央部を除く略全面
に拡がる導体層である。フリップチップパッド31から
延びるビア41のうちのいくつか(本例では、×印で示
す3本)が、この接地配線層51に接続している。その
他は、絶縁層間111に形成されたビアパッド34を介
して紙面下方に形成された○印で示すビア42によって
下方(裏面側)に向かって延びる。コンデンサパッド3
2から絶縁層1内を裏面100B側に向けて延びて、絶
縁層間111に延出した列設ビア61のうち、図中向か
って右側の列設ビア61bの群(図において3ヶ)は、
列設ビア接続導体層52で互いが接続し、その周りに
は、接地配線層51と絶縁を保つため、略ロ字状の絶縁
パターン91が形成されている。なお、列設ビア接続導
体層52には、列設ビア61bとそれぞれ上下同じ位置
に形成され、裏面100B側に向かって延びる列設ビア
62が接続している。
【0025】一方、列設ビア61のうち、図中向かって
左側の列設ビア61aの群(図において3ヶ)は、それ
ぞれ×印で示すように接地配線層51に接続している。
さらに、この列設ビア61aは裏面100B側に向けて
延び、もう1つの接地配線層57に接続するのである
が、各列設ビア61と上下同じ位置に形成されない。図
2(b)中、○印で示すように、列設ビア61a(61
a1,61a2,61a3)が切断線C−C’に対して
直交する向き(図2(b)中、紙面上下方向)に並んで
いるのに対し、転換ビア162を、切断線C−C’と平
行の向き(図2(b)中、紙面左右方向)に2つずつ並
べる。これにより、3ヶのビアからなる1つの列設ビア
61aの群を、それぞれ2つの転換ビア162が属する
2つの転換ビア162の群にしている。即ち、転換ビア
162a,162bからなる群162G1と、同じく転
換ビア162c,162dからなる群162G2であ
る。しかも、3ヶの列設ビア61aのうち、両端の列設
ビア61a1,61a3の図中左右に各々転換ビア16
2が1ヶずつ配置されるようにした。このため、2つの
転換ビアの群162G1,162G2にそれぞれ属する
ビア同士の間隔は、列設ビア61a同士の間隔の2倍に
なる。
【0026】次に、第2絶縁層間112に形成された電
源配線層153等の様子を表面100A側から平面視か
つ透視すると、図3(a)に示すようになる。第2絶縁
層間112に拡がって形成された電源配線層153に
は、フリップチップパッド31からビア41を介して
(×印で示すように)ビア42が接続し、また、ピン8
1からビア75,74を介して(○印で示すように)ビ
ア73が接続しているので、接地配線層153のうち、
ビア42の接続点とビア73の接続点との間で、電流が
流れることになるのは、前記基板00と同様である。こ
こで、本実施形態では、上記したように列設ビア61a
の群が並ぶ方向は、接地配線層51を介して転換ビア1
62の群162G1,162G2によって、その方向が
転換されている。このため、前記した従来の基板00の
場合と異なり(図7(a)参照)、1つの群を成す(本
例では2つの)転換ビア162同士を接続する転換ビア
接続導体層154a,154bは、その長手方向が切断
線C−C’に略平行に形成される。なお、この切断線C
−C’は、図3(a)中一点鎖線で示す端子形成領域3
1Sと電源端子81bとを結ぶ仮想線にもなっている。
更にいえば、電源配線層153に接続するビア42aと
ビア73aとを結ぶ仮想線になっている。しかも、上記
したように、この2つの群162G1,162G2の間
隔が広くされているので、転換ビア接続導体層154
a,154bの周りに、電源配線層153との絶縁のた
めの図中横長略ロ字状の絶縁パターン192a,192
bをそれぞれ形成しても、その間に、電源配線層153
sを形成することができる。
【0027】従って、ビア42の接続点とビア73の接
続点との間に流れる電流は、図中破線で示すようにな
り、その一部は絶縁パターン192a,192bの間の
電源配線層153sを通る距離の短い経路を取る。従っ
て、従来の場合に比較して、電源配線層153の持つ抵
抗を減少させることができたことになる。また、電流が
電源配線層153sを通ることにより、切断線C−C’
上以外に位置するビア42とビア73との間で流れる電
流も、図7(b)の場合に比較してその経路が短くなる
ため、この点からも電源配線層153の抵抗を低下させ
ることになる。そして、転換ビア162と上下同じ位置
に形成した転換延長ビア163が、さらに裏面100B
側に延びる。
【0028】同様に、第3絶縁層間113に形成された
信号配線156等の様子を表面100A側から平面視す
ると、図3(b)のようになる。この場合も、転換延長
ビア163、164同士を接続する転換延長ビア接続導
体層155a、155bが有るため、切断線C−C’上
に形成されたビア43aとビア74aとを結ぶ信号配線
156aは、転換延長ビア接続導体層155aと155
bの間を通すことができるので、僅かに迂回するだけで
足りる。このため、信号配線156aの長さを短くで
き、その抵抗を低下させ、信号の遅延を防止できる。ま
た、信号配線156aが転換延長ビア接続導体層155
aと155bの間を通るため、他の信号配線156も短
距離でビア間を接続できるようになり、同様に信号配線
の抵抗を低下させることができ、遅延も防止できる。
【0029】このように、本実施形態の基板100で
は、コンデンサパッド32から延びる列設ビア61aの
群の並ぶ方向を接地配線層51および転換ビア162の
群により変更したので、電源配線層153や信号配線層
156の抵抗を低下させることができた。なお、本実施
形態では、1つの群を成す転換ビア162(例えば、1
62aと162b)や転換延長ビア163,164同士
を、転換ビア接続導体層154a,154bや転換延長
ビア接続導体層155a,155bで相互に接続した。
1つのビアに断線が生じた場合、転換ビア接続導体層を
形成しておかないと、そのビアの上下につながるビアす
べてが不導通になるが、転換ビア接続導体層を形成して
おけば、断線したビアのみ不導通となるだけで済み、断
線による抵抗の上昇が最小限に抑えられると共に、配線
の信頼性も高くできるからである。但し、信頼性等を勘
案した上で、ビア同士を接続しないでおくこともでき
る。この場合には、転換ビア162と電源配線層153
との間の絶縁パターンは、切断線(仮想線)C−C’に
略平行に並ぶことになる。
【0030】上記実施形態においては、絶縁層1に形成
した列設ビア61の群と、絶縁層間111に形成した接
地配線層51と、絶縁層2に形成した転換ビア62の群
とで列設ビアの方向を転換した。この他、絶縁層2と3
及びこれらの絶縁層間12において、上記と同様に列設
ビアの方向を転換しても良い。ただし、この場合には、
絶縁層間113に形成した信号配線162については、
上記実施形態と同様に経路を短くでき、信号配線の抵抗
を低減できるが、絶縁層間112に形成した電源配線層
については、前記した従来の基板00における電源配線
層53と同じ形状となるので(図6、図7(a)参
照)、電源配線層の抵抗を低減することができない。従
って、このことからも判るように、できるだけコンデン
サパッド32に近い位置で列設ビアの方向を転換するこ
とが望ましい。つまり、列設ビア61と転換ビア62の
両者が接続する転換導体層(上記実施形態における接地
配線層51)が、コンデンサパッド32が形成された面
(本実施形態では表面100A)をなす絶縁層1とこれ
に隣接する絶縁層102との間に形成されているように
するのが望ましい。
【0031】上記実施形態においては、列設ビア61の
群(3ヶ)を2つの転換ビア162の群(2ヶ×2)に
する構造を用いた。また、列設ビアと転換ビアとの両者
を接続する導体層として、接地配線層51を用いた。し
かし、これに限定されることはなく、他の構造であって
も良い。例えば、図4(a)に示すように、図中前後方
向に並ぶ5ヶの列設ビア261の群を、図示しない絶縁
層の絶縁層間に形成された略長方形状の転換導体層25
1を介して、図中左右方向に2ヶずつ並ぶ転換ビア26
2a,262b,262cの群に転換しても良い。な
お、上記した理由から、転換ビア262a等はそれぞれ
転換ビア接続導体層254a,254b,254cによ
って互いに導通するようにすると良い。このようにすれ
ば、例えば、転換ビア262bと262cとの間、具体
的に言えば、転換ビア接続導体層254bと254cと
の間に、所定の絶縁間隔を保つようにした絶縁パターン
(図示しない)を形成した上で、接地配線層や電源配線
層などのベタ状の導体層(図示しない)を形成すること
ができる。また、転換ビア接続導体層254bと254
cとの間に、信号配線層を通すことができる。従って、
従来のように、列状ビアの群を避けて迂回する必要が無
く、矢印で示すように、図中左右方向に電流を流し、あ
るいは、信号を伝送することができるから、接地配線層
などのベタ状導体層の抵抗を引き下げることができ、あ
るいは、信号配線の抵抗を引き下げ、信号の遅延を防止
することができる。
【0032】また、図4(b)に示すように、図中前後
方向に並ぶ5ヶの列設ビア361の群を、図示しない絶
縁層の絶縁層間に形成された略十字形状の転換導体層3
51を介して、図中左右方向に並ぶ5ヶの転換ビア36
2の群に転換する構造にしても良い。なお、転換ビア3
62はそれぞれ転換ビア接続導体層354によって互い
に導通するようにすると良い。このようにした場合も、
転換ビア362や転換ビア接続導体層354との間に、
所定の絶縁間隔を保つようにした上で、接地配線層など
のベタ状の導体層(図示しない)を転換ビア362や転
換ビア接続導体層354の近傍まで形成することができ
る。また、転換ビア362や転換ビア接続導体層354
の近傍に、信号配線層を通すことができる。従って、こ
のようにした場合にも同様に、接地配線層などのベタ状
導体層の抵抗を引き下げることができ、あるいは、信号
配線層の抵抗を引き下げ、信号の遅延を防止することが
できる。
【0033】上記実施形態および図4(a)、(b)に
示す例では、列設ビアの並ぶ方向と、転換ビアの並ぶ方
向とが基板を略直交する場合について示した。しかし、
本発明は、列設ビアの群によって、ベタ状導体層を流れ
る電流が妨げられたり、信号配線層の経路が迂回させら
れたりするのを防止して、ベタ状導体層や信号配線層の
抵抗を下げる等の効果を得るものであるので、直交して
いなくとも良いことは明らかである。例えば、図4
(c)に示すようなものでも良い。図4(c)は、転換
導体層451を形成する絶縁層間を基準として、基板を
平面視しかつ各絶縁層を透視したときの状態で示してあ
る。上層(紙面上側)の絶縁層に形成され×印で示す5
ヶの列設ビア461の群は、図中上下方向に並び、転換
導体層451に接続している。一方、下層(紙面下側)
の絶縁層の形成され○印で示す転換ビア462a,46
2b,462cの群は、図中右上がりの斜め方向にそれ
ぞれ2ヶずつ並び、同様に転換導体層451に接続して
いる。また、転換ビア462a等はそれぞれ転換ビア接
続導体層454a,454b,454cによって互いに
導通されている。このようにした場合、例えば、図4
(c)に示すように、転換ビア462a,462bとの
間、つまり転換ビア接続導体層454aと454bとの
間に、信号配線層456を通すことにより、斜め方向に
信号配線層の経路を短くすることもできる。また、信号
配線層456に代えてベタ導体層をこの間に形成するこ
とで、ベタ層体層の抵抗を下げることもできる。
【0034】さらに、上記では、列設ビアの群はいずれ
も1列に並んでいたが、これに限定されない。例えば、
図5(a)に示すように、×印で表す各5ヶの列設ビア
561が2列に並んでいる場合にも、転換導体層551
を用いて、図中横方向にそれぞれ4ヶの転換ビア562
a,562b,562cが3列に並ぶように転換しても
良い。この場合、各4ヶの転換ビア562a,562
b,562cは、紙面より下側の層間において、それぞ
れ転換ビア接続導体層554a,554b,554cに
より互いに接続される。また、図5(b)に示すよう
に、×印で表す5ヶの列設ビア661がジグザグに並ん
でいる場合にも、転換導体層651を用いて、図中横方
向に3ヶの転換ビア662a,662bが2列に並ぶよ
うに転換しても良い。この場合、各3ヶの転換ビア66
2a,662bは、紙面より下側の層間において、それ
ぞれ転換ビア接続導体層654a,654bにより互い
に接続される。
【0035】なお、上記実施形態、図4、および図5に
示す列設ビア方向転換構造では、いずれも列設ビアの数
に比して、転換ビアの合計の数が等しいかそれよりも多
くなるようにされている。デカップリングコンデンサの
機能を十分得るため、コンデンサパッドと接地配線層ま
たは電源配線層と間の接続抵抗は、できるだけ小さいこ
とが望ましい。各ビアの断面積が等しいとすれば、コン
デンサパッドから延びる列設ビアの数に比して、転換ビ
アの数を少なくすれば、コンデンサパッドと接地配線層
との接続抵抗が上昇することになるので、転換ビアの数
をむしろ多くするのが望ましいからである。同様の理由
から、各ビアの断面積を変更できる場合には、列設ビア
の断面積の合計に比して転換ビアの断面積の合計を等し
いか多くするのが好ましい。また、上記実施形態や図4
(c)では、転換ビア(または転換延長ビア)の群同士
の間を通す信号配線が1本の場合を示したが、複数本で
あっても良いことは明らかである。さらに、上記実施形
態では、各転換ビア接続導体層が互いに平行である例を
示したが、必ずしもこれらが平行でなくとも良く、例え
ば、基板を平面視かつ透視したときに、端子形成領域を
中心として放射状になるように形成しても良い。
【0036】以上において、本発明を実施形態および各
種の変形例に即して説明したが、本発明は上記実施形態
や変形例に限定されるものではなく、その要旨を逸脱し
ない範囲で、適宜変更して適用できることはいうまでも
ない。例えば、上記実施形態の基板100では、コンデ
ンサパッド32がICチップICを搭載する表面100
Aに形成されていたが、逆側の裏面100Bに形成され
たものに本発明を適用しても良い。また、上記実施形態
の基板100では、ピンパッド33およびピン81が裏
面100Bの周縁近傍に形成されていたが、表面100
Aに形成されたものに本発明を適用しても良い。また、
基板の表面または裏面に搭載するコンデンサは、1つと
は限らず複数でも良い。従って、これらのコンデンサを
取り付けるコンデンサパッドから延びる列設ビアについ
て、本発明の列設ビア方向転換構造を基板の各所で適用
しても良いことは明らかである。
【図面の簡単な説明】
【図1】実施形態1に掛かる多層配線基板の構造を示す
部分破断断面図である。
【図2】図1の多層配線基板において、(a)は表面に
形成されたIC接続端子およびその上下の絶縁層に形成
されたビア配置の様子を示す説明図、(b)は第1絶縁
層間に形成された導体層(転換導体層)およびその上下
の絶縁層に形成されたビア配置の様子を示す説明図であ
る。
【図3】図1の多層配線基板において、(a)は第2絶
縁層間に形成されたベタ導体層およびその上下の絶縁層
に形成されたビア配置の様子を示す説明図、(b)は第
3絶縁層間に形成された信号配線層およびその上下の絶
縁層に形成されたビア配置の様子を示す説明図である。
【図4】他のビア転換構造の例を示す説明図であり、
(a)は転換ビア群を1列にしたもの、(b)は実施形
態1と同様であるが、転換導体層が独立したもの、
(c)は列設ビア群を結ぶ方向と転換ビア群を結ぶ方向
とが斜めになっているものを示す。
【図5】他のビア転換構造の例を示す説明図であり、
(a)は列設ビア群が2列であるもの、(b)は列設ビ
ア群が千鳥状に配置されたものを示す。
【図6】従来の多層配線基板の構造を示す部分破断断面
図である。
【図7】図6の多層配線基板において、(a)は第2絶
縁層間に形成されたベタ導体層およびその上下の絶縁層
に形成されたビア配置の様子を示す説明図、(b)は第
3絶縁層間に形成された信号配線層やその上下の絶縁層
に形成するビア配置の様子を示す説明図である。
【符号の説明】
100 多層配線
基板(基板) 1,102,103,4,5 絶縁層 111,112,113,14 絶縁層間 31 フリップ
チップパッド 31S 端子形成
領域 32 コンデン
サパッド 33 ピンパッ
ド 34,35,36,37 ビアパッ
ド 41,42,43,44 ビア 51,57 接地配線
層 153 電源配線
層 154 転換ビア
接続導体層 155 転換延長
ビア接続導体層 61,62 列設ビア 162 転換ビア 163,164 転換延長
ビア 73,74,75 ビア 81 ピン 261,361,461,561,661 列設ビア 251,351,451,551,651 転換導体
層 262,362,462,562,662 転換ビア 254,354,454,554,654 転換ビア
接続導体層
フロントページの続き Fターム(参考) 5E346 AA12 AA15 AA43 BB02 BB03 BB04 BB07 BB11 BB16 CC02 CC08 CC16 CC31 FF01 FF34 FF35 FF45 HH01 HH02 HH05

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 表面と裏面とを有し、 上記表面の一部を占める領域であって、その内部にIC
    接続端子を多数含む端子形成領域と、 上記表面または裏面に形成され、ICチップに接地電位
    を供給するための接地端子および電源電位を供給するた
    めの電源端子を含む多数の外部接続端子と、 上記表面または裏面に形成され、コンデンサを接続する
    コンデンサパッドと、を備える多層配線基板であって、 上記コンデンサパッドが形成された面との間に少なくと
    も2層の絶縁層が介在する絶縁層間に形成され、上記I
    C接続端子と上記接地端子または電源端子とを導通する
    導通路の一部を構成し、上記多層配線基板を平面視かつ
    透視したときに、少なくとも上記端子形成領域と上記導
    通される接地端子または電源端子との間に拡がるベタ導
    体層を備え、 上記コンデンサパッドは、上記多層配線基板を平面視か
    つ透視したときに、上記端子形成領域と上記ベタ導体層
    に接続する上記接地端子または電源端子とを結ぶ仮想線
    上にあり、しかもその長手方向が上記仮想線に交差して
    配置されており、 上記コンデンサパッドから延びるビア群であって、少な
    くともコンデンサパッドが形成される面を構成する絶縁
    層においてコンデンサパッドの長手方向に並び、上記ベ
    タ導体層と絶縁を保ちつつ、このベタ導体層が形成され
    た上記絶縁層間を越えて反対面側に向けて延びるビア群
    を備え、 上記ビア群は、 上記ベタ導体層よりも上記コンデンサパッドが形成され
    た面側に位置し隣接する2層の絶縁層のうち、 上記コンデンサパッド側の絶縁層に形成されたビア群
    が、上記コンデンサパッドの長手方向に並ぶ1つの列設
    ビア群を構成し、 上記コンデンサパッドと反対面側の絶縁層に形成された
    ビア群が、上記仮想線に略平行な方向に並ぶ1または複
    数の転換ビア群を構成し、 上記2層の絶縁層間に形成され、上記列設ビア群と上記
    転換ビア群とを導通する転換導体層を備え、 上記転換ビア群またはこれより上記反対面側に延びる転
    換延長ビア群の各ビアとベタ導体層との間に、両者間の
    絶縁を保ち、上記仮想線に略平行な方向に延びまたは並
    ぶ形状の絶縁パターンを備えることを特徴とする多層配
    線基板。
  2. 【請求項2】 請求項1に記載の多層配線基板であっ
    て、 前記転換導体層が、前記コンデンサパッドが形成された
    面を構成する絶縁層とこれに隣接する絶縁層との間に形
    成されていることを特徴とする多層配線基板。
  3. 【請求項3】 請求項1または請求項2に記載の多層配
    線基板であって、1つの前記列設ビア群と接続する前記
    転換ビア群を複数備える場合において、 上記列設ビア群における各ビア同士の前記コンデンサパ
    ッドの長手方向の間隔に比して、隣接する転換ビア群に
    ぞれぞれ属するビア同士の上記長手方向の間隔が広くさ
    れていることを特徴とする多層配線基板。
  4. 【請求項4】請求項3に記載の多層配線基板であって、 前記転換ビア群同士、または前記転換延長ビア群同士に
    挟まれた信号配線を備えることを特徴とする多層配線基
    板。
JP20047898A 1998-07-15 1998-07-15 多層配線基板 Expired - Fee Related JP3495917B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20047898A JP3495917B2 (ja) 1998-07-15 1998-07-15 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20047898A JP3495917B2 (ja) 1998-07-15 1998-07-15 多層配線基板

Publications (2)

Publication Number Publication Date
JP2000031329A true JP2000031329A (ja) 2000-01-28
JP3495917B2 JP3495917B2 (ja) 2004-02-09

Family

ID=16424992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20047898A Expired - Fee Related JP3495917B2 (ja) 1998-07-15 1998-07-15 多層配線基板

Country Status (1)

Country Link
JP (1) JP3495917B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185141A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd 多層プリント配線板
JP2004152810A (ja) * 2002-10-28 2004-05-27 Sharp Corp 半導体装置及び積層型半導体装置
JP2004152812A (ja) * 2002-10-28 2004-05-27 Sharp Corp 半導体装置及び積層型半導体装置
US6753595B1 (en) * 2003-01-14 2004-06-22 Silicon Integrated Systems Corp Substrates for semiconductor devices with shielding for NC contacts
JP2005506679A (ja) * 2000-12-18 2005-03-03 インテル・コーポレーション 配線構造
JP2005223332A (ja) * 2004-02-04 2005-08-18 Internatl Business Mach Corp <Ibm> 多層モジュール
SG118175A1 (en) * 2002-01-21 2006-01-27 Hitachi Cable Wiring board method for manufacturing wiring boardand electronic component using wiring board
JP2007508688A (ja) * 2003-10-10 2007-04-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子装置及びそのためのキャリア基板
US8310837B2 (en) 2006-04-13 2012-11-13 Panasonic Corporation Circuit module and power line communication apparatus
JP2013225544A (ja) * 2012-04-19 2013-10-31 Canon Inc プリント回路板
JP2015146382A (ja) * 2014-02-03 2015-08-13 キヤノン株式会社 プリント回路板
US9565761B2 (en) 2014-07-31 2017-02-07 Kyocera Corporation Wiring board
CN108336056A (zh) * 2018-04-12 2018-07-27 苏州震坤科技有限公司 用于半导体封装结构的万用转接电路层
CN108336056B (zh) * 2018-04-12 2024-06-04 苏州震坤科技有限公司 用于半导体封装结构的万用转接电路层

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185141A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd 多層プリント配線板
US7638419B2 (en) 2000-12-18 2009-12-29 Intel Corporation Method of fabricating a via attached to a bond pad utilizing a tapered interconnect
US7375432B2 (en) 2000-12-18 2008-05-20 Intel Corporation Via attached to a bond pad utilizing a tapered interconnect
JP2005506679A (ja) * 2000-12-18 2005-03-03 インテル・コーポレーション 配線構造
SG118175A1 (en) * 2002-01-21 2006-01-27 Hitachi Cable Wiring board method for manufacturing wiring boardand electronic component using wiring board
US7276780B2 (en) 2002-10-28 2007-10-02 Sharp Kabushiki Kaisha Semiconductor device and chip-stack semiconductor device
JP2004152812A (ja) * 2002-10-28 2004-05-27 Sharp Corp 半導体装置及び積層型半導体装置
JP2004152810A (ja) * 2002-10-28 2004-05-27 Sharp Corp 半導体装置及び積層型半導体装置
US6753595B1 (en) * 2003-01-14 2004-06-22 Silicon Integrated Systems Corp Substrates for semiconductor devices with shielding for NC contacts
JP2007508688A (ja) * 2003-10-10 2007-04-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 電子装置及びそのためのキャリア基板
JP2005223332A (ja) * 2004-02-04 2005-08-18 Internatl Business Mach Corp <Ibm> 多層モジュール
US8310837B2 (en) 2006-04-13 2012-11-13 Panasonic Corporation Circuit module and power line communication apparatus
JP2013225544A (ja) * 2012-04-19 2013-10-31 Canon Inc プリント回路板
US9345140B2 (en) 2012-04-19 2016-05-17 Canon Kabushiki Kaisha Printed circuit board
JP2015146382A (ja) * 2014-02-03 2015-08-13 キヤノン株式会社 プリント回路板
US9565761B2 (en) 2014-07-31 2017-02-07 Kyocera Corporation Wiring board
CN108336056A (zh) * 2018-04-12 2018-07-27 苏州震坤科技有限公司 用于半导体封装结构的万用转接电路层
CN108336056B (zh) * 2018-04-12 2024-06-04 苏州震坤科技有限公司 用于半导体封装结构的万用转接电路层

Also Published As

Publication number Publication date
JP3495917B2 (ja) 2004-02-09

Similar Documents

Publication Publication Date Title
JP4592122B2 (ja) パッケージ層の数を削減したフリップチップ・パッケージ
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
KR100281813B1 (ko) 열및전기적으로개선된볼그리드패키지
US10163791B2 (en) Semiconductor device
JP2005515611A (ja) インターポーザを有する高性能低コスト超小型回路パッケージ
US5612575A (en) Method of connecting the output pads on an integrated circuit chip, and multichip module thus obtained
KR20030076404A (ko) 다층 회로기판에서 층수를 줄이는 기술
JP2000031329A (ja) 多層配線基板
JP4405024B2 (ja) 半導体装置
US6538213B1 (en) High density design for organic chip carriers
JP4341552B2 (ja) プリント配線板
US7180182B2 (en) Semiconductor component
EP1361612B1 (en) Organic substrate for flip chip bonding
EP1629534B1 (en) Foldable substrate with ground plane having a particular shape and corresponding manufacturing method
WO2005076677A1 (en) Method for increasing a routing density for a circuit board and such a circuit board
KR100336081B1 (ko) 반도체 칩
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
JPH0239101B2 (ja)
US6603199B1 (en) Integrated circuit package having die with staggered bond pads and die pad assignment methodology for assembly of staggered die in single-tier ebga packages
US6020631A (en) Method and apparatus for connecting a bondwire to a bondring near a via
JP3869220B2 (ja) 半導体装置
JP2002270723A (ja) 半導体装置、半導体チップおよび実装基板
CN211376635U (zh) 一种嵌入式无源桥接芯片及其封装结构
JP2002170920A (ja) フリップチップ装置
JP2002313934A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees