JP2011135025A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2011135025A
JP2011135025A JP2009295730A JP2009295730A JP2011135025A JP 2011135025 A JP2011135025 A JP 2011135025A JP 2009295730 A JP2009295730 A JP 2009295730A JP 2009295730 A JP2009295730 A JP 2009295730A JP 2011135025 A JP2011135025 A JP 2011135025A
Authority
JP
Japan
Prior art keywords
bonding wire
signal
electronic device
cross
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009295730A
Other languages
English (en)
Inventor
Tatsuaki Tsukuda
龍明 佃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009295730A priority Critical patent/JP2011135025A/ja
Publication of JP2011135025A publication Critical patent/JP2011135025A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45016—Cross-sectional shape being elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49096—Loop shape arrangement parallel in plane horizontal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】実装基板としてのプリント基板を、特性インピーダンスが５０Ωに合うように設計していても、高速信号を伝送する伝送線路としてのボンディングワイヤーの部分で高インピーダンス化が生じる。このようなインピーダンスの変動は、信号の反射や波形の歪みを生じさせ、半導体装置としての特性に影響を与える。また、半導体装置としてのインピーダンス整合を達成するためにフリップチップ接続方法を用いる場合、コストの増加を招いてしまう。
【解決手段】所望信号を流すボンディングワイヤーに隣接して、所望信号に対応するリターン電流を流すためのリファレンス用ボンディングワイヤーを配置する。さらに、これら複数のボンディングワイヤーにおける断面形状を、楕円や多角形の組み合わせにする。その結果、ボンディングワイヤーおよび実装基板における特性インピーダンスの不整合が緩和される。
【選択図】図２

Description

本発明は、電子装置と、この電子装置の製造方法とに係り、特に、ボンディングワイヤーを用いる電子装置と、この電子装置の製造方法とに係る。
従来技術による半導体装置において、半導体チップにおける接続パッドと、半導体チップが搭載された配線基板における電極パッドとを、ボンディングワイヤーによって接続する方法が知られている。
上記に関連して、特許文献１（特開２００７−１５００７８号公報）には、半導体装置に係る記載が開示されている。この半導体装置は、配線基板と、支持体と、半導体チップと、複数のボンディングワイヤーと、受動部品と、樹脂封止体とを有する。ここで、配線基板は、主面に複数の電極パッドが形成されている。支持体は、配線基板の主面に搭載されている。半導体チップは、主面に複数の電極パッドが形成されており、配線基板の主面上に支持体を介在して搭載されている。複数のボンディングワイヤーは、半導体チップの複数の電極パッドと配線基板の複数の電極パッドとを夫々電気的に接続している。受動部品は、配線基板の主面に実装されている。樹脂封止体は、支持体、半導体チップ、複数のボンディングワイヤー、及び受動部品を封止している。支持体は、半導体チップよりも小さい平面サイズで形成されている。受動部品は、支持体の周囲において半導体チップと平面的に重なるように配置されていることを特徴とする。
また、特許文献２（実開平２−２７６０７号公報）には、ウェッジボンディング用ワイヤーに係る記載が開示されている。このウェッジボンディング用ワイヤーは、断面形状が楕円状であることを特徴としている。
また、特許文献３（特開平６−２８３５６５号公報）には、高周波用ボンディングワイヤーに係る記載が開示されている。この高周波用ボンディングワイヤーは、表面断面形状が波型であることを特徴としている。
特開２００７−１５００７８号公報 実開平２−２７６０７号公報 特開平６−２８３５６５号公報
従来技術において、このような半導体装置を含む電子装置で高速な信号を処理する際、ボンディングワイヤーの部分においてインピーダンス特性に問題が発生していた。すなわち、実装基板としてのプリント基板を、特性インピーダンスが５０Ωに合うように設計していても、高速信号を伝送する伝送線路としてのボンディングワイヤーの部分で高インピーダンス化が生じていた。このようなインピーダンスの変動は、信号の反射や波形の歪みを生じさせ、電子装置としての信号伝送特性を劣化させる。
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明による電子装置は、半導体チップ（１１）と、実装基板（１３）と、信号用ボンディングワイヤー（１５１）と、リファレンス用ボンディングワイヤー（１５２）とを具備する。ここで、実装基板（１３）は、半導体チップ（１１）を実装するものである。信号用ボンディングワイヤー（１５１）は、半導体チップ（１１）と、実装基板（１３）とを接続して所望信号を流すものである。リファレンス用ボンディングワイヤー（１５２）は、半導体チップ（１１）と、実装基板（１３）とを接続して所望信号に対応するリターン電流を流すものである。信号用ボンディングワイヤー（１５１）またはリファレンス用ボンディングワイヤー（１５２）は、断面が楕円または多角形である。信号用ボンディングワイヤー（１５１）と、リファレンス用ボンディングワイヤー（１５２）とは、お互いに隣接する位置に配置されている。
本発明による電子装置設計方法は、（ａ）半導体チップ（１１）と、半導体チップ（１１）を実装する実装基板（１３）とを接続して、所望信号を流す信号用ボンディングワイヤー（１５１）の配置と、半導体チップ（１１）と、実装基板（１３）とを接続して、所望信号に対応するリターン電流を流すリファレンス用ボンディングワイヤー（１５２）の配置とを設定するステップと、（ｂ）信号用ボンディングワイヤー（１５１）またはリファレンス用ボンディングワイヤー（１５２）として用いるボンディングワイヤー（１５）の断面形状を、楕円または多角形に設定するステップと、（ｃ）ステップ（ａ）およびステップ（ｂ）による設定にしたがって、半導体チップ（１１）における特性インピーダンスを計算するステップと、（ｄ）ステップ（ｃ）による計算結果が所望の範囲に収まるまで、ステップ（ａ）およびステップ（ｂ）を繰り返すステップとを具備する。ここで、ステップ（ａ）は、（ａ−１）信号用ボンディングワイヤー（１５１）と、リファレンス用ボンディングワイヤー（１５２）とを、お互いに隣接する位置に配置するステップを具備する。
本発明では、所望信号を流すボンディングワイヤー１５１に隣接して、所望信号に対応するリターン電流を流すためのリファレンス用ボンディングワイヤー１５２を配置する。さらに、これら複数のボンディングワイヤー１５における断面形状を、楕円や多角形の組み合わせにする。その結果、ボンディングワイヤー１５の特性インピーダンスと実装基板１３の特性インピーダンスの不整合を緩和させることができるため、電子装置における信号伝達特性を改善することができる。
電子装置の信号伝達特性を改善することができる。
図１は、本発明に対する比較例としての電子装置における半導体装置の構成について説明するための図である。図１（ａ）は、本発明に対する比較例としての半導体装置の断面図である。図１（ｂ）は、本発明に対する比較例としての半導体装置の、図１（ａ）における線Ａ−Ａ’による断面図である。 図２は、本発明の実施形態による電子装置における半導体装置の構成について説明するための図である。図２（ａ）は、本発明の実施形態による半導体装置の断面図である。図２（ｂ）は、本発明の実施形態による半導体装置の、図２（ａ）における線Ａ−Ａ’による断面図である。 図３は、本発明に対する比較例としての電子装置と、本発明の実施形態による電子装置とにおいて、特性インピーダンスを計算した際の条件について説明するための断面図である。図３（ａ）は、本発明に対する比較例としての電子装置における特性インピーダンスを計算した際の条件について説明するための断面図である。図３（ｂ）は、本発明の実施形態による電子装置における特性インピーダンスを計算した際の条件について説明するための断面図である。 図４Ａは、本発明の実施形態による電子装置において、図３の条件にさらなる変化を与えた場合の計算結果をまとめた表である。 図４Ｂは、本発明の実施形態による電子装置において、図３の条件にさらなる変化を与えた場合の計算結果をまとめた表である。 図５Ａは、本発明の実施形態による電子装置において、図３の条件にさらなる変化を与えた場合の計算結果をまとめた表である。 図５Ｂは、本発明の実施形態による電子装置において、図３の条件にさらなる変化を与えた場合の計算結果をまとめた表である。 図６Ａは、本発明の実施形態による電子装置において、図３の条件にさらなる変化を与えた場合の計算結果をまとめた表である。 図６Ｂは、本発明の実施形態による電子装置において、図３の条件にさらなる変化を与えた場合の計算結果をまとめた表である。 図７は、本発明の実施形態による電子装置に用いることが可能なボンディングワイヤーの断面形状の例について説明するための断面図である。図７（ａ）は、ボンディングワイヤーの断面形状が横方向に長い楕円である場合について説明するための断面図である。図７（ｂ）は、ボンディングワイヤーの断面形状が横方向に長い長方形である場合について説明するための断面図である。図７（ｃ）は、ボンディングワイヤーの断面形状が横方向に長い多角形である場合について説明するための断面図である。 図８は、本発明の実施形態による電子装置に用いることが可能なボンディングワイヤーの断面形状の例について説明するための断面図である。図８（ａ）は、ボンディングワイヤーの断面形状が縦方向に長い楕円である場合について説明するための断面図である。図８（ｂ）は、ボンディングワイヤーの断面形状が縦方向に長い長方形である場合について説明するための断面図である。図８（ｃ）は、ボンディングワイヤーの断面形状が縦方向に長い多角形である場合について説明するための断面図である。 図９は、本発明の実施形態による電子装置に用いることが可能なボンディングワイヤーの断面形状の例について説明するための断面図である。図９（ａ）は、ボンディングワイヤーの断面形状が、第１の段では横方向に長い楕円、第２の段では縦方向に長い楕円である場合について説明するための断面図である。図９（ｂ）は、ボンディングワイヤーの断面形状が、第１の段では横方向に長い長方形、第２の段では縦方向に長い長方形である場合について説明するための断面図である。図９（ｃ）は、ボンディングワイヤーの断面形状が、第１の段では縦方向に長い多角形、第２の段では横方向に長い多角形である場合について説明するための断面図である。
本発明による電子装置について説明する前に、その比較例としての電子装置について説明する。
図１は、比較例としての電子装置における半導体装置１の構成について説明するための図である。図１（ａ）は、比較例としての半導体装置１の断面図である。図１（ｂ）は、比較例としての半導体装置１の、図１（ａ）における線Ａ−Ａ’による断面図である。
この半導体装置１は、半導体チップ１１と、マウント部１２１と、実装基板１３と、モールド樹脂１４と、ボンディングワイヤー１５と、入出力部としての半田ボール１６とを具備する。半導体チップ１１は、入出力部として複数の端部を具備する。実装基板１３は、２つの配線層１３１と、誘電体層１３２とを具備する。
実装基板１３において、誘電体層１３２は、２つの配線層１３１の間に配置されている。２つの配線層１３１の一方には、マウント部１２１およびボンディングワイヤー１５が接続されている。２つの配線層１３１の他方には、半田ボール１６が接続されている。なお、誘電体層１３２は、図示されないビアホールや他の配線層などを内部に具備している場合もある。また、２つの配線層１３１の表面の所望の箇所には、図示されないソルダレジストが塗布されていることが望ましい。
マウント部１２１には、半導体チップ１１が接続されている。半導体チップ１１の各端部は、ボンディングワイヤー１５における一方の端部に接続されている。ボンディングワイヤー１５における他方の端部は、配線層１３１に接続されている。なお、ボンディングワイヤー１５は、その他に、半導体チップ１１における端部と他の半導体チップにおける端部とを接続したりする場合もある。
これらのボンディングワイヤー１５の形状は、半導体チップ１１や実装基板１３の上の空間に描かれる山なりの曲線形状であり、さらに、お互いに接触しないように立体的に配置されている。また、一般的に、ボンディングワイヤー１５の断面は円形である。
モールド樹脂１４は、半導体チップ１１と、マウント部１２１と、実装基板１３と、ボンディングワイヤー１５とを固定する。したがって、その後、ボンディングワイヤー１５が移動したり、お互いに接触して短絡したりする恐れはない。
次に、添付図面を参照して、本発明による電子装置と、この電子装置の製造方法とを実施するための形態を以下に説明する。
図２は、本発明の実施形態による電子装置における半導体装置１の構成について説明するための図である。図２（ａ）は、本実施形態による半導体装置１の断面図である。図２（ｂ）は、本実施形態による半導体装置の、図２（ａ）における線Ａ−Ａ’による断面図である。なお、図２は、後述するボンディングワイヤー１５の断面形状を除いて、図１と同じであるが、再度詳細に説明する。
この半導体装置１は、半導体チップ１１と、マウント部１２１と、実装基板１３と、モールド樹脂１４と、ボンディングワイヤー１５と、入出力部としての半田ボール１６とを具備する。半導体チップ１１は、入出力部として複数の端部を具備する。実装基板１３は、２つの配線層１３１と、誘電体層１３２とを具備する。
実装基板１３において、誘電体層１３２は、２つの配線層１３１の間に配置されている。２つの配線層１３１の一方には、マウント部１２１およびボンディングワイヤー１５が接続されている。２つの配線層１３１の他方には、半田ボール１６が接続されている。なお、誘電体層１３２は、図示されないビアホールや他の配線層などを内部に具備している場合もある。また、２つの配線層１３１の表面の所望の箇所には、図示されないソルダレジストが塗布されていることが望ましい。
マウント部１２１には、半導体チップ１１が接続されている。半導体チップ１１の各端部は、ボンディングワイヤー１５における一方の端部に接続されている。ボンディングワイヤー１５における他方の端部は、配線層１３１に接続されている。なお、ボンディングワイヤー１５は、その他に、半導体チップ１１における端部と他の半導体チップにおける端部とを接続したりする場合もある。
これらのボンディングワイヤー１５の形状は、半導体チップ１１や実装基板１３の上の空間に描かれる山なりの曲線形状であり、さらに、お互いに接触しないように立体的に配置されている。
モールド樹脂１４は、半導体チップ１１と、マウント部１２１と、実装基板１３と、ボンディングワイヤー１５とを固定する。したがって、その後、ボンディングワイヤーが移動したり、お互いに接触して短絡したりする恐れはない。
ここまでは本発明に対する比較例と同じであり、このままでは電子装置のインピーダンス整合が十分に取れない。すなわち、一般的な回路では特性インピーダンスを５０Ωに揃えることが望まれているが、上記に説明した電子装置のままでは、特性インピーダンスが１１０〜１２０Ωとなってしまう。
そこで、本実施形態による電子装置では、信号電流が流れる注目信号用ボンディングワイヤー１５１に隣接して、この注目信号に対応するリターン電流を流すためのリファレンス用ボンディングワイヤー１５２を配置する。ここで、リファレンス用ボンディングワイヤー１５２は、実装基板側の端部において、接地されていることが望ましい。
リファレンス用ボンディングワイヤーを配置することで、電子装置の特性インピーダンスは７５Ω程度まで低下出来ることが計算によって確認された。
さらに、本実施形態による電子装置では、ボンディングワイヤー１５の断面形状を単なる円形から他の形状への変更を行う。ボンディングワイヤー１５の断面形状は、例えば、楕円であっても良いし、多角形であっても良い。ただし、本発明は、ボンディングワイヤー１５の断面形状が円形であることを妨げるものではなく、単なる円形も候補の一つである。
特に、ボンディングワイヤーの断面形状を、縦横比が１：１０の楕円に設定したところ、電子装置の特性インピーダンスが５０Ω前後まで近づけられることが計算によって確認された。
図３は、本発明に対する比較例としての電子装置と、本実施形態による電子装置とにおいて、特性インピーダンスを計算した際の条件について説明するための断面図である。図３（ａ）は、本発明に対する比較例としての電子装置における特性インピーダンスを計算した際の条件について説明するための断面図である。図３（ｂ）は、本実施形態による電子装置における特性インピーダンスを計算した際の条件について説明するための断面図である。
ボンディングワイヤーにおける特性インピーダンスＺ０は、
Ｚ０＝√（Ｌ／Ｃ）
の式で表される。ここで、ＬおよびＣは、ボンディングワイヤーの断面におけるインダクタンスおよび容量をそれぞれ表す。したがって、所望信号に対応するリターン電流の経路となるリファレンス用ボンディングワイヤーの各種パラメータを変化させることで、所望信号を流す信号用ボンディングワイヤーの特性インピーダンスを変えることが可能である。
図３の例において、複数のボンディングワイヤー１５は、２段に分けて配置されている。第１のボンディングワイヤー段は、半導体チップ側の配線層１３１までの距離ｄ１が２００μｍに設定されている。これは、図１（ａ）または図２（ａ）における線Ａ−Ａ’による断面において、各ボンディングワイヤー１５の中心からの距離である。同様に、第２のボンディングワイヤー段は、半導体チップ側の配線層１３１までの距離ｄ２が３００μｍに設定されている。
第１の段において、隣接する２本のボンディングワイヤーにおける一方の中心から他方の中心までの距離は、１００μｍである。これは、第２の段においても同様である。
第１の段におけるボンディングワイヤーと、第２の段におけるボンディングワイヤーは、互い違いに配置されている。ここで、互い違いの配置方法は、一般的に用いられている例に過ぎず、本発明において他の配置方法を妨げるものではない。
図３（ａ）の従来例では、ボンディングワイヤーの断面は直径φが２５μｍの円形であり、したがってその断面積は４９１μｍ２である。図３（ｂ）の本実施形態によるボンディングワイヤーにおいて、断面積は同じ４９１μｍ２で、断面形状は縦横比１：１０の楕円になっている。
図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａおよび図６Ｂは、本実施形態による電子装置において、図３の条件にさらなる変化を与えた場合の計算結果をまとめた表である。
これらの計算は、図３に示す２次元モデルを用いて行っている。この２次元モデルは、図２における線Ａ−Ａ’による断面図に等しい。なお、線Ａ−Ａ’の位置は、３次元モデルによる計算の結果に最も近い結果が得られるように選択されている。
図４Ａおよび図４Ｂでその結果をまとめた計算では、図３の条件に以下のさらなる変化を与えている。すなわち、リファレンス用ボンディングワイヤー１５２の数および注目信号用ボンディングワイヤーに対する位置関係と、第１の段と第２の段におけるボンディングワイヤー１５の断面形状の組み合わせとである。
図４Ａおよび図４Ｂの表における横軸には、６つのレイアウト１〜６が並んでいる。これら６つのレイアウトは、リファレンス用ボンディングワイヤー１５２の数および注目信号用ボンディングワイヤー１５１に対する位置関係に対応する。なお、いずれのレイアウトにおいても、注目信号用ボンディングワイヤー１５１は、第２の段の中央に位置している。
レイアウト１では、リファレンス用ボンディングワイヤー１５２が無い。１本の注目信号用ボンディングワイヤー１５１の他は全てその他の信号用ボンディングワイヤー１５３である。
レイアウト２では、リファレンス用ボンディングワイヤー１５２が１本あり、注目信号用ボンディングワイヤー１５１に同じ段で隣接している。その他のボンディングワイヤーは全てその他の信号用ボンディングワイヤー１５３である。
レイアウト３では、リファレンス用ボンディングワイヤー１５２が２本あり、注目信号用ボンディングワイヤー１５１に同じ段で左右に隣接している。その他のボンディングワイヤーは全てその他の信号用ボンディングワイヤー１５３である。
レイアウト４では、リファレンス用ボンディングワイヤー１５２が１本あり、注目信号用ボンディングワイヤー１５１とは異なる段で隣接している。その他のボンディングワイヤーは全てその他の信号用ボンディングワイヤー１５３である。
レイアウト５では、リファレンス用ボンディングワイヤー１５２が２本あり、注目信号用ボンディングワイヤー１５１に異なる段で左右に隣接している。その他のボンディングワイヤーは全てその他の信号用ボンディングワイヤー１５３である。
レイアウト６では、リファレンス用ボンディングワイヤー１５２が４本ある。そのうちの２本は注目信号用ボンディングワイヤー１５１に同じ段で左右に隣接している。残る２本は注目信号用ボンディングワイヤー１５１に異なる段で左右に隣接している。言い換えれば、レイアウト６は、レイアウト３およびレイアウト５の組み合わせに等しい。その他のボンディングワイヤーは全てその他の信号用ボンディングワイヤー１５３である。
図４Ａおよび図４Ｂの表における縦軸には、複数のボンディングワイヤー段における、ボンディングワイヤーの断面形状の５つの組み合わせが並んでいる。
第１の断面形状の組み合わせでは、全てのボンディングワイヤー１５の断面形状が円形である。
第２の断面形状の組み合わせでは、全てのボンディングワイヤー１５の断面形状が横に長い楕円である。
第３の断面形状の組み合わせでは、全てのボンディングワイヤー１５の断面形状が縦に長い楕円である。
第４の断面形状の組み合わせでは、第１の段におけるボンディングワイヤー１５の断面形状は横に長い楕円であり、第２の段におけるボンディングワイヤー１５の断面形状は縦に長い楕円である。
第５の断面形状の組み合わせでは、第１の段におけるボンディングワイヤー１５の断面形状は縦に長い楕円であり、第２の段におけるボンディングワイヤー１５の断面形状は横に長い楕円である。なお、第２〜第５の断面形状の組み合わせでは、楕円の縦横比として、１：３と１：１０の２種類について計算結果をまとめている。
以上に説明したように、図４Ａおよび図４Ｂの表では、合計５４種類の条件で計算を行っている。
図４Ａおよび図４Ｂの表において、レイアウト１〜レイアウト６を比較すると、ごく一部の例外を除いて、レイアウト１、レイアウト４、レイアウト２、レイアウト５、レイアウト３、レイアウト６の順に特性インピーダンスが減少し、かつ、目標値である５０Ωに近づいていることが確認される。
図４Ａおよび図４Ｂの表において、ボンディングワイヤーの断面形状の、段単位での組み合わせを比較すると、一部の例外を除いて、第１の断面形状の組み合わせ、第４の断面形状の組み合わせ、第２または第３の断面形状の組み合わせ、第５の断面形状の組み合わせ、の順に特性インピーダンスが減少し、かつ、目標値である５０Ωに近づいていることが確認される。ただし、第２の断面形状の組み合わせと第３の断面形状の組み合わせでははっきりした傾向が見当たらない。
図４Ａおよび図４Ｂの表における条件の全ての組み合わせについて、ボンディングワイヤー１５の断面形状が円形、縦横比１：３の楕円、縦横比１：１０の楕円、の順に特性インピーダンスが低下し、かつ、目標値である５０Ωに近づくことが確認された。
上記に説明したとおり、半導体装置１におけるボンディングワイヤー１５の設計条件を組み合わせることによって、特性インピーダンスが様々に変化し、特に、目標値である５０Ωに十分近づけられることが計算によって確認された。半導体装置１の実際の設計では、リファレンス用ボンディングワイヤー１５２として使用可能な本数や配置、その他の条件などに具体的な制限があるので、特性インピーダンスの値とのトレードオフが必要となる。
図５Ａおよび図５Ｂは、図４Ａおよび図４Ｂにおける第１のボンディングワイヤー段と第２のボンディングワイヤー段とを入れ替えた場合の計算結果をまとめた表である。
図５Ａおよび図５Ｂの表における項目のほとんどにおいて、図４Ａおよび図４Ｂの表の同じ条件による計算結果よりも、特性インピーダンスが低く、かつ、目標値である５０Ωに近づいている。
その他の傾向については、図４Ａおよび図４Ｂの場合と同じであるので詳細な説明を省略する。
図６Ａおよび図６Ｂは、図４Ａおよび図４Ｂにおける第２のボンディングワイヤー段より１００μｍ上方に、第３のボンディングワイヤー段を追加した場合の計算結果をまとめた表である。
図４Ａおよび図４Ｂまたは図５Ａおよび図５Ｂと同様に、図６Ａおよび図６Ｂの表においても、横軸には６つのレイアウト１〜６が並んでいる。いずれのレイアウトにおいても、注目信号用ボンディングワイヤーは１本であり、第２の段の中央に位置している。
レイアウト１では、リファレンス用ボンディングワイヤー１５２が無い。１本の注目信号用ボンディングワイヤー１５１の他は全てその他の信号用ボンディングワイヤー１５３である。
レイアウト２では、リファレンス用ボンディングワイヤー１５２が１本あり、注目信号用ボンディングワイヤー１５１に同じ段で隣接している。その他のボンディングワイヤーは全てその他の信号用ボンディングワイヤー１５３である。
レイアウト３では、リファレンス用ボンディングワイヤー１５２が２本あり、注目信号用ボンディングワイヤー１５１に同じ段で左右に隣接している。その他のボンディングワイヤーは全てその他の信号用ボンディングワイヤー１５３である。
レイアウト４では、リファレンス用ボンディングワイヤー１５２が２本あり、注目信号用ボンディングワイヤー１５１とはそれぞれに異なる段で隣接している。なお、第１の段のリファレンス用ボンディングワイヤー１５２と、第２の段の注目信号用ボンディングワイヤー１５１と、第３の段のリファレンス用ボンディングワイヤー１５２とは、一直線上に配置されている。その他のボンディングワイヤーは全てその他の信号用ボンディングワイヤー１５３である。
レイアウト５では、リファレンス用ボンディングワイヤー１５２が４本あり、注目信号用ボンディングワイヤー１５１に異なる段で左右に隣接している。すなわち、第１の段において２本のリファレンス用ボンディングワイヤー１５２が第２の段における１本の注目信号用ボンディングワイヤー１５１にそれぞれ隣接しており、かつ、第３の段において２本のリファレンス用ボンディングワイヤー１５２が第２の段における１本の注目信号用ボンディングワイヤー１５１にそれぞれ隣接している。その他のボンディングワイヤーは全てその他の信号用ボンディングワイヤー１５３である。
レイアウト６では、リファレンス用ボンディングワイヤー１５２が６本ある。そのうちの２本は、第２の段における注目信号用ボンディングワイヤー１５１に同じ段で左右に隣接している。残る４本のリファレンス用ボンディングワイヤー１５２のうち、２本は第１の段において注目信号用ボンディングワイヤー１５１にそれぞれ隣接しており、別の２本は第３の段において注目信号用ボンディングワイヤー１５１にそれぞれ隣接している。言い換えれば、レイアウト６は、レイアウト３およびレイアウト５の組み合わせに等しい。その他のボンディングワイヤーは全てその他の信号用ボンディングワイヤー１５３である。
図６Ａおよび図６Ｂの表において、レイアウト１〜レイアウト６を比較すると、ごく一部の例外を除いて、レイアウト１、レイアウト４、レイアウト２、レイアウト３、レイアウト５、レイアウト６の順に特性インピーダンスが減少し、かつ、目標値である５０Ωに近づき、一部の組み合わせでは５０Ωを下回る場合さえあることが確認された。
その他の傾向については、図４Ａおよび図４Ｂの場合と同じであるので詳細な説明を省略する。
図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａおよび図６Ｂにおける組み合わせのほぼ全てについて、ボンディングワイヤー１５の断面形状が円形、縦横比１：３の楕円、縦横比１：１０の楕円、の順に特性インピーダンスが低下し、かつ、目標値である５０Ωに近づき、一部の組み合わせでは５０Ωを下回る場合さえあることが確認された。
図７〜図９は、本実施形態による電子装置に用いることが可能なボンディングワイヤー１５の断面形状の例について説明するための断面図である。図７（ａ）は、ボンディングワイヤー１５の断面形状が横方向に長い楕円である場合について説明するための断面図である。図７（ｂ）は、ボンディングワイヤー１５の断面形状が横方向に長い長方形である場合について説明するための断面図である。図７（ｃ）は、ボンディングワイヤー１５の断面形状が横方向に長い多角形である場合について説明するための断面図である。図８（ａ）は、ボンディングワイヤー１５の断面形状が縦方向に長い楕円である場合について説明するための断面図である。図８（ｂ）は、ボンディングワイヤー１５の断面形状が縦方向に長い長方形である場合について説明するための断面図である。図８（ｃ）は、ボンディングワイヤー１５の断面形状が縦方向に長い多角形である場合について説明するための断面図である。図９（ａ）は、ボンディングワイヤー１５の断面形状が、第１の段では横方向に長い楕円、第２の段では縦方向に長い楕円である場合について説明するための断面図である。図９（ｂ）は、ボンディングワイヤー１５の断面形状が、第１の段では横方向に長い長方形、第２の段では縦方向に長い長方形である場合について説明するための断面図である。図９（ｃ）は、ボンディングワイヤー１５の断面形状が、第１の段では縦方向に長い多角形、第２の段では横方向に長い多角形である場合について説明するための断面図である。
このように、本実施形態による電子装置には、断面形状が円や楕円以外であるボンディングワイヤー１５を用いても何ら問題は無い。また、複数のボンディングワイヤー１５の断面形状は、段の単位で異なる形状を組み合わせても良いし、さらには、同じ段の中でも異なる形状を組み合わせても良い。
以上に説明したように、本実施形態による電子装置では、注目信号用ボンディングワイヤー１５１に隣接して、この注目信号に対応するリターン電流を流すために接地されたリファレンス用ボンディングワイヤー１５２を配置すると同時に、それぞれのボンディングワイヤーの断面形状に多様な組み合わせを用いる。
その結果として、次のような効果が得られる。すなわち、リターン電流を流すリファレンス用ボンディングワイヤー１５２を確保したことで、反射やノイズが低減し、半導体チップ１１に向けて所望の信号を安定して入力することが可能となる。その結果、信号の伝達特性も向上する。表皮効果を考慮し、流れる電流の量が同じになるように、ボンディングワイヤーの断面形状を変化させることにより、ワイヤー量を抑制することが可能となり、低コスト化に有効である。ボンディングワイヤー１５と実装基板１３とのインピーダンスを整合することが可能となる。従来のフリップチップ接続方法よりも、簡単な構造で安価である。
また、本実施形態による電子装置を設計する方法としては、上記の組み合わせを計算することで、特性インピーダンスがより良い電子装置の設計がより速く簡単になる。つまり、所定の特性インピーダンスのボンディングワイヤーをより簡単に設計することが可能となる。
上記に説明した組み合わせについて計算を行うことで、電子装置の特性インピーダンスの変化における大雑把な傾向は掴むことが出来ることが確認された。すなわち、一方では、信号用ボンディングワイヤー１５１に隣接するリファレンス用ボンディングワイヤー１５２の数や配置を変化させることによって、信号用ボンディングワイヤー１５１の特性インピーダンスを低下させることが可能である。また、他方では、信号用ボンディングワイヤー１５１およびリファレンス用ボンディングワイヤー１５２の断面形状を変化させることによって、信号用ボンディングワイヤー１５１の特性インピーダンスを低下させることが可能である。特に、これらの組み合わせによっては、信号用ボンディングワイヤー１５１が目標値である５０Ωを下回るまで低下させることが可能である。
本実施形態による電子装置設計方法では、これらの条件を組み合わせた上で、ある程度の当たりをつけて計算を行い、その結果に応じて、信号用ボンディングワイヤーの特性インピーダンスが所望の範囲に収まるまで計算を繰り返す。こうすることによって、信号用ボンディングワイヤーの特性インピーダンスを目標値に近づけるという観点で、電子装置をより効率的に設計することが可能である。
以上は特性インピーダンスの場合を説明してきたが、特性インピーダンスの代わりに差動インピーダンスの場合でも本願発明は成立する。なお、差動インピーダンスは、次の式で表すことが出来る。
Ｚｄｉｆｆ＝２×√（（Ｌ−Ｌｍ）／（Ｃ＋Ｃｍ））
Ｃ＝Ｃｓ＋Ｃｍ
ここで、Ｚｄｉｆｆは差動インピーダンス、Ｌは単位長さあたりの自己インダクタンス、Ｃｓは基準ＧＮＤに対する容量、Ｌｍは単位長さあたりの相互インダクタンス、Ｃｍはペア線路間の容量、をそれぞれ表す。
なお、本発明による電子装置には、半導体チップを実装した半導体装置のみならず、この半導体装置を具備する電子機器や電子回路、例えばテレビ受像機、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）またはＢＤ（Ｂｌｕ−ｒａｙ Ｄｉｓｃ）のプレイヤーおよびレコーダー、パーソナルコンピュータ、プリンター、さらには自動車などに搭載される制御回路、この制御回路を搭載する自動車、などをも含む。
１ 半導体装置
１１ 半導体チップ
１２１ マウント部
１３ 実装基板
１３１ 配線層
１３２ 誘電体層
１４ モールド樹脂
１５ ボンディングワイヤー
１５１ 信号用ボンディングワイヤー（注目信号用ボンディングワイヤー）
１５２ リファレンス用ボンディングワイヤー
１５３ その他の信号用ボンディングワイヤー
１６ 入出力部（半田ボール）

Claims (10)

  1. 半導体チップと、
    前記半導体チップを実装する実装基板と、
    前記半導体チップと、前記実装基板とを接続して所望信号を流す信号用ボンディングワイヤーと、
    前記半導体チップと、前記実装基板とを接続して前記所望信号に対応するリターン電流を流すリファレンス用ボンディングワイヤーと
    を具備し、
    前記信号用ボンディングワイヤーまたは前記リファレンス用ボンディングワイヤーは、断面が楕円または多角形であり、
    前記信号用ボンディングワイヤーと、前記リファレンス用ボンディングワイヤーとは、お互いに隣接する位置に配置されている
    電子装置。
  2. 請求項１に記載の電子装置において、
    前記リファレンス用ボンディングワイヤーを含む複数のリファレンス用ボンディングワイヤー
    を具備し、
    前記複数のリファレンス用ボンディングワイヤーのそれぞれは、前記信号用ボンディングワイヤーに隣接した位置に配置されている
    電子装置。
  3. 請求項１または２に記載の電子装置において、
    前記信号用ボンディングワイヤーおよび前記リファレンス用ボンディングワイヤーを含む複数のボンディングワイヤー
    を具備し、
    前記複数のボンディングワイヤーは、多段式に配置された複数の列として並べて配置されている
    電子装置。
  4. 請求項３に記載の電子装置において、
    前記リファレンス用ボンディングワイヤーは、前記信号用ボンディングワイヤーと同じ段の列に配置されている
    電子装置。
  5. 請求項３または４に記載の電子装置において、
    前記リファレンス用ボンディングワイヤーは、前記信号用ボンディングワイヤーとは異なる段の列に配置されている
    電子装置。
  6. 請求項３〜５のいずれかに記載の電子装置において、
    前記複数のボンディングワイヤーは、
    断面形状が前記複数の列の方向に長い楕円または多角形であるボンディングワイヤー
    を具備する
    電子装置。
  7. 請求項３〜６のいずれかに記載の電子装置において、
    前記複数のボンディングワイヤーは、
    断面形状が前記複数の列が多段式に配置された方向に長い楕円または多角形であるボンディングワイヤー
    を具備する
    電子装置。
  8. 請求項１〜７のいずれかに記載の電子装置において、
    前記信号用ボンディングワイヤーと、前記リファレンス用ボンディングワイヤーとの間の特性インピーダンスが、任意の値に設定された
    電子装置。
  9. 請求項１〜７のいずれかに記載の電子装置において、
    前記信号用ボンディングワイヤーと、前記リファレンス用ボンディングワイヤーとの間の差動インピーダンスが、任意の値に設定された
    電子装置。
  10. （ａ）半導体チップと、前記半導体チップを実装する実装基板とを接続して、所望信号を流す信号用ボンディングワイヤーの配置と、前記半導体チップと、前記実装基板とを接続して、前記所望信号に対応するリターン電流を流すリファレンス用ボンディングワイヤーの配置とを設定するステップと、
    （ｂ）前記信号用ボンディングワイヤーまたは前記リファレンス用ボンディングワイヤーとして用いるボンディングワイヤーの断面形状を、楕円または多角形に設定するステップと、
    （ｃ）前記ステップ（ａ）および前記ステップ（ｂ）による設定にしたがって、前記半導体チップにおけるインピーダンス特性を計算するステップと、
    （ｄ）前記ステップ（ｃ）による計算結果が所望の範囲に収まるまで、前記ステップ（ａ）および前記ステップ（ｂ）を繰り返すステップと
    を具備し、
    前記ステップ（ａ）は、
    （ａ−１）前記信号用ボンディングワイヤーと、前記リファレンス用ボンディングワイヤーとを、お互いに隣接する位置に配置するステップ
    を具備する
    電子装置設計方法。
JP2009295730A 2009-12-25 2009-12-25 電子装置 Withdrawn JP2011135025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009295730A JP2011135025A (ja) 2009-12-25 2009-12-25 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009295730A JP2011135025A (ja) 2009-12-25 2009-12-25 電子装置

Publications (1)

Publication Number Publication Date
JP2011135025A true JP2011135025A (ja) 2011-07-07

Family

ID=44347398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009295730A Withdrawn JP2011135025A (ja) 2009-12-25 2009-12-25 電子装置

Country Status (1)

Country Link
JP (1) JP2011135025A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027216A (ja) * 2012-07-30 2014-02-06 Renesas Electronics Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027216A (ja) * 2012-07-30 2014-02-06 Renesas Electronics Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US10276295B2 (en) Compact vertical inductors extending in vertical planes
US7277298B2 (en) Multi-terminal device and printed wiring board
US9894751B2 (en) Printed circuit board
US7441222B2 (en) Differential pair connection arrangement, and method and computer program product for making same
US7495929B2 (en) Reference layer openings
JP6128756B2 (ja) 半導体パッケージ、積層型半導体パッケージ及びプリント回路板
US9059084B2 (en) Stacked semiconductor device and printed circuit board
JP5051836B2 (ja) 半導体装置およびその設計方法
JP2007520888A (ja) 回路基板のための経路指定密度を増大する方法及びそのような回路基板
TWI736618B (zh) 具有電感性橫向互連件之半導體封裝
JPWO2009050851A1 (ja) 回路基板および電子デバイス
TWI493668B (zh) 接墊結構、線路載板及積體電路晶片
JP2011135025A (ja) 電子装置
JP5460616B2 (ja) 半導体パッケージ
JP2011066223A (ja) 回路基板
JP2020107878A (ja) 多層回路基板
WO2015040727A1 (ja) 半導体集積回路装置
TWI687136B (zh) 可選擇對應接地層的電路板結構
JP2014154593A (ja) 高周波パッケージ
JP4543699B2 (ja) 回路基板の実装構造
JP5739363B2 (ja) 配線基板
US10062981B2 (en) Ground routing device and method
JP5978652B2 (ja) 入力または出力回路および受信または送信回路
JP6844035B2 (ja) 配線基板及び電子機器
US8125087B2 (en) High-density flip-chip interconnect

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130305