JP2005244010A

JP2005244010A - 回路基板の実装構造

Info

Publication number: JP2005244010A
Application number: JP2004053207A
Authority: JP
Inventors: Kenshiro Ikeda; 剣志郎池田
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2004-02-27
Filing date: 2004-02-27
Publication date: 2005-09-08
Anticipated expiration: 2024-02-27
Also published as: JP4543699B2

Abstract

【課題】第１の回路基板と第２の回路基板に配線された差動伝送路が、第１の基板の少なくとも一方の面に設けられたパッドと、それに対向する第２の回路基板の面に設けられたパッドと、そのパッド間に挿入された導体バンプによって接続する回路基板の実装構造において、半導体装置と回路基板、或いは回路基板同士で高周波信号の差動伝送をする際に生じる反射を低減し、高密度接続の容易性を損なうことなく、信号信頼度の高い回路基板の実装構造を提供する。
【解決手段】第１の回路基板の信号用の前記パッドに対面する位置における第１の回路基板のグランドプレーンは排除され、信号用の前記パッドに近接するグランドプレーンの排除された輪郭の一部が、対応するパッド形状の相似形であることを特徴とする回路基板の実装構造。
【選択図】図１

Description

本発明は、差動伝送路を有する回路基板の実装構造に係り、特に周波数特性の劣化を抑え、かつ高密度実装に適し、高周波配線の接続された回路基板の実装構造に関する。

近年の情報機器の高性能化に伴ない、回路も高集積、高密度配線が一層進み、ＩＣパッケージの小型化と多端子化が進んでいる。一方、信号周波数は高周波、高域化し、信号信頼性が厳しく問われるようになった。

このことから、パッケージ構造は、ピン挿入型や表面実装型（Quad Flat Package等）からＢＧＡ（Ball Grid Array）構造に発展してきた。特に、パッケージの接続端子として半田ボール等を用いたＢＧＡパッケージは、接続距離の短縮や、狭ピッチ、多端子化が容易である。

更に、信号処理速度、転送速度の高速化に伴い、シングルエンド伝送路ではデータ転送が困難になってきた。そこで、最近は、低振幅の差動伝送方式が利用されるようになっている。差動伝送方式とは、二本の信号線に逆位相の信号を流し、線間の電磁気的結合を利用して伝送する方式である。そして、ノイズへの耐性のため、出来る限り線間スペースを狭くすることが求められている。

以下に公知文献を述べる。
特開２００２−２９９３７９号公報

一般に回路基板間の接続や半導体装置と回路基板の接続において、実装時のショートを防ぐためや接続端子の形状的な理由から、基板内配線パターンのスペ−スに比較して接続端子間の距離は広く取られている。従って、差動伝送路は、接続端子部で線間を広げるため差動インピーダンスの不整合が起き、伝送エラーの要因となっている。

本発明は上記のような問題点を解決するためになされたもので，半導体装置と回路基板、或いは回路基板同士で高周波信号の差動伝送をする際に生じる反射を低減し、高密度接続の容易性を損なうことなく、信号信頼度の高い回路基板の実装構造を提供することを課題としている。

上記課題を解決するために、請求項１記載の発明に係る回路基板の実装構造は、
第１の回路基板と第２の回路基板に配線された差動伝送路が、第１の基板の少なくとも一方の面に設けられたパッドと、それに対向する第２の回路基板の面に設けられたパッドと、そのパッド間に挿入された導体バンプによって接続する回路基板の実装構造であって、第１の回路基板の信号用の前記パッドに対面する位置における第１の回路基板のグランドプレーンは排除され、信号用の前記パッドに近接するグランドプレーンの排除された輪郭の一部が、対応するパッド形状の相似形であることを特徴とする。

請求項２に関わる回路基板の実装構造は、請求項１に記載の回路基板の実装構造において、信号用のパッドに近接するグランドプレーンの排除された輪郭が、当該信号パッドの
中心を頂点とし、当該信号パッドに接続された差動伝送路の一方とそれと対となる差動伝送路が接続するパッドの中心または、隣接するグランドパッドの中心で形成される角の範囲で当該パッドの形状が相似形であることを特徴とする。

＜作用＞
上記請求項１の構成では、信号パッドと対面する位置のグランドプレーンを排除して容量が大きくなることを防ぎ、なおかつ、信号用の前記パッドに近接するグランドプレーンの輪郭の一部が対応するパッド形状の相似形であることから、相似形状の倍率を選択することにより、導体バンプとグランドプレーンの間の容量を変化し、導体バンプにおける特性インピーダンス、及び差動インピーダンスを整合させ得る。さらに、単にパッドに対面するグランドプレーンを除去するだけでなく、擬似的なスリットラインを形成することで、パッド部分にはグランドプレーンの縁を帰還電流が流れることにより、コモンモードノイズ等の帰還路を固定し、電気特性の向上を可能としている。

上記請求項２の構成では、対となる差動伝送路から隣接するグランドパッドの方向まで前記擬似的なスリットラインが対称に形成され、平衡で連続した伝送路とすることで電気特性の向上を可能としている。

本発明は、以上のような構成・作用を有するから、相似形状の倍率を選択することにより、導体バンプとグランドプレーンの間の容量を変化し、導体バンプにおける特性インピーダンス、及び差動インピーダンスを整合させ得る。その結果、反射を抑制し、高周波信号の伝送を可能にする。さらに、擬似的なスリットラインを形成することで、パッド部分にはグランドプレーンの縁を帰還電流が流れることにより、コモンモードノイズ等の帰還路を固定し、電気特性の向上を可能としている。この結果、半導体装置と回路基板、或いは回路基板同士で高周波信号の差動伝送をする際に生じる反射を低減し、高密度接続の容易性を損なうことなく、信号信頼度の高い回路基板の実装構造とすることができる。

以下図１〜図２を参照して本発明の実施の形態例を説明する。
図１は本発明の回路基板の実装構造について実施の形態の例を示す部分断面図である。
図において、回路基板１は４層フレキシブルＢＧＡ基板であり、１層目はグランドプレーン４００、２層目にランド１３０に接続された差動線路を形成している。各線路はランド１３０、ビア９０、パッド３００、バンプ６を介して、ＰＣＢの回路基板２と接続されている。回路基板１と回路基板２のパッド径７は６００μｍとし、パッドピッチは１ｍｍである。バンプはＳｎ−Ｐｂ共晶半田で、高さ約３７０μｍ、横径約５００μｍである。回路基板２では、パッド３からビア９を経由してランド１３に回路基板１の差動線路の信号が接続されている。回路基板２のランド１３は差動伝送線路５（図（２））に接続されている。さらに、グランドプレーン４と、差動伝送路５よりマイクロストリップラインを形成している。導体厚８μｍ、線幅３１μｍである。絶縁層は、誘電率３．３、厚さ２１μｍである。回路基板２の信号用のパッド３に対面する位置における回路基板２のグランドプレーン４は排除されている。

図２は本発明の回路基板の実装構造について実施の形態の例を示す回路基板の部分透視平面図である。図１の断面１０から１１の方向を透視して見た平面図である。また、図２の直線１２の断面の一部が図１となる。図２において、回路基板２のグランドプレーン４は輪郭８、８ａで囲まれた部分が排除されている。信号パッド３ｂの中心を基準に、差動伝送路引き出し方向からグランドパッド３ａの方向の間のグランドプレーン排除部に輪郭８ａをもうけ、これとパッド３ｂとで擬似的なスリットラインを形成している。グランドプレーン輪郭８ａの曲率半径は４４０μｍとしている。なお、この曲率半径は、グランド
プレーン輪郭の相似形状の倍率を選択する事により変えられ、これにより導体バンプとグランドプレーン間の容量も変えられる。従って、導体バンプにおける特性インピーダンス及び差動インピーダンスを伝送路と整合させることができる。グランドプレーン輪郭８は中心から７００μｍの円形としている。なお、本発明の効果を高めるため、回路基板１についても同じ形状でグランドプレーンを除去した。また、本実施例の信号パッド３ｂに隣接したパッド３ａ、３ｃはグランドパッドであるため、グランドプレーンと接続されている。

図３は、上記で示した回路基板及びその接続構造について、３次元電磁界解析を用いて、周波数に対する差動S-Parameterを求めた結果である。図の横軸は周波数を、縦軸は反射係数Ｓ１１を表す。接続構造の優位性を示すため、グランドプレーンを除去せず、他は上記の回路基板と同じ基板の場合の差動S-Parameterを併せて表記した。図より、本発明によれば、容量を減らし、インピーダンスマッチングが出来、さらに最短距離のみをリターン電流の経路に選択できるため、電気特性が向上する。

なお、この例ではグランドプレーンを開口してスリットラインを形成したが、本発明では、図４のように、グランドプレーン端部ではパッド周辺をすべて囲う必要もなく、スリットラインを形成することもできる。この場合、信号パッド３ｂの中心を基準に、グランドパッド３ｃの方向から、グランドパッド３ａの方向の間のグランドプレーン排除部に輪郭８ａをもうけ、これとパッド３ｂとで擬似的なスリットラインを形成している。そしてパッド３ａ、３ｂ、３ｃ等で分割された、差動信号ライン５の無い側のグランドプレーンは、削除している。図４は、グランドプレーンの構成を除き、他は図３と同様である。このような構成でも、容量を減らし、インピーダンスマッチングが出来、さらに最短距離のみをリターン電流の経路に選択できるため、電気特性が向上する。

このような回路基板の実装構造の活用例としては、コンピュータ装置において、チップセット、グラフィックス、メモリー、ＡＳＩＣ等の高速デバイスパッケージをマザーボードに平面実装する場合、或いはそれら高速デバイスパッケージにおいて、インターポーザに半導体チップをフリップチップ実装する場合など、一般的な平面実装の用途に利用され得る。

本発明の回路基板の実装構造について実施の形態の例を示す部分断面図である。本発明の回路基板の実装構造について実施の形態の例を示す回路基板上部から部分透視平面図である。本発明の回路基板の実装構造について実施の形態の例の、差動S-Parameterを示す図である。本発明の回路基板の実装構造について実施の形態の他の例を示す回路基板上部から部分透視平面図である。

符号の説明

１・・・回路基板
２・・・回路基板
３、３０・・・パッド
３ａ・・・グランドパッド
３ｂ・・・信号パッド
４、４０・・・グランドプレーン
５・・・差動伝送路
６：バンプ
７：パッド径
８：グランドプレーン輪郭
８ａ：グランドプレーン輪郭
９、９０：ビア
１０：図２部分透視平面図平面位置
１１：図２部分透視平面図透視方向
１２：図１部分断面図断面位置
１３、１３０：ランド

Claims

第１の回路基板と第２の回路基板に配線された差動伝送路が、第１の基板の少なくとも一方の面に設けられたパッドと、それに対向する第２の回路基板の面に設けられたパッドと、そのパッド間に挿入された導体バンプによって接続する回路基板の実装構造であって、第１の回路基板の信号用の前記パッドに対面する位置における第１の回路基板のグランドプレーンは排除され、信号用の前記パッドに近接するグランドプレーンの排除された輪郭の一部が、対応するパッド形状の相似形であることを特徴とする回路基板の実装構造。
信号用のパッドに近接するグランドプレーンの排除された輪郭が、当該信号パッドの中心を頂点とし、当該信号パッドに接続された差動伝送路の一方とそれと対となる差動伝送路が接続するパッドの中心または、隣接するグランドパッドの中心で形成される角の範囲で当該パッドの形状が相似形であることを特徴とする、請求項１項記載の回路基板の実装構造。