TWI736618B - 具有電感性橫向互連件之半導體封裝 - Google Patents

具有電感性橫向互連件之半導體封裝 Download PDF

Info

Publication number
TWI736618B
TWI736618B TW106114810A TW106114810A TWI736618B TW I736618 B TWI736618 B TW I736618B TW 106114810 A TW106114810 A TW 106114810A TW 106114810 A TW106114810 A TW 106114810A TW I736618 B TWI736618 B TW I736618B
Authority
TW
Taiwan
Prior art keywords
interconnection
pad
lateral
vertical axis
interconnect
Prior art date
Application number
TW106114810A
Other languages
English (en)
Other versions
TW201810585A (zh
Inventor
忠斌 康
目榮 謝
康聰 楊
霍華德 赫克
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201810585A publication Critical patent/TW201810585A/zh
Application granted granted Critical
Publication of TWI736618B publication Critical patent/TWI736618B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

說明了包括具有一弧形區段的一橫向互連件以增加信號線的自感的半導體封裝。在一例中，該橫向互連件包括在一互連件焊墊周圍延伸的一圓形區段。該圓形區段可在一垂直互連件的一垂直軸周圍延伸，以引入電感性電路來補償該垂直互連件的阻抗失配。

Description

具有電感性橫向互連件之半導體封裝 技術領域
具體例為在積體電路封裝之領域，尤其是包括互連件結構以匹配信號線阻抗的半導體封裝。
發明背景
硬體介面係允許譬如計算機和周邊裝置之間的資料連接。硬體介面的典型端對端應用，例如USB 3.1或Thunderbolt包括計算機中的積體電路，即主機封裝與在隨身碟中的積體電路，即裝置封裝之間的資料連接。使用該等硬體介面的資料連接可為多個Gbps差分高速輸入/輸出鏈接。例如，該資料連接可為10Gbps或更多。在此類高速應用中，信號完整性係維持有效資料連接的基礎。然而，信號完整性可能受到在資料連接的信號線中阻抗失配的影響。更尤其，在積體電路封裝中的阻抗失配可能會降低高速鏈接的效能。
依據本發明之一實施例，係特地提出一種半導體封裝，包含：一封裝基板，其包括一互連件焊墊，具 有圍繞一垂直軸的一焊墊周界，從該互連件焊墊沿著該垂直軸延伸的一垂直互連件，以及一從該互連件焊墊橫向地延伸的橫向互連件，其中該橫向互連件包括圍繞在該垂直軸周圍之該互連件焊墊延伸的一弧形區段；以及一安裝在該封裝基板上的積體電路，其中該積體電路係透過該互連件焊墊與該橫向互連件電性連接至該垂直互連件。
100:半導體封裝總成
102:半導體封裝
104:電路板
106:焊球
108:接點焊墊
110:積體電路
112:信號線
114:周邊連接器
115:引線
116:引腳
118:結合焊墊
120:封裝基板
202:核心區域
204:介電層
206:垂直互連件
208:垂直軸
210:互連件焊墊
212:互連層
214:第二垂直互連件
216:參考平面
302:介電間隔件
402:焊墊周界
404:第二垂直軸
406:第二互連件焊墊
408:第二焊墊周界
410:橫向互連件
412:第一端
414:第二端
502:弧形區段
504:圓形區段
506:半徑
508:徑向區段
510:第一距離
512:第二距離
514:弧長
602:螺旋形區段
604:徑向平面
606:弧寬
704:通孔
802:目標阻抗
804:PTH區域
902:眼圖高度
904:眼圖寬度
1002:操作
1004:操作
1006:操作
1008:操作
1100:計算機系統
1110:積體電路
1111:積體電路
1112:處理器
1113:雙處理器
1114:通信電路
1115:雙通信電路
1116:晶粒上的記憶體
1117:雙晶粒上的記憶體
1120:系統匯流排
1130:電壓源
1140:外部記憶體
1142:主記憶體
1144:硬碟
1146:移動式媒體
1148:嵌入式記憶體
1150:顯示裝置
1160:音頻輸出
1170:控制器
D+:電信號
D-:電信號
圖1根據一具體例例示半導體封裝總成的剖視圖。
圖2根據一具體例例示半導體封裝的信號線的剖視圖。
圖3根據一具體例例示一積體電路封裝的一垂直互連件周圍產生空隙的沿著圖2的A-A線取得的俯視圖。
圖4根據一具體例例示一積體電路封裝的一垂直互連區域的透視圖，該積體電路封裝具有包括一弧形區段的一橫向互連件。
圖5根據一具體例例示一積體電路封裝的一垂直互連區域的俯視圖，該積體電路封裝具有包括一弧形區段的一橫向互連件。
圖6根據一具體例例示一積體電路封裝的一垂直互連區域的俯視圖，該積體電路封裝具有包括一螺旋形區段的一橫向互連件。
圖7根據一具體例例示一半導體封裝總成的 示意圖，該半導體封裝具有安裝在一電路板上的一半導體封裝。
圖8根據一具體例例示具有一橫向互連件的一信號線的時域反射圖，該橫向互連件包括從一垂直互連件延伸的一弧形區段。
圖9表示根據一具體例例示具有一橫向互連件的一信號線的電性能的眼圖，該橫向互連件包括從一垂直互連件延伸的一弧形區段。
圖10根據一具體例例示製造具有一橫向互連件的一半導體封裝基板的方法，該橫向互連件包括從一垂直互連件延伸的一弧形區段。
圖11係根據一具體例的一計算機系統的示意圖。
具體例的說明
說明了包括具有弧形區段的橫向互連件以增加信號線的自感半導體封裝。在下文說明中，闡述許多特定細節，例如封裝和互連件架構，以便提供對本發明具體例的透徹理解。對於本領域技術人員顯而易見的是可在沒有這些特定細節的情況下實施本發明的具體例。在其他情況下，為了非必要地模糊本發明的具體例，將不會詳細說明例如特定半導體製造製程眾所周知的特徵。再者，應理解的是附圖中顯示的各式具體例為例示性表示並且不一定按比例繪製。
在積體電路封裝的傳輸通道中的阻抗失配可能由通孔(譬如，鍍覆通孔)結構的過電容(over-capacitive)本質引起。更尤其，來自信號穿過通孔結構的電場可能導致在通孔結構和參考平面之間的寄生電容。如下文更詳細說明，該等寄生電容貢獻該通孔結構的阻抗，其與例如傳輸通道的信號導線及/或微孔的其他互連件結構的阻抗不同。阻抗失配已顯示將導致多反射雜訊。據此，在通孔墊結構和相鄰的參考平面之間積極的「產生空隙(voiding)」已用於減少寄生電容。產生空隙可包括在通孔墊結構和相鄰的參考平面之間形成介電緩衝區，於是，阻抗匹配的任何改良可能以增加封裝外形因子及/或層數為代價。
在一態樣中，譬如通孔結構的垂直互連件的阻抗可藉由結合具有弧形區段的橫向互連件而增加，該弧形區段延伸在通孔結構或在通孔結構上的焊墊的垂直軸周圍。更尤其，該橫向互連件可引入電感性電路，以補償由通孔結構的固有寄生電容造成的阻抗失配。即，該橫向互連件可增加封裝基板的信號線的自感，因此，可增加信號線的差分阻抗。信號線中的反射雜訊可相應地降低。於是，藉由使用引入的電感補償寄生電容(而非直接地產生空隙影響寄生電容)，可在不增加封裝外形因子及/或層數的情況下增強信號線的電性能。
參照圖1，根據具體例顯示半導體封裝總成的剖視圖。半導體封裝總成100可包括安裝在電路板104 上的半導體封裝102。例如，半導體封裝102可為具有排列在球域中的數個焊球106，即，排列成格點或其他圖案的焊球106的球柵陣列(BGA)構件。各個焊球106可被安裝及接附至電路板104的對應接點焊墊108。電路板104可為計算機系統的主機板或另一個印刷電路板104。據此，焊球106和接點焊墊108的附著可在半導體封裝102的積體電路110和電路板104之間提供物理性和電性介面。更尤其，電信號可透過信號線112在積體電路110和電路板104、或連接至電路板104的周邊裝置之間通信。
信號線112可包括各式垂直和橫向的電性互連件結構，以從積體電路110攜帶電信號至電路板104的周邊連接器114。例如，半導體封裝102可為打線封裝，並且包括具有端點焊接至各自的引腳116或積體電路110的端子以及焊接至封裝基板120上各自的結合焊墊118的引線115。在一具體例中，半導體封裝102為非打線封裝，並且包括連接至封裝基板120上各自的結合焊墊118的端子凸塊，譬如C4凸塊。據此，積體電路110可安裝在封裝基板120上，及/或信號線112可包括在積體電路110和封裝基板120之間的電性連接。信號線112亦可包括透過封裝基板120和電路板104在結合焊墊118和周邊連接器114之間的電性連接。
參照圖2，根據具體例例示半導體封裝的信號線的剖視圖。半導體封裝102的封裝基板120可包括在結合焊墊118和焊球106之間的信號線112，並且信號線112 可包括數個互連件結構。例如，封裝基板120可包括具有介電層204的核心區域202，以及可延伸穿過介電層204的一或多個垂直互連件206。更尤其，核心區域202可包括具有有機基板層的剛性核心。例如，在核心區域202中的垂直互連件206可包括沿著在介電層204上方的互連件焊墊210與在介電層204下方對應的互連件焊墊210之間的垂直軸208延伸的鍍覆通孔。
封裝基板120的信號線112可包括電性連接至該鍍覆通孔的額外的電性互連件。例如，封裝基板120可包括具有數個軸向和橫向互連件(相對於垂直軸208)的一或多個互連層212。在一具體例中，第一互連層212係位在介電層204上方並且包括軸向和橫向互連件，該等互連件係在結合焊墊118和接附至介電層204之垂直互連件206的上端的互連件焊墊210之間延伸。第二互連層212可位在介電層204下方並且可包括軸向和橫向互連件，該互連件係在接附至介電層204之垂直互連件206的下端的互連件焊墊210與焊球106之間延伸。
在互連層212中的軸向互連件可包括額外的垂直互連件，其具有與介電層204中的垂直互連件206不同的尺寸，譬如高度或直徑。例如，在互連層212中的第二垂直互連件214可包括微孔。如此第二垂直互連件214可包括小於垂直互連件206的高度和直徑。再者，如下文說明，例如垂直互連件206和第二垂直互連件214的軸向互連件可藉由橫向互連件互連。
封裝基板120的互連層212可包括一或多個參考平面216。例如，參考平面216可為與互連焊墊210共平面的互連層212的金屬子層。參考平面216，譬如接地或Vss參考平面，可具有與垂直互連件206、互連件焊墊210、或焊球106不同的電位及/或極性，於是，當電信號透過信號線112遞送時，該等信號線112構件中的各者可相對於參考平面216產生寄生電容。再者，由於信號線112構件的結構和相對位置的變化，各個構件的寄生電容可能變化。依此，各個構件的阻抗應成比例變化。即，阻抗一般可說明為等於信號線構件的電感與信號線構件的寄生電容的比的平方根。隨著寄生電容的增加，阻抗可能會減少。據此，信號線構件的阻抗可能不能很好匹配。例如，在互連層212中微孔的阻抗可高於在介電層204中的鍍覆通孔的阻抗。結果為，透過信號線112的電信號可能經歷導致信號劣化的阻抗變化。
參照圖3，根據具體例顯示在沿著圖2的A-A線取得的積體電路封裝的垂直互連件周圍產生空隙的俯視圖。參考平面216可延伸在連接至各個垂直互連件206的一或多個焊墊周圍。例如，參考平面216可包圍在介電層204中的垂直互連件206的頂端互連件焊墊210。在一具體例中，在信號線112周圍產生空隙包括在參考平面216和互連件焊墊210之間的介電間隔件302。即，空隙可在加成或減成製程中在互連件焊墊210和參考平面216之間形成，並且可用介電材料填充該空隙。空隙尺寸，譬如在互連件焊墊 210和參考平面216之間的橫向距離可影響互連件焊墊210及/或垂直互連件206的寄生電容。例如，增加該空隙尺寸可減少垂直互連件的寄生電容206並且對應地產生垂直互連件206阻抗的增加。然而，增加該空隙尺寸可能會次佳地增加信號線112的足印(footprint)。如下文說明，並非使用產生空隙來變更信號線112的寄生電容，或除了使用產生空隙來變更信號線112的寄生電容之外，信號線112的結構可形成補償信號線構件之寄生電容的電感性電感並藉此改變信號線構件的阻抗。
參照圖4，根據具體例顯示具有包括弧形區段的橫向互連件之積體電路封裝的垂直互連區域的透視圖。信號線112顯示為無例如參考平面216或介電層204的包圍結構，以利於視覺上理解信號線112是如何建構。在一具體例中，互連件焊墊210包括在垂直軸208周圍的焊墊周界402。焊墊周界402可為圓形，例如，在包圍垂直互連件206的介電層204上方的碟形互連件焊墊210的情況。
信號線112可包括與垂直互連件206隔開的第二垂直互連件214。即，通過第二垂直互連件214的第二垂直軸404可橫向偏離垂直軸208一間隔距離。第二垂直互連件214可沿著第二垂直軸404從第二互連件焊墊406延伸。例如，第二互連件焊墊406可與，譬如在互連層212的相同水平導電平面內的互連件焊墊210共平面。再者，第二互連件焊墊406可包括在第二垂直軸404周圍的第二焊墊周界408。於是，第二焊墊周界408可在介電層204上 方或下方的互連層內從焊墊周界402橫向偏移。
信號線112的垂直互連件206和第二垂直互連件214可藉由橫向互連件410電性連接。例如，橫向互連件410可從互連件焊墊210和第二互連件焊墊406橫向延伸。即，橫向互連件410可從焊墊周界402的第一端412延伸至第二焊墊周界408的第二端414(隱藏在第二垂直互連件214後方)。於是，積體電路110可透過信號線112電性連接至垂直互連件206，該信號線包括在互連件焊墊210和第二互連件焊墊406之間的橫向互連件410。
橫向互連件410可增加垂直互連件206的阻抗，以更好地匹配第二垂直互連件214及/或傳輸信道的其他總成的阻抗。更尤其，橫向互連件410可延伸在一部分的互連件焊墊210周圍，創造電感性電路，以生成補償垂直互連件206寄生電容的電感。即，假設信號線112的阻抗係與信號線112電感成正比，在互連件焊墊210周圍延伸的橫向互連件410的電感性電路可增加垂直互連件206的阻抗，以更好地匹配相鄰信號線112結構的阻抗。
參照圖5，根據具體例顯示具有包括弧形區段的橫向互連件的積體電路封裝的垂直互連區域的俯視圖。顯示具有類似電感性電路的一對信號線112，以例示可經常用在高速鏈接的差分信號線112中實施的橫向互連件410。例如，具有各自橫向互連件410的一對信號線112可攜帶彼此參考的各自電信號(顯示為D+和D-)，以確定發送的資料位準。然而，環繞至少一部分垂直互連件206 及/或互連件焊墊210的橫向互連件410可實施在單線的應用，譬如，電源匯流排的應用。據此，本案說明的阻抗匹配結構不限於特定的信號線類型。
橫向互連件410可包括在互連件焊墊210周圍延伸的弧形區段502。即，弧形區段502可繞著垂直軸208在焊墊周界402的角度部分周圍彎曲。弧形區段502的彎曲路徑可增加在垂直互連件206區域中的信號線112的電感。
在一具體例中，弧形區段502包括在離垂直軸208的半徑506的焊墊周界402周圍延伸的圓形區段504。更尤其，橫向互連件410可包括從焊墊周界402徑向延伸的徑向區段508。徑向區段508可具有等於半徑506減去焊墊周界402直徑的長度。類似地，第二互連件焊墊406及/或第二焊墊周界408可從焊墊周界402橫向偏移，譬如，一等於徑向區段508長度的距離。據此，圓形區段504可在離垂直軸208一恆定或近乎恆定的距離從徑向區段508延伸至第二焊墊周界408。
參考平面216的邊緣係在圖5中由虛線表示。據此，參考平面216可包圍具有包含一對信號線112邊緣的互連件焊墊210和第二互連件焊墊406。依此，介電間隔件302可包括在互連件焊墊210和參考平面216邊緣之間填充空隙的介電材料。在一具體例中，橫向互連件410係經由焊墊周界402和第二焊墊周界408之間的介電間隔件302延伸。當橫向互連件410包括圓形區段504時，焊墊周界402與圓形區段504的內緣之間的第一距離510可等於 圓形區段504的外緣與參考平面216之間的第二距離512。換句話說，圓形區段504可位在介電間隔件302內，與焊墊周界402和參考平面216等距離。
橫向互連件410的弧形區段502可具有包圍互連件焊墊210角部分的弧長514。更尤其，弧長514可對應於垂直軸208所取的角度。該角度可以等於、少於、或超過360°。例如，如圖5顯示，弧長514可對著少於互連件焊墊210周圍一圈的角度。
參照圖6，根據具體例顯示具有包括螺旋形區段的橫向互連件的積體電路封裝的垂直互連區域的俯視圖。弧形區段502的弧長514可對著等於或大於互連件焊墊210周圍一圈的角度。在一具體例中，橫向互連件410包括在焊墊周界402和第二焊墊周界408之間的螺旋形區段602。螺旋形區段602可包括在垂直軸208周圍的數圈。例如，螺旋形區段602可包括在橫向互連件410的徑向區段508處的第一端以及可在垂直軸208周圍墊旋至第二焊墊周界408的第二端414。徑向區段508可沿著垂直軸208穿過的徑向平面604從焊墊周界402徑向地延伸。據此，螺旋形區段602的第一端412可從焊墊周界402徑向地隔開。然而，螺旋形區段602可直接從焊墊周界402延伸。即，螺旋形區段602的第一端412可位在焊墊周界402並且螺旋形區段602可在垂直軸208周圍墊旋至第二焊墊周界408的第二端414。
螺旋形區段602可位在焊墊周界402和參考 平面216之間的介電間隔件302的中間。例如，在焊墊周界402與螺旋形區段602的內緣之間的第一距離510可介於10-15微米的範圍內以及在螺旋形區段602的外緣和參考平面216之間的第二距離512可介於10-15微米的範圍內。在一具體例中，第一距離510係等於第二距離512。
橫向互連件410的剖面尺寸可為均勻或可沿著弧長514變化。例如，橫向互連件410可包括介於10-15微米範圍內的互連寬度，以及介於15-25微米範圍內的互連高度。在橫向互連件410具有圍繞垂直軸208和焊墊周界402數圈的情況下，該互連件寬度可從最內圈的內緣至最外圈的外緣來測量，即，如圖6顯示的弧寬606。作為舉例，互連件寬度可介於15-45微米的範圍內且互連件高度在大部分弧長514可為20微米。
儘管已說明和單層封裝基板120有關的具有互連件焊墊210、橫向互連件410、以及第二互連件焊墊406的結構，但是應理解的是可在封裝基板120的各個位置使用類似的結構。更尤其，如圖4上方顯示，橫向互連件410可結合在垂直互連件206的頂端和底端兩者，以使對應的互連件焊墊210連接至橫向偏移的微孔214。
參照圖7，根據具體例顯示具有安裝在電路板上的半導體封裝的半導體封裝總成的示意圖。橫向互連件結構亦可實施在除封裝基板120之外的半導體封裝總成100構件中。例如，半導體封裝總成100可包括延伸在半導體封裝120的積體電路110與連接器114之間的信號線 112，例如USB插頭或插座。該USB插頭或插座可用於連接至周邊裝置，例如，繫至外部硬式磁碟機的隨身碟或外部USB電纜。於是，信號線112可透過積體電路110、封裝基板120、電路板104、和連接器114攜帶電信號。橫向互連件410可位在沿著信號線112的任何位置，以在當電信號通過垂直互連件206時生成電感。例如，具有弧形區段502的橫向互連件410可在積體電路110內實施。在積體電路110內，橫向互連件410可在垂直地穿過晶粒矽層的貫穿矽通孔周圍延伸。
橫向互連件410結構亦可在電路板104內實施。例如，電路板104可包括垂直地通穿電路板104的一或多層的鍍覆通孔或通孔704。通孔704可類似於以及可稱為如上文說明的垂直互連件206。類似地，電路板104的導電焊墊可類似於以及可稱為如上文說明的互連件焊墊210。據此，具有弧形區段502的橫向互連件410可從互連件焊墊210，譬如電路板104的導電焊墊在通過垂直互連件206，譬如電路板104的鍍覆通孔的垂直軸208周圍橫向地延伸。於是，橫向互連件410可應用至半導體封裝總成100的封裝層級和電路板層級兩者，並且可在半導體封裝120或電路板104的一或多個構件中實施。本領域技術人員將理解，上文說明的橫向互連件410的其他特徵可併入積體電路110或電路板104內的信號線112的一部分，於是為了簡潔起見，此處並不說明該等具體例。
不論沿著信號線112的位置為何，具有如上 文說明的圓弧結構的橫向互連件410可提供類似的電性能改良。具有弧形區段502的電性橫向互連件410在信號線112中生成額外的自感。更尤其，當電信號透過信號線112的垂直互連件206時，信號線112本身可具有電感。垂直互連件206可呈現第一自感。類似地，當電信號穿過與垂直互連件206相鄰的橫向互連件410時，橫向互連件410可呈現第二自感。在一具體例中，該第二自感可為第一自感的至少兩倍。據此，信號線112的整體自感可增加與第二自感成比例的裕度(margin)，相較於不具有橫向互連件410的信號線112。
信號線112亦可在差分電信號(即，D+和D-)之間呈現互感。在一具體例中，作為橫向互連件410併入導線的結果，信號線112的互感可減少。
實驗已表明，當信號線112併入具有圓弧結構的橫向互連件410時，信號線112的自感增加超過200%，譬如增加三倍以上。實驗已表明，當信號線112併入具有圓弧結構的橫向互連件410時，互感可減少超過50%。實驗亦表明，當信號線112併入具有圓弧結構的橫向互連件410時，信號線112的寄生電容可微量增加，譬如0.1pF的數量級。然而，信號線112的自感增加和互感減少係大於抵消信號線112增加的寄生電容。據此，當信號線112併入具有圓弧結構的橫向互連件410時，信號線112的垂直互連件206的整體阻抗，或在信號線112的垂直互連件206區域中的兩個信號線112之間的差分阻抗經顯示為 增加。
參照圖8，根據一具體例顯示具有包括從垂直互連件延伸的弧形區段的橫向互連件的信號線的時域反射(TDR)圖。由橫向互連件410引起的通孔結構的阻抗增加可更好地匹配傳輸信道的其餘部分。據此，可緩和由通道中阻抗失配所引起的多反射雜訊。其顯示在TDR圖中。
該TDR圖比較具有橫向互連件410(實線)的信號線112與不具有橫向互連件410(虛線)的信號線112。對於比較的信號線結構各者，該TDR圖顯示在積體電路110至焊球106，譬如封裝基板120的BGA連接的引腳116，譬如C4凸點之間的阻抗不連續性。信號線112的目標阻抗802在整個信號線112中可為恆定，譬如80歐姆。更尤其，與目標阻抗802的任何偏差可能引起在信號線112中的阻抗失配，於是不符所需。在各個非理想情況下，即，實際信號線112結構的阻抗確實偏離目標阻抗802。例如，在鍍覆通孔(PTH)區域，不具有橫向互連件410的信號線112可呈現出比目標阻抗802低25%或更多的差分阻抗，譬如小於60歐姆。然而，具有橫向互連件410的信號線112可更好地匹配目標阻抗802。例如，在具有橫向互連件410的信號線112的PTH區域804中的差分阻抗可能比目標阻抗802低了小於25%，譬如70歐姆。即，經常與垂直互連件206相關聯的阻抗失配可藉由具有弧形區段502的橫向互連件410而減少。
參照圖9，表示根據具體例顯示具有包括從 垂直互連件延伸的弧形區段的橫向互連件的信號線電氣性能的眼圖。阻抗失配為高速I/O通道中反射雜訊的關鍵來源，於是，減少的阻抗失配將轉化為眼圖裕度的改良。阻抗失配會影響在信號線112的接收端的信號振幅。產生的信號完整性可由眼圖表示。基本上，眼圖開口越大，即在資料線之間限定的菱形空間，可更容易地區分位元或位元序列。於是，該眼圖表明信號的品質和高速I/O通道的效能。
該眼圖比較具有橫向互連件410(實線)的信號線112與不具有橫向互連件410(虛線)的信號線112。顯而易見地，具有橫向互連件410的信號線112相較於不具有橫向互連件410的信號線112生成較大的眼圖開口。例如，實驗已顯示具有橫向互連件410的信號線112的眼圖高度902表現超過20%的改良，譬如10 mV的改良，相較於不具有橫向互連件410的信號線112對應的眼圖高度902。類似地，實驗已顯示具有橫向互連件410的信號線112的眼圖寬度904可增加3-4ps，相較於不具有橫向互連件410的信號線112對應的眼圖寬度904。於是，具有弧形區段502的橫向互連件410增強了信號線112的信號完整性。
參照圖10，根據具體例顯示製造半導體封裝基板的方法，該半導體封裝基板包括具有從垂直互連件延伸的弧形區段的橫向互連件。該方法可使用習知的製程技術來執行，以形成具有如上文說明的橫向互連件的信號線結構。
在操作1002，垂直互連件206可沿著透過介電層204的垂直軸208形成。例如，可在介電層204中雷射鑽孔的孔，並且可使例如銅的導電材料沉積至孔中以形成垂直互連件206。
在操作1004，可在垂直互連件206的一端在介電層204之上形成互連件焊墊210。例如，互連件焊墊210可在加成或減成製程中形成作為封裝基板120的導電互連層212的一部分。互連件焊墊210可包括在垂直軸208周圍的焊墊周界402。再者，焊墊周界402可藉由介電間隔件302與互連層212的另一部分隔開。在一具體例中，介電間隔件302亦可包圍垂直互連件206。於是，該方法可包括在垂直互連件206及/或互連件焊墊210周圍用介電材料填充空隙，以形成介電間隔件302。
在操作1006，橫向互連件410可形成與互連件焊墊210電性連接。更尤其，橫向互連件410可從介電層204之上方的互連件焊墊210橫向地延伸。如上文說明，橫向互連件410可包括繞著縱軸208在互連件焊墊210周圍延伸的弧形區段502。在一具體例中，橫向互連件410可沉積在反焊墊區域中，即在介電間隔件302內。該路由可在加成製程中形成。例如，該路由可使用電鍍製程形成，以使導電材料沉積至形成在介電間隔件302內的空隙中。另擇地，路由可在減成製程中形成，藉由從互連層212移除導電材料以形成橫向互連件410。
在操作1008，第二互連件焊墊406可形成在 介電層204之上方。如上文說明，第二互連件焊墊406可包括在第二垂直軸404周圍的第二焊墊周界408，並且第二垂直軸404可橫向偏離垂直軸208。於是，第二互連件焊墊406可橫向偏離互連件焊墊210。據此，橫向互連件410可在互連件焊墊210的第一端412延伸至第二互連件焊墊406的第二端414。第二互連件焊墊406的形成可涉及如上文說明類似的製程，譬如加成或減成製程。據此，信號線112可建構成包括藉由具有弧形區段502的橫向互連件410電性連接的一對垂直互連件206。
圖11為根據具體例的計算機系統的示意圖。根據數個揭示具體例的任一者及其在本揭示內容中闡述的等效例，圖中所描繪的計算機系統1100(亦稱為電子系統1100)可體現為包括具有增加信號線自感的弧形區段的橫向互連件的半導體封裝。該計算機系統1100可為例如輕省筆電計算機的移動裝置。該計算機系統1100可為例如無線智能手機的移動裝置。該計算機系統1100可為桌上型計算機。該計算機系統1100可為手持式閱讀機。該計算機系統1100可為伺服器系統。該計算機系統1100可為超級計算機或高性能計算系統。
在一具體例中，該電子系統1100為包括系統匯流排1120以電性耦合該電子系統1100的各式構件的計算機系統。該系統匯流排1120為根據各式具體例的單一匯流排或匯流排的任意組合。該電子系統1100包括提供電力至積體電路1110的電壓源1130。在一些具體例中，該電壓 源1130透過系統匯流排1120供應電流至積體電路1110。
根據一具體例，該積體電路1110係電性耦合至系統匯流排1120並且包括任何電路或電路的組合。在一具體例中，該積體電路1110包括可為任何類型的處理器1112。如本案使用，該處理器1112可意指任何類型的電路，例如但不限於，微處理器、微控制器、圖形處理器、數位信號處理器、或另一個處理器。在一具體例中，該處理器1112包括一半導體封裝或與該半導體封裝耦合，該半導體封裝包括具有如本案揭示之弧形區段的橫向互連件，以增加信號線的自感。在一具體例中，SRAM具體例在處理器的高速緩衝記憶體中找到。可包括在積體電路1110中的其他類型的電路為定制電路或特殊應用積體電路(ASIC)，例如用於無線裝置，例如行動電話、智能手機、呼叫器、可攜式計算機、雙向無線電、和類似的電子系統的通信電路1114、或用於伺服器的通信電路。在一具體例中，該積體電路1110包括例如靜態隨機存取記憶體(SRAM)的晶粒上的記憶體1116。在一具體例中，該積體電路1110包括例如嵌入式動態隨機存取記憶體(eDRAM)的嵌入式晶粒上的記憶體1116。
在一具體例中，該積體電路1110與隨後的積體電路1111互補。有用的具體例包括雙處理器1113和雙通信電路1115以及雙晶粒上的記憶體1117，例如SRAM。在一具體例中，雙積體電路1111包括嵌入式晶粒上的記憶體1117，例如eDRAM。
在一具體例中，該電子系統1100亦包括外部記憶體1140，該外部記憶體1140又可包括適用於特定應用的一或多個記憶體元件，例如以RAM形式的主記憶體1142、一或多個硬碟1144、及/或處理移動式媒體1146，例如磁片、光碟(CD)、多樣化數位光碟(DVD)、快閃記憶體磁碟、和本領域習知的其他移動式媒體的一或多個磁碟機。根據一具體例，該外部記憶體1140亦可為嵌入式記憶體1148，例如在晶粒堆疊中的第一晶粒。
在一具體例中，該電子系統1100亦包括顯示裝置1150，與音頻輸出1160。在一具體例中，該電子系統1100包括例如控制器1170的輸入裝置，其可為鍵墊、滑鼠、軌跡球、遊戲控制器、麥克風、語音識別裝置、或任何將資訊輸入至該電子系統1100中的其他輸入裝置。在一具體例中，輸入裝置1170為照相機。在一具體例中，輸入設備1170為數位錄音機。在一具體例中，輸入裝置1170為照相機和數位錄音機。
如本案顯示，根據數個揭示具體例的任一者及其等效例，該積體電路1110可在數個不同的具體例中實施，包括了包括具有一弧形區段之橫向互連件以增加信號線自感的半導體封裝、電子系統、計算機系統、一或多個製造積體電路的方法、以及一或多個製造包括一半導體封裝的電子總成的方法，該半導體封裝包括具有一弧形區段之橫向互連件以增加信號線的自感，根據本案在各式具體例中所闡述之數個揭示具體例的任一者及其公認等效例。 根據數個揭示的具有一半導體封裝之封裝基板的任一者及其等效物，該半導體封裝包括具有一弧形區段之橫向互連件以增加信號線自感，元件、材料、幾何形狀、尺寸、和操作順序可全部變化以適應特定的I/O耦合需求，包括用於嵌入處理器安裝基板中的微電子晶粒的陣列接點數量、陣列接點配置。可包括一基座基板，如圖11的虛線表示。亦可包括被動裝置，亦如圖11中描繪。
上文說明包括具有弧形區段的橫向互連件以增加信號線的自感的半導體封裝的具體例。在一具體例中，一半導體封裝包括一封裝基板，其包括具有在一垂直軸周圍的一焊墊周界的一互連件焊墊，沿著該垂直軸從該互連件焊墊延伸的一垂直互連件，以及從該互連件焊墊橫向地延伸的一橫向互連件。該橫向互連件包括繞著該垂直軸在該互連件焊墊周圍延伸的一弧形區段。該半導體封裝包括安裝在封裝基板上的一積體電路。該積體電路係透過該互連件焊墊與該橫向互連件電性連接至該垂直互連件。
在一具體例中，該封裝基板進一步包括一第二互連件焊墊，其具有在從該垂直軸橫向偏移的一第二垂直軸周圍的一第二焊墊周界。該封裝基板包括一第二垂直互連件，其從該第二互連件焊墊沿著該第二垂直軸延伸。該橫向互連件從該焊墊周界的一第一端延伸至該第二焊墊周界的一第二端。
在一具體例中，該垂直互連件包括一鍍覆通孔。該第二垂直互連件包括一微孔。
在一具體例中，該封裝基板進一步包括在該互連件焊墊與該第二互連件焊墊周圍的一參考平面，以及在該參考平面和該互連件焊墊之間的一介電間隔件。該橫向互連件延伸穿過在該焊墊周界與該第二焊墊周界之間的該介電間隔件。
在一具體例中，該橫向互連件包括從該焊墊周界徑向延伸的一徑向區段，以及在離該垂直軸的一半徑處圍繞該焊墊周界從該徑向區段延伸至該第二焊墊周界的一圓形區段。
在一具體例中，該焊墊周界與該圓形區段之間的第一距離係等於該圓形區段與該參考平面之間的第二距離。
在一具體例中，該橫向互連件包括在該焊墊周界與該第二焊墊周界之間的一螺旋形區段。
在一具體例中，該螺旋形區段包括在該垂直軸周圍的數個迴圈。
在一具體例中，當一電信號穿過該垂直互連件與該橫向互連件時，該橫向互連件的自感至少為該垂直互連件的自感的兩倍。
在一具體例中，一半導體封裝總成包括一電路板，其具有一互連件焊墊，其具有在一垂直軸周圍的焊墊周界，一垂直互連件，其沿著該垂直軸從該互連件焊墊延伸，以及一橫向互連件，其從該互連件焊墊橫向延伸。該橫向互連件包括繞著該垂直軸延伸在該互連件焊墊周圍 的一弧形區段。該橫向互連件包括安裝在該電路板上的一半導體封裝。該半導體封裝包括安裝在一封裝基板上的一積體電路。該積體電路係經由該互連件焊墊與該橫向互連件電性連接至該垂直互連件。
在一具體例中，該電路板亦包括一第二互連件焊墊，其具有從該垂直軸橫向偏移的一第二垂直軸周圍的一第二焊墊周界。該橫向互連件從該焊墊周界的一第一端延伸至該第二焊墊周界的一第二端。
在一具體例中，該橫向互連件包括從該焊墊周界徑向延伸的一徑向區段，以及在離該垂直軸之一半徑處圍繞該焊墊周界從該徑向區段延伸至從該徑向區段延伸至該第二焊墊周界的一圓形區段。
在一具體例中，該橫向互連件包括在該焊墊周界與該第二焊墊周界之間的一螺旋形區段。
在一具體例中，該螺旋形區段包括在該垂直軸周圍的數個迴圈。
在一具體例中，當一電信號穿過該垂直互連件與該橫向互連件時，該橫向互連件的自感至少為該垂直互連件的自感的兩倍。
在一具體例中，製造半導體封裝基板的方法包括沿著穿過一介電層的一垂直軸形成一垂直互連件。該方法包括在該垂直互連件的一端的該介電層上方形成一互連件焊墊。該互連件焊墊包括在該垂直軸周圍的焊墊周界。該方法包括在該介電層上方形成從該互連件焊墊橫向 延伸的一橫向互連件。該橫向互連件包括繞著該垂直軸在該互連件焊墊周圍延伸的一弧形區段。
在一具體例中，該方法包括在該介電層上方形成一第二互連件焊墊。該第二互連件焊墊包括從該垂直軸橫向偏移的一第二垂直軸周圍的一第二焊墊周界。該橫向互連件從該焊墊周界的一第一端延伸至該第二焊墊周界的一第二端。
在一具體例中，該橫向互連件包括從該焊墊周界徑向延伸的一徑向區段，以及在離該垂直軸的一半徑處圍繞該焊墊周界從該徑向區段延伸至該第二焊墊周界的一圓形區段。
在一具體例中，該橫向互連件包括在該焊墊周界與該第二焊墊周界之間的一螺旋形區段。
在一具體例中，該螺旋形區段包括在該垂直軸周圍的數個迴圈。
100‧‧‧半導體封裝總成
102‧‧‧半導體封裝
104‧‧‧電路板
106‧‧‧焊球
108‧‧‧接點焊墊
110‧‧‧積體電路
112‧‧‧信號線
114‧‧‧周邊連接器
115‧‧‧引線
116‧‧‧引腳
118‧‧‧結合焊墊
120‧‧‧封裝基板

Claims (20)

  1. 一種半導體封裝，包含：一封裝基板，其包括：一互連件焊墊，其具有圍繞一垂直軸的一焊墊周界，一垂直互連件，其從該互連件焊墊沿著該垂直軸延伸，及一橫向互連件，其從該互連件焊墊橫向地延伸，其中該橫向互連件包括圍繞在該垂直軸周圍之該互連件焊墊的至少一部分延伸且環繞在該垂直軸周圍之該互連件焊墊的至少一部分之一弧形區段；以及一積體電路，其安裝在該封裝基板上，其中該積體電路係透過該互連件焊墊與該橫向互連件電性連接至該垂直互連件。
  2. 如請求項1的半導體封裝，其中該封裝基板進一步包括：一第二互連件焊墊，其具有圍繞橫向偏離該垂直軸之一第二垂直軸的一第二焊墊周界，以及一第二垂直互連件，其從該第二互連件焊墊沿著該第二垂直軸延伸，其中該橫向互連件從該焊墊周界的一第一端延伸至該第二焊墊周界的一第二端。
  3. 如請求項2的半導體封裝，其中該垂直互連件包括一鍍覆通孔，且其中該第二垂直互連件包括一微 孔。
  4. 如請求項2的半導體封裝，其中該封裝基板進一步包括：一參考平面，其圍繞該互連件焊墊與該第二互連件焊墊，以及一介電間隔件，其位於該參考平面和該互連件焊墊之間，其中該橫向互連件延伸穿過位於該焊墊周界與該第二焊墊周界之間的該介電間隔件。
  5. 如請求項4的半導體封裝，其中該橫向互連件包括從該焊墊周界徑向延伸的一徑向區段，以及在離該垂直軸一半徑處圍繞該焊墊周界從該徑向區段延伸至該第二焊墊周界的一圓形區段。
  6. 如請求項5的半導體封裝，其中該焊墊周界與該圓形區段之間的第一距離係等於該圓形區段與該參考平面之間的第二距離。
  7. 如請求項4的半導體封裝，其中該橫向互連件包括位於該焊墊周界與該第二焊墊周界之間的一螺旋形區段。
  8. 如請求項7的半導體封裝，其中該螺旋形區段包括圍繞該垂直軸的複數個迴圈。
  9. 如請求項1的半導體封裝，其中當一電信號穿過該垂直互連件與該橫向互連件時，該橫向互連件的自感至少為該垂直互連件的自感的兩倍。
  10. 一種半導體封裝總成，包含： 一電路板，其具有：一互連件焊墊，其具有圍繞一垂直軸的一焊墊周界，一垂直互連件，其從該互連件焊墊沿著該垂直軸延伸，及一橫向互連件，其從該互連件焊墊橫向地延伸，其中該橫向互連件包括圍繞在該垂直軸周圍之該互連件焊墊的至少一部分延伸且環繞在該垂直軸周圍之該互連件焊墊的至少一部分之一弧形區段；以及一半導體封裝，其安裝在該電路板上，其中該半導體封裝包括安裝在一封裝基板上的一積體電路，且其中該積體電路係經由該互連件焊墊與該橫向互連件電性連接至該垂直互連件。
  11. 如請求項10的半導體封裝總成，其中該電路板進一步包括：一第二互連件焊墊，其具有圍繞橫向偏離該垂直軸之一第二垂直軸的一第二焊墊周界，其中該橫向互連件從該焊墊周界的一第一端延伸至該第二焊墊周界的一第二端。
  12. 如請求項11的半導體封裝總成，其中該橫向互連件包括從該焊墊周界徑向延伸的一徑向區段，以及在離該垂直軸一半徑處圍繞該焊墊周界從該徑向區段延伸至該第二焊墊周界的一圓形區段。
  13. 如請求項11的半導體封裝總成，其中該橫向互連件包括位於該焊墊周界與該第二焊墊周界之間的一 螺旋形區段。
  14. 如請求項13的半導體封裝總成，其中該螺旋形區段包括圍繞該垂直軸的複數個迴圈。
  15. 如請求項10的半導體封裝總成，其中當一電信號穿過該垂直互連件與該橫向互連件時，該橫向互連件的自感至少為該垂直互連件的自感的兩倍。
  16. 一種用於形成半導體封裝之方法，包含：沿著穿過一介電層的一垂直軸形成一垂直互連件；在該垂直互連件的一端的該介電層上方形成一互連件焊墊，其中該互連件焊墊包括圍繞該垂直軸的一焊墊周界；以及在該介電層上方形成從該互連件焊墊橫向地延伸的一橫向互連件，其中該橫向互連件包括圍繞在該垂直軸周圍之該互連件焊墊的至少一部分延伸且環繞在該垂直軸周圍之該互連件焊墊的至少一部分之一弧形區段。
  17. 如請求項16的方法，其進一步包含：在該介電層上方形成一第二互連件焊墊，其中該第二互連件焊墊包括圍繞橫向偏離該垂直軸之一第二垂直軸的一第二焊墊周界，且其中該橫向互連件從該焊墊周界的一第一端延伸至該第二焊墊周界的一第二端。
  18. 如請求項17的方法，其中該橫向互連件包括從該焊墊周界徑向延伸的一徑向區段，以及在離該垂直軸一半徑處圍繞該焊墊周界從該徑向區段延伸至該第二焊墊周界的一圓形區段。
  19. 如請求項17的方法，其中該橫向互連件包括位於該焊墊周界與該第二焊墊周界之間的一螺旋形區段。
  20. 如請求項19的方法，其中該螺旋形區段包括圍繞該垂直軸的複數個迴圈。
TW106114810A 2016-06-15 2017-05-04 具有電感性橫向互連件之半導體封裝 TWI736618B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
WOPCT/US16/37709 2016-06-15
??PCT/US16/37709 2016-06-15
PCT/US2016/037709 WO2017217986A1 (en) 2016-06-15 2016-06-15 Semiconductor package having inductive lateral interconnects

Publications (2)

Publication Number Publication Date
TW201810585A TW201810585A (zh) 2018-03-16
TWI736618B true TWI736618B (zh) 2021-08-21

Family

ID=60664599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114810A TWI736618B (zh) 2016-06-15 2017-05-04 具有電感性橫向互連件之半導體封裝

Country Status (3)

Country Link
US (1) US10734333B2 (zh)
TW (1) TWI736618B (zh)
WO (1) WO2017217986A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769735B2 (en) * 2019-02-12 2023-09-26 Intel Corporation Chiplet first architecture for die tiling applications
US11296022B2 (en) * 2020-08-25 2022-04-05 Qualcomm Incorporated Package and substrate comprising interconnects with semi-circular planar shape and/or trapezoid planar shape
US20230238320A1 (en) * 2022-01-25 2023-07-27 Marvell Asia Pte Ltd High-Speed Signal Transition Across Thick Package Cores

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834876A (en) * 2007-01-03 2008-08-16 Advanced Chip Eng Tech Inc Multi-chips package and method of forming the same
US20080203580A1 (en) * 2005-12-09 2008-08-28 Via Technologies, Inc. Semiconductor chip and shielding structure thereof
TW201220462A (en) * 2010-09-17 2012-05-16 Tessera Inc Multi-function and shielded 3D interconnects
US9159625B1 (en) * 2011-01-27 2015-10-13 Amkor Technology, Inc. Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183678B2 (en) 2009-08-04 2012-05-22 Amkor Technology Korea, Inc. Semiconductor device having an interposer
US9048112B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
KR101739742B1 (ko) * 2010-11-11 2017-05-25 삼성전자 주식회사 반도체 패키지 및 이를 포함하는 반도체 시스템
CN103022015B (zh) * 2012-12-27 2015-07-01 成都芯源系统有限公司 静电放电保护单元及半导体器件
CN103928392B (zh) * 2013-01-10 2017-05-17 中芯国际集成电路制造(上海)有限公司 局部互连结构的制作方法
US9263186B2 (en) * 2013-03-05 2016-02-16 Qualcomm Incorporated DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor
US9373600B2 (en) * 2014-01-27 2016-06-21 Semiconductor Components Industries, Llc Package substrate structure for enhanced signal transmission and method
DE102015111487A1 (de) * 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US10971440B2 (en) * 2016-09-30 2021-04-06 Intel Coropration Semiconductor package having an impedance-boosting channel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080203580A1 (en) * 2005-12-09 2008-08-28 Via Technologies, Inc. Semiconductor chip and shielding structure thereof
TW200834876A (en) * 2007-01-03 2008-08-16 Advanced Chip Eng Tech Inc Multi-chips package and method of forming the same
TW201220462A (en) * 2010-09-17 2012-05-16 Tessera Inc Multi-function and shielded 3D interconnects
US9159625B1 (en) * 2011-01-27 2015-10-13 Amkor Technology, Inc. Semiconductor device

Also Published As

Publication number Publication date
TW201810585A (zh) 2018-03-16
WO2017217986A1 (en) 2017-12-21
US20190131257A1 (en) 2019-05-02
US10734333B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
US8188594B2 (en) Input/output package architectures
US7277298B2 (en) Multi-terminal device and printed wiring board
TWI736618B (zh) 具有電感性橫向互連件之半導體封裝
JP3368870B2 (ja) パッケージ基板及びこれを備えた半導体装置
US11482481B2 (en) Semiconductor device and system
US11837549B2 (en) Power delivery for embedded bridge die utilizing trench structures
US20200176417A1 (en) Stacked embedded passive substrate structure
JP2010219498A (ja) 半導体装置
US10971440B2 (en) Semiconductor package having an impedance-boosting channel
US20170170108A1 (en) Chip carrier having variably-sized pads
JP5051836B2 (ja) 半導体装置およびその設計方法
JP2018518828A5 (zh)
JP2018518828A (ja) 集合化された絶縁ワイヤを含むパッケージ・アセンブリ
US10303225B2 (en) Methods of forming hybrid socket structures for package interconnect applications and structures formed thereby
JP6466305B2 (ja) 電子パッケージ用の電気インターコネクト
JP2008078314A (ja) 高速信号回路装置
JP5739363B2 (ja) 配線基板
JP2005244010A (ja) 回路基板の実装構造