JPS61296750A - 集積回路接続方法 - Google Patents
集積回路接続方法Info
- Publication number
- JPS61296750A JPS61296750A JP13768985A JP13768985A JPS61296750A JP S61296750 A JPS61296750 A JP S61296750A JP 13768985 A JP13768985 A JP 13768985A JP 13768985 A JP13768985 A JP 13768985A JP S61296750 A JPS61296750 A JP S61296750A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- signal transmission
- integrated circuit
- connection
- ground plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路接続方法に関する。本発明は、さらに
詳しく述べると、フリップチップ方式を使用して、例え
ばＩＣ，ＬＳＩ、超ＬＳＩ等の集積回路チップの入出力
端子をプリント配線基板のような接続基板に接合するた
めの集積回路接続方法に関する。この接続方法は、特に
高速の信号あるいは大電流の信号を集積回路チップと基
板（カード）との間でやりとりするのに有用である。
詳しく述べると、フリップチップ方式を使用して、例え
ばＩＣ，ＬＳＩ、超ＬＳＩ等の集積回路チップの入出力
端子をプリント配線基板のような接続基板に接合するた
めの集積回路接続方法に関する。この接続方法は、特に
高速の信号あるいは大電流の信号を集積回路チップと基
板（カード）との間でやりとりするのに有用である。
最近、集積回路の高集積化と高速化が進んでおり、また
、実装（パッケージング）の高密度化も進んでいる。さ
らに、集積回路チップと基板の接続技術もこれらの進展
にあわせて改良されている。
、実装（パッケージング）の高密度化も進んでいる。さ
らに、集積回路チップと基板の接続技術もこれらの進展
にあわせて改良されている。
現在広く用いられている接続方法の１つはフリソブチツ
ブ方式による接続方法であり、この方法を使用すると、
必要に応じてチップのアクティブエリア上にも電極を形
成することができ、よって、チップ寸法の縮小を計るこ
とができる。この方法では、また、ハンダ球（ボール）
やハンダバンプを介して接続を行なうので、チップとカ
ードとを比較的に容易にかつ高信転度で迅速に接続する
ことが可能である。しかしながら、フリップチップ方式
を用いた接続方法では、チップ上に島状に形成した電極
パッドとカード上に同様に形成したパッドとをハンダ球
やバンブによって接続するだけであるため、ストリップ
線路などのような高速の信号伝送線の接続を満足に行な
うことができない。
ブ方式による接続方法であり、この方法を使用すると、
必要に応じてチップのアクティブエリア上にも電極を形
成することができ、よって、チップ寸法の縮小を計るこ
とができる。この方法では、また、ハンダ球（ボール）
やハンダバンプを介して接続を行なうので、チップとカ
ードとを比較的に容易にかつ高信転度で迅速に接続する
ことが可能である。しかしながら、フリップチップ方式
を用いた接続方法では、チップ上に島状に形成した電極
パッドとカード上に同様に形成したパッドとをハンダ球
やバンブによって接続するだけであるため、ストリップ
線路などのような高速の信号伝送線の接続を満足に行な
うことができない。
したがって、このような高速信号伝送線の接続をフリッ
プチップ方式により可能にすることが望まれてきた。
プチップ方式により可能にすることが望まれてきた。
上記した従来の技術の問題点を、高速信号伝送線の入出
力端子を連続して配列するのではなくて、例えば信号線
の４個おきあるいは８個おき程度にグランド面との接続
端子を配設することによって、解決し得ることが見い出
された。この従来の改良接続方法の一例を示したものが
第３図である。
力端子を連続して配列するのではなくて、例えば信号線
の４個おきあるいは８個おき程度にグランド面との接続
端子を配設することによって、解決し得ることが見い出
された。この従来の改良接続方法の一例を示したものが
第３図である。
第３図において、集積回路チップ１の中央部分にアクテ
ィブエリア２が形成され、また、アクティブエリア２を
取り囲む形で電極バッド３がレイアウトされている。こ
こでは、チップ１上の回路がストリップ線路によって構
成されているので、信号線接続端子４を３個配列した後
で１個のグランド面接続端子５を配列し、以下、これを
繰り返している。しかし、この改良接続方法の場合、ス
トリップ線路のインピーダンスが不連続となる不都合を
回避することができず、したがって、高速の信号を伝送
できないという欠点を有する。さらに、この方法で形成
されたデバイスに大電流を流した場合、ある端子から他
の端子への漏れ電流の影響が顕著であり、これによるク
ロストーク（結合雑音）に原因して屡々漏話が発生する
という欠点もある。これらの欠点が、合本発明が解決し
ようとする問題点である。
ィブエリア２が形成され、また、アクティブエリア２を
取り囲む形で電極バッド３がレイアウトされている。こ
こでは、チップ１上の回路がストリップ線路によって構
成されているので、信号線接続端子４を３個配列した後
で１個のグランド面接続端子５を配列し、以下、これを
繰り返している。しかし、この改良接続方法の場合、ス
トリップ線路のインピーダンスが不連続となる不都合を
回避することができず、したがって、高速の信号を伝送
できないという欠点を有する。さらに、この方法で形成
されたデバイスに大電流を流した場合、ある端子から他
の端子への漏れ電流の影響が顕著であり、これによるク
ロストーク（結合雑音）に原因して屡々漏話が発生する
という欠点もある。これらの欠点が、合本発明が解決し
ようとする問題点である。
上記した問題点は、本発明によれば、集積回路チップを
接続基板に接合するための集積回路接続方法であって、
前記集積回路チップの信号伝送線及びグランド面をそれ
ぞれフリップチップ方式により接続し、また、その際、
少なくとも一部の信号伝送線接合部を取り囲む形で少な
くとも一部のグランド面の接合を行なうことを特徴とす
る集積回路接続方法によって解決することができる。
接続基板に接合するための集積回路接続方法であって、
前記集積回路チップの信号伝送線及びグランド面をそれ
ぞれフリップチップ方式により接続し、また、その際、
少なくとも一部の信号伝送線接合部を取り囲む形で少な
くとも一部のグランド面の接合を行なうことを特徴とす
る集積回路接続方法によって解決することができる。
本発明の集積回路接続方法において、信号伝送線接合部
は、それらの全部を本発明のフリップチップ方式により
信号伝送線接合部により取り囲んでもよく、さもなけれ
ば、本発明のフリップチップ方式と従来のフリップチッ
プ方式を混在させて、特に高速信号あるいは大電流信号
が必要な接続端子にのみ本発明の方式を適用してもよい
。後者の場合には、すなわち、信号伝送線接合部の一部
だけを本発明の方式により信号伝送線接合部により取り
囲むことができる。
は、それらの全部を本発明のフリップチップ方式により
信号伝送線接合部により取り囲んでもよく、さもなけれ
ば、本発明のフリップチップ方式と従来のフリップチッ
プ方式を混在させて、特に高速信号あるいは大電流信号
が必要な接続端子にのみ本発明の方式を適用してもよい
。後者の場合には、すなわち、信号伝送線接合部の一部
だけを本発明の方式により信号伝送線接合部により取り
囲むことができる。
本発明の好ましい１態様に従うと、信号伝送線接合部を
中心に配し、それと同心的に環状のグランド面接合部を
配する。このようなレイアウトとした場合、環状グラン
ド面接合部の一部を切欠いて、そこに配線を通すこと、
すなわち、内側の接続端子がチップ内配線に接続される
配線を通すことが推奨される。さらに、このように外側
の接続端子の一部を切欠くことの代りとして、その配線
の表面に絶縁層を被覆しておくことも可能である。
中心に配し、それと同心的に環状のグランド面接合部を
配する。このようなレイアウトとした場合、環状グラン
ド面接合部の一部を切欠いて、そこに配線を通すこと、
すなわち、内側の接続端子がチップ内配線に接続される
配線を通すことが推奨される。さらに、このように外側
の接続端子の一部を切欠くことの代りとして、その配線
の表面に絶縁層を被覆しておくことも可能である。
本発明のもう１つの好ましい態様に従うと、信号線接合
部を中心に配し、それと同心的に矩形のグランド面接合
部を配する。このよう゛なレイアウトとした場合、接続
端子の配列密度を高めるため、相隣れる信号伝送線接合
部のグランド面接合部を部分的に共有の形となすことが
推奨される。
部を中心に配し、それと同心的に矩形のグランド面接合
部を配する。このよう゛なレイアウトとした場合、接続
端子の配列密度を高めるため、相隣れる信号伝送線接合
部のグランド面接合部を部分的に共有の形となすことが
推奨される。
本発明方法を実施する場合、接続端子をチップのアクテ
ィブエリアの周囲のみに形成することも、さもなければ
アクティブエリアを含めたチップの全面に形成すること
も可能である。実際の接続に当っては、この技術分野に
おいて常用されているフリップチップ方式にもとづいて
、チップの電極パッドとカードの電極パッドを例えばＰ
ｂ −３ｎのようなハンダ球あるいはバンプを介して接
合することができる。
ィブエリアの周囲のみに形成することも、さもなければ
アクティブエリアを含めたチップの全面に形成すること
も可能である。実際の接続に当っては、この技術分野に
おいて常用されているフリップチップ方式にもとづいて
、チップの電極パッドとカードの電極パッドを例えばＰ
ｂ −３ｎのようなハンダ球あるいはバンプを介して接
合することができる。
第１図は、上記した本発明の接続方法の一例を示した略
示図である。この図から明らかな通り、集積回路チップ
１の周囲に信号伝送線のための接続端子１４が配置され
ており、また、それぞれの接続端子１４を取り囲む形で
一部開口したグランド面のための接続端子１５が配置さ
れている。図示の接続端子はすべてフリップチップ方式
により接続されている。なお、外側のグランド面接続端
子１５の一部が開いているのは、すでに説明した通り、
内側の信号伝送線接続端子１４がチップ内配線に接続さ
れる配線を通すためである。
示図である。この図から明らかな通り、集積回路チップ
１の周囲に信号伝送線のための接続端子１４が配置され
ており、また、それぞれの接続端子１４を取り囲む形で
一部開口したグランド面のための接続端子１５が配置さ
れている。図示の接続端子はすべてフリップチップ方式
により接続されている。なお、外側のグランド面接続端
子１５の一部が開いているのは、すでに説明した通り、
内側の信号伝送線接続端子１４がチップ内配線に接続さ
れる配線を通すためである。
本発明の接続方法のもう１つの好ましい例は第２図に見
ることができる。この図示のレイアウトでは、チップ１
上のグランド面接続端子２５がハシゴ状（矩形の組み合
わせ）を有しており、よって、隣接する信号伝送線接続
端子２４がグランド面接続端子を共有した形となってい
る。このレイアウトは、特に接続端子の分布密度を高め
るうえで有効である。
ることができる。この図示のレイアウトでは、チップ１
上のグランド面接続端子２５がハシゴ状（矩形の組み合
わせ）を有しており、よって、隣接する信号伝送線接続
端子２４がグランド面接続端子を共有した形となってい
る。このレイアウトは、特に接続端子の分布密度を高め
るうえで有効である。
本発明によれば、特にジョセフソン集積回路のようなス
トリップ線路で形成されたチップにおいて信号を高速で
伝送することが可能になる。また、同じくジョセフソン
集積回路のようなチップにおいて、電源線を流れる電流
は信号線を流れる電流に較べてほぼ２〜３桁大きいので
、電源線に本発明の接続方法を適用することにより、電
源の漏れが信号に与える影響、特にクロストークに原因
する漏話を防止するかもしくは小さくすることができる
。
トリップ線路で形成されたチップにおいて信号を高速で
伝送することが可能になる。また、同じくジョセフソン
集積回路のようなチップにおいて、電源線を流れる電流
は信号線を流れる電流に較べてほぼ２〜３桁大きいので
、電源線に本発明の接続方法を適用することにより、電
源の漏れが信号に与える影響、特にクロストークに原因
する漏話を防止するかもしくは小さくすることができる
。
第１図は、本発明の接続方法の好ましい一例を示した略
示図、 第２図は、本発明の接続方法のもう１つの好ましい例を
示した略示図、そして 第３図は、従来の接続方法の一例を示した略示図である
。 図中、■は集積回路チップ、１４及び２４は信号伝送線
接続端子、そして１５及び２５はグランド面接続端子で
ある。
示図、 第２図は、本発明の接続方法のもう１つの好ましい例を
示した略示図、そして 第３図は、従来の接続方法の一例を示した略示図である
。 図中、■は集積回路チップ、１４及び２４は信号伝送線
接続端子、そして１５及び２５はグランド面接続端子で
ある。
Claims (1)
- 【特許請求の範囲】 １、集積回路チップを接続基板に接合するための集積回
路接続方法であって、前記集積回路チップの信号伝送線
及びグランド面をそれぞれフリップチップ方式により接
続し、また、その際、少なくとも一部の信号伝送線接合
部を取り囲む形で少なくとも一部のグランド面の接合を
行なうことを特徴とする集積回路接続方法。 ２、信号伝送線接合部を中心に配し、それと同心的に環
状のグランド面接合部を配する、特許請求の範囲第１項
に記載の集積回路接続方法。 ３、前記環状グランド面接合部の一部を切欠いてそこに
配線を形成する、特許請求の範囲第２項に記載の集積回
路接続方法。 ４、信号伝送線接合部を中心に配し、それと同心的に矩
形のグランド面接合部を配する、特許請求の範囲第１項
に記載の集積回路接続方法。 ５、相隣れる信号伝送線接合部のグランド面接合部を部
分的に共有の形となす、特許請求の範囲第４項に記載の
集積回路接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13768985A JPS61296750A (ja) | 1985-06-26 | 1985-06-26 | 集積回路接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13768985A JPS61296750A (ja) | 1985-06-26 | 1985-06-26 | 集積回路接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61296750A true JPS61296750A (ja) | 1986-12-27 |
Family
ID=15204502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13768985A Pending JPS61296750A (ja) | 1985-06-26 | 1985-06-26 | 集積回路接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61296750A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722461A (ja) * | 1993-06-23 | 1995-01-24 | Nec Corp | 同軸フリップチップ接続構造およびその形成方法 |
| JP2005244010A (ja) * | 2004-02-27 | 2005-09-08 | Toppan Printing Co Ltd | 回路基板の実装構造 |
| JP2010177578A (ja) * | 2009-01-30 | 2010-08-12 | Furukawa Electric Co Ltd:The | 並列光伝送装置の光モジュール |
| JP2013051448A (ja) * | 2012-12-11 | 2013-03-14 | Furukawa Electric Co Ltd:The | 並列光伝送装置 |
-
1985
- 1985-06-26 JP JP13768985A patent/JPS61296750A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722461A (ja) * | 1993-06-23 | 1995-01-24 | Nec Corp | 同軸フリップチップ接続構造およびその形成方法 |
| JP2005244010A (ja) * | 2004-02-27 | 2005-09-08 | Toppan Printing Co Ltd | 回路基板の実装構造 |
| JP4543699B2 (ja) * | 2004-02-27 | 2010-09-15 | 凸版印刷株式会社 | 回路基板の実装構造 |
| JP2010177578A (ja) * | 2009-01-30 | 2010-08-12 | Furukawa Electric Co Ltd:The | 並列光伝送装置の光モジュール |
| JP2013051448A (ja) * | 2012-12-11 | 2013-03-14 | Furukawa Electric Co Ltd:The | 並列光伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6768207B2 (en) | Multichip wafer-level package and method for manufacturing the same | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| JP2001127243A (ja) | 積層半導体装置 | |
| JPS5892230A (ja) | 半導体装置 | |
| JP3171172B2 (ja) | 混成集積回路 | |
| Spielberger et al. | Silicon-on-silicon packaging | |
| US20080197503A1 (en) | Chip package | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH07147352A (ja) | 半導体集積回路装置 | |
| JPS61296750A (ja) | 集積回路接続方法 | |
| JPH0554697B2 (ja) | ||
| JPS63194350A (ja) | マイクロ波回路 | |
| JP2830793B2 (ja) | マルチチップモジュール | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JPS6252954A (ja) | 半導体装置 | |
| JPH09260441A (ja) | 半導体装置 | |
| KR20000076967A (ko) | 적층화 칩 반도체 장치 | |
| TWI714415B (zh) | 半導體封裝防磁結構 | |
| JPS62111457A (ja) | マルチチツプパツケ−ジ | |
| JPH01205543A (ja) | フリップチップ接合用ｌｓｉ素子チップ | |
| JPS6235528A (ja) | 高密度実装法 | |
| JPH02210858A (ja) | 半導体装置 | |
| JP2004063753A (ja) | チップオンチップ接続用半導体チップ及びその接続方法 | |
| JPH04102366A (ja) | ２チップ回路の実装構造 | |
| JPS63306650A (ja) | マルチチップパッケ−ジ構造 |