JPH10200223A - 印刷配線基板装置 - Google Patents

印刷配線基板装置

Info

Publication number
JPH10200223A
JPH10200223A JP518997A JP518997A JPH10200223A JP H10200223 A JPH10200223 A JP H10200223A JP 518997 A JP518997 A JP 518997A JP 518997 A JP518997 A JP 518997A JP H10200223 A JPH10200223 A JP H10200223A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
microstrip line
ground plane
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP518997A
Other languages
English (en)
Other versions
JP3661326B2 (ja
Inventor
Wataru Goto
渉 後藤
Yoshito Hashimoto
良人 橋本
Terumoto Akatsuka
輝元 赤塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP00518997A priority Critical patent/JP3661326B2/ja
Publication of JPH10200223A publication Critical patent/JPH10200223A/ja
Application granted granted Critical
Publication of JP3661326B2 publication Critical patent/JP3661326B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 表面実装電子部品との接続部の幅が、マイク
ロストリップラインの幅より大きい場合でもインピーダ
ンス整合のとれた接続が行えるようにすることを目的と
する。 【解決手段】 表面実装電子部品3が上面に装着される
とともに、その下面にはグランドプレーン32が形成さ
れた印刷配線基板23と、この印刷配線基板23の上面
に敷設されたマイクロストリップライン21,22と、
表面実装電子部品3との接続部21a,22aとを設け
るとともに、この接続部21a,22aと対応する位置
にグランドパターンの不形成部25,26を設け、その
静電容量を等しくした印刷配線基板装置であり、マイク
ロストリップライン21,22と表面実装電子部品3の
接続点でのインピーダンスが整合するので、損失なく信
号を伝達することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロストリッ
プラインが敷設された印刷配線基板に表面実装電子部品
が実装された印刷配線基板装置に関するものである。
【0002】
【従来の技術】近年、準マイクロ波(1〜3GHz)を使
った移動体通信用の携帯電話サービスが始まり、その携
帯機能の向上を図るため、より小型化・薄型化・軽量化
するための技術開発がなされている。この手段として
は、それを構成する表面実装電子部品の小型化・薄型化
・軽量化の他に、表面実装電子部品を実装するための印
刷配線基板の多層化と各層間の誘電体材料厚hの薄型化
が図られている。
【0003】以下、従来のマイクロストリップラインが
敷設された印刷配線基板装置について説明する。
【0004】図6(a)は、従来のマイクロストリップ
ラインを用いた印刷配線基板装置の上面を示したもので
ある。図6(a)において、1はマイクロストリップラ
インが敷設された印刷配線基板であり、2は表面実装電
子部品3の入力端子4側のマイクロストリップラインで
ある。また、6は表面実装電子部品3の出力端子5側の
マイクロストリップラインである。7は、グランドパタ
ーンであり、このグランドパターン7にはスルーホール
8,9,10が設けられている。そして、このスルーホ
ール8,9,10は印刷配線基板1の下面全体に設けら
れたグランドプレーン14に接続されている。また、図
6(a)に示した印刷配線基板装置は2層の印刷配線基
板とした場合を示している。すなわち、図6(b)はマ
イクロストリップライン2,6が敷設された第1層を示
すとともに、グランドプレーン14が設けられた第2層
15を示している。そして、スルーホール8,9,10
で前記グランドパターン7と接地用グランドプレーン1
4とが接続される。図7は代表的な表面実装電子部品3
の斜視図である。図7において、4は入力端子、5は出
力端子である。また、13はグランド端子である。
【0005】従来は図6に示すように、表面実装電子部
品3の入力端子4や出力端子5の電極の導体幅(以下、
Tdという)はマイクロストリップライン2,6の導体
幅(以下、Tsという)に比べ同等以下(すなわちTd
<Ts)が一般的であり、入力端子4や出力端子5の半
田付け用の電極の導体幅Tdは、マイクロストリップラ
イン2,6の導体幅Tsより大きくなることはなかっ
た。このため、表面実装電子部品3の半田付け用の電極
はマイクロストリップライン2,6の導体幅Tsの範囲
内で接続されることになり、同じインピーダンスで設計
されたマイクロストリップライン2,6と表面実装電子
部品3を図6の如く接続しても何らインピーダンス上の
問題はなかった。
【0006】
【発明が解決しようとする課題】しかしながら、近年携
帯型機器等の薄型化を図るために多層の印刷配線基板が
用いられ、その結果として、マイクロストリップライン
を形成する印刷配線基板の誘電体厚hの薄型化がますま
す進んでいる。このことは必然的にマイクロストリップ
ラインの導体幅Tsを細くすることになり、Td>Ts
となる場合が発生するようになった。この場合、従来の
ような構成では表面実装電子部品3とストリップライン
との間のインピーダンスの不整合が生じ信号の伝達損失
が発生し、従来の表面実装電子部品3をそのまま、薄型
化を図った印刷配線基板に使えないという問題が生じて
きた。
【0007】また、図8に示す表面実装電子部品16の
ように、マイクロストリップライン17の終端に、この
マイクロストリップライン17より幅広の接続部18を
設けた状態で丁度マイクロストリップライン17とマッ
チングのとれるようなものも現れている。すなわち、図
8(b)に示すように、接続部18の斜線で示す部分1
8a,18bと印刷配線基板1の下面に形成されたグラ
ンドプレーン1aとの間の静電容量19a,19bを打
ち消すためのリアクタンスが既に表面実装電子部品16
に含まれているものも現れてきた。しかしながら、この
ようにしても接続部18をこれ以上大きくしなければな
らない場合には同様の問題が発生する。また、性能の異
なる印刷配線基板に使用する場合には、静電容量19
a,19bが異なりインピーダンスの不整合が生じ、信
号の伝達損失が発生する。
【0008】本発明は、このような問題点を解決するも
ので、印刷配線基板の薄型化により、Td>Tsが生じ
た場合でも表面実装電子部品とマイクロストリップライ
ンのインピーダンスを整合させ、接続による損失をなく
した印刷配線基板装置を提供することを目的としたもの
である。
【0009】
【課題を解決するための手段】この目的を達成するため
に、本発明の印刷配線基板装置は、表面実装電子部品が
上面に装着されるとともに、その下面にはグランドプレ
ーンが形成された印刷配線基板において、この印刷配線
基板の上面に準マイクロ波の信号が伝達されるマイクロ
ストリップラインが敷設されるとともに、このマイクロ
ストリップラインに接続された前記表面実装電子部品と
の接続部とを備え、前記接続部の幅が、前記マイクロス
トリップラインの幅より大きい場合において、前記接続
部と対応する下面のグランドプレーン位置に前記グラン
ドプレーンの不形成部を設け、前記接続部或いは前記表
面実装電子部品の接続端子と前記グランドプレーンとで
形成される静電容量を、前記マイクロストリップライン
で形成された静電容量に等しくしたものである。このこ
とにより、マイクロストリップラインと表面実装電子部
品の接続点でのインピーダンスが整合するので、損失な
く信号を伝達することができる。
【0010】
【発明の実施の形態】本発明の請求項1に記載の発明
は、表面実装電子部品が上面に装着されるとともに、そ
の下面にはグランドプレーンが形成された印刷配線基板
において、この印刷配線基板の上面に準マイクロ波の信
号が伝達されるマイクロストリップラインが敷設される
とともに、このマイクロストリップラインに接続された
前記表面実装電子部品との接続部とを備え、前記接続部
の幅が、前記マイクロストリップラインの幅より大きい
場合において、前記接続部と対応する下面のグランドプ
レーンの位置に前記グランドプレーンの不形成部を設
け、前記接続部或いは前記表面実装電子部品の接続端子
と前記グランドプレーンとで形成される静電容量を、前
記マイクロストリップラインで形成された静電容量に等
しくした印刷配線基板装置であり、前記グランドプレー
ンの不形成部により、前記接続部或いは前記表面実装電
子部品の接続端子と前記グランドプレーンとで形成され
る静電容量と、前記マイクロストリップラインの静電容
量とが等しくなるので、マイクロストリップラインと表
面実装電子部品の接続点でのインピーダンスの整合がと
れ、損失なく信号を伝達することができる。
【0011】また、特別なインピーダンス素子を付加す
るものではないので、低価格化と薄型化・小型化を図る
ことができる。
【0012】請求項2に記載の発明のマイクロストリッ
プラインは、接続部の略中央を貫通するように敷設され
るとともに、このマイクロストリップラインを挟んでそ
の対応する下面の両側にグランドプレーンの不形成部を
設けた請求項1に記載の印刷配線基板装置であり、この
接続部上もマイクロストリップラインの特性を有するの
で、この接続部を介して直接第2のマイクロストリップ
ラインを連結することができる。また、マイクロストリ
ップラインを挟んでその下面の両側にグランドプレーン
の不形成部があるので、そのバランス特性が良くマイク
ロストリップラインとして好適である。
【0013】請求項3に記載の発明の接続部は、略四角
形にするとともに、この接続部の一辺に沿ってマイクロ
ストリップラインを敷設し、このマイクロストリップラ
インの一方の側面に対応した下面の位置にグランドプレ
ーンの不形成部を設けた請求項1に記載の印刷配線基板
装置であり、この接続部上も同様マイクロストリップラ
インの特性を有するので、この接続部を介して直接第2
のマイクロストリップラインを連結することができる。
また、マイクロストリップラインの片側の下面にグラン
ドプレーンの不形成部があるのみであり、印刷配線基板
の設計自由度を高くすることができる。
【0014】請求項4に記載の発明は、接続部の一端に
マイクロストリップラインを連結するとともに、前記接
続部に対応した下面の位置全体をグランドプレーンの不
形成部とした請求項1に記載の印刷配線基板装置であ
り、表面実装電子部品を実装したにもかかわらず、マイ
クロストリップライン上には表面実装電子部品等他の部
品が載置されることはなく、結論としてマイクロストリ
ップライン上は正確なマイクロストリップラインの特性
を得ることができる。
【0015】請求項5に記載の発明は、略四角形をした
接続部の一端に、第1のマイクロストリップラインが連
結されるとともに、この第1のマイクロストリップライ
ンは前記接続部で略90度方向を変えて、前記接続部の
他端に連結された第2のマイクロストリップラインに接
続された請求項1に記載の印刷配線基板装置であり、表
面実装電子部品等の配線を容易にし、かつ正確なマイク
ロストリップラインの特性を得ることができる。また、
設計の自由度を向上させることができる。
【0016】請求項6に記載の発明は、印刷配線基板厚
が接続部の幅より大きい場合は、グランドプレーンの不
形成部は略前記印刷配線基板厚と前記接続部の幅との差
分だけ大きくした請求項2から請求項5のいずれかに記
載の印刷配線基板装置であり、前記印刷配線基板厚によ
る電気力線の影響を補正することができるので、正確な
インピーダンス整合を得ることができる。
【0017】以下、本発明の実施の形態について、図面
に基づいて説明する。図1(a)は、本発明の一実施の
形態における印刷配線基板装置の平面図である。図1
(a)において、本発明の印刷配線基板装置は、マイク
ロストリップライン21,22が敷設された印刷配線基
板23と、入力端子(接続端子の一例として用いた)4
と出力端子(接続端子の一例として用いた)5とグラン
ド端子13を有するとともに、前記印刷配線基板23に
リフローで半田付けされる表面実装電子部品3とを備え
た構成となっている。ここで、入出力端子4,5の導体
幅Tdがマイクロストリップライン21,22の幅Ts
より大きくなっている。また、マイクロストリップライ
ン21の先端に設けられた接続部21aの幅は、入力端
子4の幅と略等しくして半田付けをし易くしている。同
様にマイクロストリップライン22の先端に設けられた
接続部22aの幅も、出力端子5の幅と略等しくして半
田付けをし易くしている。27,28,29はグランド
パターン24と印刷配線基板23の下面に設けられたグ
ランドプレーンと接続するスルーホールである。
【0018】図1(b)は、表面実装電子部品3を2層
の印刷配線基板に実装した場合の斜視図である。23a
は1層目を示し、23bは2層目を示している(以下1
層目の表面を上面23aといい、2層目の上面を印刷配
線基板23の下面23bという。)。この下面23bに
はグランド用の導体箔が一面に設けられグランドプレー
ン32を形成している。このグランドプレーン32に
は、前記接続部21a,22aに対応する位置(接続部
21a,22aの真下)にグランドプレーン32の不形
成部25,26が設けられている。マイクロストリップ
ライン21,22は接続部21a,22aの略中央を他
端まで貫通している。従って、グランドプレーン32の
不形成部25,26は、接続部21a,22aからマイ
クロストリップライン21,22の貫通部を引いた残余
の部分となる。このように、グランドプレーン32の不
形成部25,26を設けることにより、マイクロストリ
ップライン21,22の幅Tsより幅の広い接続部21
a,22aによる静電容量の増加を形成することを抑え
ている。このようにすることにより、接続点におけるイ
ンピーダンスは整合され、信号を損失なく伝達すること
ができる。
【0019】図2(a)は、表面実装電子部品30内に
既に補正用のインピーダンスが内蔵されている例であ
る。すなわち、マイクロストリップライン31の先端に
幅32aなるマイクロストリップライン31の幅より、
幅広の斜線部で示された接続部32を形成して、丁度、
インピーダンスマッチングがとれるようにしたものであ
る。この場合においても、もっと広い幅33aを有する
接続部33を形成する場合には幅33aから幅32aを
減じた幅のグランドプレーンの不形成部が必要である。
図2(b)は、その要部断面図である。すなわち、補正
用として形成された幅32aに対しては、印刷配線基板
34のグランドプレーン35上に形成された接続部33
に対応する(真下の)グランド35aが必要になる。こ
のときの接続部33とグランド35aの間に形成される
静電容量37a,37bは既に補正用として表面実装電
子部品30内に組み込まれている。
【0020】しかしながら、接続部33は、補正用の接
続部32より幅広であるため、その差分に相当する部分
に関してはグランドプレーン35の不形成部36a,3
6bが必要となる。このことにより、表面実装電子部品
30とマイクロストリップライン31との静電容量は等
しくなり、インピーダンスマッチングが得られることに
なる。また、表面実装電子部品30を異なる性能を有す
る印刷配線基板に使用する場合、表面実装電子部品30
の接続部32とグランド35aとで形成される静電容量
37a,37bに該当する静電容量を、図2(c)に示
すように、接続部72と斜線で示すその下面のグランド
プレーンの不形成部73とを形成することにより、表面
実装電子部品30とマイクロストリップライン71との
静電容量は等しくなり、インピーダンスマッチングが得
られることになる。
【0021】図3(a)(b)(c)は、それぞれ印刷
配線基板の上面に形成された接続部の形状と、この印刷
配線基板の下面に形成されたグランドプレーンの不形成
部を斜線で表したものである。この場合、表面実装電子
部品には、図2(a)に示すようなマイクロストリップ
ライン31との接続補正はないものである。
【0022】図3(a)は、略四角形をした接続部40
の一辺である側面に沿ってマイクロストリップライン4
1が突入して接続されている例である。この場合、印刷
配線基板の下面に形成されるグランドプレーンの不形成
部42は斜線で示すように、マイクロストリップライン
41に隣接して、もう一方の接続部40の側面まで対応
して設けられている。この場合、マイクロストリップラ
イン41は、その先端41aまでマイクロストリップラ
インの特性を有する。したがって、マイクロストリップ
ライン41の通過点に表面実装電子部品が装着される場
合に用いられる。
【0023】図3(b)は、略四角形をした接続部43
の一辺にマイクロストリップライン44が突入して、そ
の後ここで略90度進行方向を変えて接続されている例
である。この場合、印刷配線基板の下面に形成されるグ
ランドプレーンの不形成部45は斜線で示すように、マ
イクロストリップライン44の一方の側面に隣接して設
けられた接続部43の他方の面まで対応して設けられて
いる。この場合、マイクロストリップライン44は、そ
の先端44aまでマイクロストリップラインの特性を有
する。したがって、図3(a)と同様、マイクロストリ
ップライン44の通過点に表面実装電子部品が装着され
る場合に用いられる。
【0024】図3(c)は、略四角形をした接続部46
の一端46aにマイクロストリップライン47が連結さ
れたものである。この場合、印刷配線基板の下面に形成
されるグランドプレーンの不形成部は斜線で示すよう
に、接続部46に対応して設けられる。この場合、マイ
クロストリップライン47は、接続部46の入口である
一端46aまでマイクロストリップラインの特性を有す
る。したがって、接続部46に装着される電子部品を介
して、準マイクロ波信号が伝送される場合に用いられ
る。
【0025】図4は、印刷配線基板の上面に敷設された
電子回路のパターン例である。図4において、51はマ
イクロストリップラインであり、52はこのマイクロス
トリップライン51と略平行に設けられたグランドパタ
ーンである。そして、この印刷配線基板の下面にはグラ
ンドプレーンが形成されている。53,54,55は表
面実装電子部品であり、この表面実装電子部品53と5
4はマイクロストリップライン51とグランドパターン
52との間に並列に接続されている。また、表面実装電
子部品55は、マイクロストリップライン51と56と
の間に装着される。ここで、57,58,59,60は
マイクロストリップライン上に形成された接続部であ
る。このように、接続部57,58,59,60は表面
実装電子部品が装着し易いようにマイクロストリップラ
イン51,56の幅より大きくしてある。しかしなが
ら、マイクロストリップラインとしての特性をもつ必要
はあるので、マイクロストリップライン51,56から
突出した部分、すなわち斜線部に対応する印刷配線基板
の下面のグランドプレーンにはグランドプレーンの不形
成部を設けている。なお、グランドパターン52に装着
される側に対応するグランドプレーンには不形成部は不
要である。
【0026】図5は、グランドプレーンの不形成部の大
きさと、接続部の導体幅Tdと、印刷基板厚との関係を
示している。図5(a)において、61は厚さt1の印
刷配線基板であり、62は、この印刷配線基板61上に
設けられた接続部である。また、63は印刷配線基板6
1の下面に形成されたグランドプレーンである。そし
て、64は、前記接続部62に対応して印刷配線基板6
1の下面に設けられたグランドプレーンの不形成部であ
る。このように印刷配線基板61の厚さt1が接続部6
2の幅より小さいときは、グランドプレーンの不形成部
64は接続部62の幅と略等しくすることが望ましい。
これは、印刷配線基板61が薄いときは接続部62から
放射される電気力線はほぼ平行であることによる。
【0027】図5(b)は、印刷配線基板の基板厚が厚
い場合である。図5(b)において、65は厚さt2の
印刷配線基板であり、66は、この印刷配線基板65上
に設けられた接続部である。また、67は印刷配線基板
65の下面に形成されたグランドプレーンである。そし
て、68は、前記接続部66に対応して印刷配線基板6
5の下面に設けられたグランドプレーンの不形成部であ
る。このように印刷配線基板65の厚さt2が接続部6
6の幅より大きいときは、グランドプレーンの不形成部
68は印刷配線基板65の厚さt2と接続部66の幅の
差分だけ大きくすることが望ましい。これは、印刷配線
基板65が厚くなると接続部66から放射される電気力
線の広がりが無視できなくなるためである。
【0028】
【発明の効果】以上のように本発明によれば、表面実装
電子部品が上面に装着されるとともに、その下面にはグ
ランドプレーンが形成された印刷配線基板において、こ
の印刷配線基板の上面に準マイクロ波の信号が伝達され
るマイクロストリップラインが敷設されるとともに、こ
のマイクロストリップラインに接続された前記表面実装
電子部品との接続部とを備え、前記接続部の幅が、前記
マイクロストリップラインの幅より大きい場合におい
て、前記接続部と対応する下面のグランドプレーンの位
置に前記グランドプレーンの不形成部を設け、前記接続
部或いは前記表面実装電子部品の接続端子と前記グラン
ドプレーンとで形成される静電容量を、前記マイクロス
トリップラインで形成された静電容量に等しくした印刷
配線基板装置であり、前記グランドプレーンの不形成部
により、前記接続部或いは前記表面実装電子部品の接続
端子と前記グランドプレーンとで形成される静電容量
と、前記マイクロストリップラインの静電容量とが等し
くなるので、マイクロストリップラインと表面実装電子
部品の接続点でのインピーダンスの整合がとれ、損失な
く信号を伝達することができる。また、特別な回路素子
を付加するものではないので、低価格化と薄型化・小型
化を図ることができる。
【図面の簡単な説明】
【図1】(a)は、本発明の一実施の形態による印刷配
線基板装置の平面図 (b)は、同、説明のための斜視図
【図2】(a)は、本発明の他の実施の形態による印刷
配線基板装置の要部平面図 (b)は、同、断面図 (c)は、本発明の他の実施の形態による印刷配線基板
装置の要部平面図
【図3】(a)は、同、接続部の第1の形態の平面図 (b)は、同、接続部の第2の形態の平面図 (c)は、同、接続部の第3の形態の平面図
【図4】同、印刷配線基板のパターン図の一例を示す平
面図
【図5】(a)は、同、接続部の断面図 (b)は、同、接続部の他の断面図
【図6】(a)は、従来の印刷配線基板装置の平面図 (b)は、同、説明のための斜視図
【図7】表面実装電子部品の斜視図
【図8】(a)は、他の例による従来の印刷配線基板の
要部平面図 (b)は、同、断面図
【符号の説明】
3 表面実装電子部品 4 入力端子 5 出力端子 13 グランド端子 21 マイクロストリップライン 21a 接続部 22 マイクロストリップライン 22a 接続部 23 印刷配線基板 25 グランドプレーンの不形成部 26 グランドプレーンの不形成部 Td 表面実装電子部品の入力端子あるいは出力端子幅 Ts マイクロストリップラインの幅

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 表面実装電子部品が上面に装着されると
    ともに、その下面にはグランドプレーンが形成された印
    刷配線基板において、この印刷配線基板の上面に準マイ
    クロ波の信号が伝達されるマイクロストリップラインが
    敷設されるとともに、このマイクロストリップラインに
    接続して設けられた前記表面実装電子部品との接続部と
    を備え、前記接続部の幅が、前記マイクロストリップラ
    インの幅より大きい場合において、前記接続部と対応す
    る前記グランドプレーンの位置にグランドプレーンの不
    形成部を設け、前記接続部或いは前記表面実装電子部品
    の接続端子と前記グランドプレーンとで形成される静電
    容量を、前記マイクロストリップラインで形成された静
    電容量に等しくした印刷配線基板装置。
  2. 【請求項2】 マイクロストリップラインは、接続部の
    略中央を貫通するように敷設されるとともに、このマイ
    クロストリップラインを挟んでその対応する下面の両側
    にグランドプレーンの不形成部を設けた請求項1に記載
    の印刷配線基板装置。
  3. 【請求項3】 接続部は、略四角形にするとともに、こ
    の接続部の一辺に沿ってマイクロストリップラインを敷
    設し、このマイクロストリップラインの一方の側面に対
    応した下面の位置にグランドプレーンの不形成部を設け
    た請求項1に記載の印刷配線基板装置。
  4. 【請求項4】 接続部の一端にマイクロストリップライ
    ンを連結するとともに、前記接続部に対応した下面の位
    置全体をグランドプレーンの不形成部とした請求項1に
    記載の印刷配線基板装置。
  5. 【請求項5】 略四角形をした接続部の一端に、第1の
    マイクロストリップラインが連結されるとともに、この
    第1のマイクロストリップラインは前記接続部で略90
    度方向を変えて、前記接続部の他端に連結された第2の
    マイクロストリップラインに接続された請求項1に記載
    の印刷配線基板装置。
  6. 【請求項6】 印刷配線基板厚が接続部の幅より大きい
    場合は、グランドプレーンの不形成部は略前記印刷配線
    基板厚と前記接続部の幅との差分だけ大きくした請求項
    2から請求項5のいずれか一つに記載の印刷配線基板装
    置。
JP00518997A 1997-01-16 1997-01-16 印刷配線基板装置 Expired - Fee Related JP3661326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00518997A JP3661326B2 (ja) 1997-01-16 1997-01-16 印刷配線基板装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00518997A JP3661326B2 (ja) 1997-01-16 1997-01-16 印刷配線基板装置

Publications (2)

Publication Number Publication Date
JPH10200223A true JPH10200223A (ja) 1998-07-31
JP3661326B2 JP3661326B2 (ja) 2005-06-15

Family

ID=11604283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00518997A Expired - Fee Related JP3661326B2 (ja) 1997-01-16 1997-01-16 印刷配線基板装置

Country Status (1)

Country Link
JP (1) JP3661326B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244010A (ja) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd 回路基板の実装構造
JP2008294316A (ja) * 2007-05-28 2008-12-04 Kyocera Corp 電子機器
CN103052256A (zh) * 2011-10-17 2013-04-17 株式会社藤仓 柔性印刷电路板
WO2022097424A1 (ja) * 2020-11-04 2022-05-12 株式会社村田製作所 信号電源分離回路が構成される多層回路基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244010A (ja) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd 回路基板の実装構造
JP4543699B2 (ja) * 2004-02-27 2010-09-15 凸版印刷株式会社 回路基板の実装構造
JP2008294316A (ja) * 2007-05-28 2008-12-04 Kyocera Corp 電子機器
CN103052256A (zh) * 2011-10-17 2013-04-17 株式会社藤仓 柔性印刷电路板
JP2013089727A (ja) * 2011-10-17 2013-05-13 Fujikura Ltd フレキシブルプリント基板
WO2022097424A1 (ja) * 2020-11-04 2022-05-12 株式会社村田製作所 信号電源分離回路が構成される多層回路基板

Also Published As

Publication number Publication date
JP3661326B2 (ja) 2005-06-15

Similar Documents

Publication Publication Date Title
JP5794445B2 (ja) 高周波伝送線路の接続・固定方法
KR20150125262A (ko) 다층 기판 및 다층 기판의 제조 방법
CN110431714B (zh) 贴片天线馈电部
JP2000512110A (ja) 集積された側面型マイクロ波カプラを有するプリント回路板
EP1585184B1 (en) Direct current cut structure
US20230156910A1 (en) Circuit board and electronic device
JPH10200223A (ja) 印刷配線基板装置
WO2023133750A1 (en) Ultra wideband board-to-board transitions for stripline rf transmisison lines
JP3008939B1 (ja) 高周波回路基板
JP2000106501A (ja) 電力分配回路、電力合成回路
JP2010068405A (ja) 高周波伝送装置
US6798316B2 (en) Dielectric duplexer
JP3505878B2 (ja) 印刷配線基板装置
JP2004153795A (ja) 伝送路
JPH06177629A (ja) 表面実装型プリントアンテナ
US20210410269A1 (en) High-frequency circuit and communication module
JPH03187503A (ja) 多層基板
EP0921715A1 (en) PCB for mounting RF band pass filter and method of manufacture
JPH06125202A (ja) 誘電体フィルタとその通過帯域幅調整方法
JPH07202522A (ja) 電子部品の実装構造
WO2018012368A1 (ja) 導波管フィルタ
JPH11284413A (ja) 方向性結合器
KR100223030B1 (ko) 기판 통전 구멍의 임피던스 정합 방법
JP2004260377A (ja) バラントランス
JP2008306087A (ja) 基板及び基板間接続装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Written amendment

Effective date: 20041005

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050301

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050314

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20080401

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100401

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees