JPS63136652A - 半導体装置用パツケ−ジ - Google Patents
半導体装置用パツケ−ジInfo
- Publication number
- JPS63136652A JPS63136652A JP28341486A JP28341486A JPS63136652A JP S63136652 A JPS63136652 A JP S63136652A JP 28341486 A JP28341486 A JP 28341486A JP 28341486 A JP28341486 A JP 28341486A JP S63136652 A JPS63136652 A JP S63136652A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- external connection
- melting point
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 46
- 239000003566 sealing material Substances 0.000 claims abstract description 10
- 239000000565 sealant Substances 0.000 claims description 4
- 238000002844 melting Methods 0.000 abstract description 31
- 239000011521 glass Substances 0.000 abstract description 29
- 230000008018 melting Effects 0.000 abstract description 27
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000005476 soldering Methods 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000156 glass melt Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体装置用パッケージに関するもので、特に
半導体チップが収納された外囲器をガラスプレート等の
蓋体によって封止する構造の固体撮像装置等に使用され
るものである。
半導体チップが収納された外囲器をガラスプレート等の
蓋体によって封止する構造の固体撮像装置等に使用され
るものである。
（従来の技術）
電荷結合装置（ＣＣＤ）、電荷注入装置（ＣＩＤ） 、
ＭＯＳセンサ等の固体撮像装置は自動焦点カメラやビデ
オ機器等に多く用いられている。これらの半導体装置に
用いられるパッケージの一例を第２図および第３図に示
す。
ＭＯＳセンサ等の固体撮像装置は自動焦点カメラやビデ
オ機器等に多く用いられている。これらの半導体装置に
用いられるパッケージの一例を第２図および第３図に示
す。
第２図はいわゆるフラットパッケージと称される構造の
外観斜視図を示したものであり、第３図、は第２図にお
けるＡ−Ａ’線にそって切断した部分の断面図を示して
いる。
外観斜視図を示したものであり、第３図、は第２図にお
けるＡ−Ａ’線にそって切断した部分の断面図を示して
いる。
セラミック製の絶縁基体１の中央部には凹部が形成され
ており、この凹部中に多数の感光画素を列状あるいはマ
トリックス状に配置した撮像素子７が所定位置にグイボ
ンディングにより固着されている。その周囲の絶縁基体
上には外部接続り一部６が配設され、アルミニウム等の
金属細線８により撮像素子７上の電極とリード６の内端
部６ａとが接続されている。またセラミック製の枠３お
よびガラスプレート５がそれぞれ低融点ガラス等の封止
材２および４を用いて気密封止されている。
ており、この凹部中に多数の感光画素を列状あるいはマ
トリックス状に配置した撮像素子７が所定位置にグイボ
ンディングにより固着されている。その周囲の絶縁基体
上には外部接続り一部６が配設され、アルミニウム等の
金属細線８により撮像素子７上の電極とリード６の内端
部６ａとが接続されている。またセラミック製の枠３お
よびガラスプレート５がそれぞれ低融点ガラス等の封止
材２および４を用いて気密封止されている。
したがって、このような半導体装置用パッケージは外部
接続リード６が低融点封止材２．４を介してセラミック
基体１およびセラミック製枠３に固着された構造となっ
ており、外部接続リード６はこのようなパッケージを貫
通して外部に外端部が突出した構造となっている。
接続リード６が低融点封止材２．４を介してセラミック
基体１およびセラミック製枠３に固着された構造となっ
ており、外部接続リード６はこのようなパッケージを貫
通して外部に外端部が突出した構造となっている。
このような構造のパッケージを組立てるには、セラミッ
ク基体１を加熱し、その表面に塗布されている低融点ガ
ラス２ａを軟化させた後、リード６を有するリードフレ
ームをこのセラミック基体１上に配設して固着する。次
に低融点ガラス２ｂを軟化させ、セラミック製枠３をリ
ードフレーム６上に載置する。モして撮像素子７をセラ
ミック基体１上にボンディングし、この撮像素子７上に
ある電極とこれらにそれぞれ対応するリード６の内端部
６ａとを金属細線８によって接続する。さらにセラミッ
ク製枠３の上面にガラスプレート５を低融点ガラス４を
介して加熱封着する。
ク基体１を加熱し、その表面に塗布されている低融点ガ
ラス２ａを軟化させた後、リード６を有するリードフレ
ームをこのセラミック基体１上に配設して固着する。次
に低融点ガラス２ｂを軟化させ、セラミック製枠３をリ
ードフレーム６上に載置する。モして撮像素子７をセラ
ミック基体１上にボンディングし、この撮像素子７上に
ある電極とこれらにそれぞれ対応するリード６の内端部
６ａとを金属細線８によって接続する。さらにセラミッ
ク製枠３の上面にガラスプレート５を低融点ガラス４を
介して加熱封着する。
しかしながらこのような従来のパッケージ構造では、組
立て工程において低融点ガラス２ａおよび２ｂを加熱溶
融してそれぞれセラミック基体１とリード６およびセラ
ミック製枠３とを固着するに際して、低融点ガラス２ａ
および２ｂが流れ出し外部接続リード６の表面を覆って
しまうことがある。
立て工程において低融点ガラス２ａおよび２ｂを加熱溶
融してそれぞれセラミック基体１とリード６およびセラ
ミック製枠３とを固着するに際して、低融点ガラス２ａ
および２ｂが流れ出し外部接続リード６の表面を覆って
しまうことがある。
第４図は低融点ガラス２ａ、２ｂが流れ出し、外部接続
リード６の表面を覆ってしまった状態を示す断面図であ
る。このように低融点ガラス２ａ。
リード６の表面を覆ってしまった状態を示す断面図であ
る。このように低融点ガラス２ａ。
２ｂが外部接続リード６の表面に流れ出してり一部６の
表面を覆ってしまうと、その後の工程、たとえばはんだ
付は等において、その接続面積が著しく減少してしまい
作業性および信頼性を大幅に低下させてしまうという問
題が発生する。
表面を覆ってしまうと、その後の工程、たとえばはんだ
付は等において、その接続面積が著しく減少してしまい
作業性および信頼性を大幅に低下させてしまうという問
題が発生する。
（発明が解決しようとする問題点）
このように従来の半導体装置用パッケージにおいては、
その製造工程の途中において低融点封止材がパッケージ
の外側に流れ出しリードの表面を覆って接続不良を招く
という欠点がある。
その製造工程の途中において低融点封止材がパッケージ
の外側に流れ出しリードの表面を覆って接続不良を招く
という欠点がある。
そこで本発明はこのような低融点封止剤の外部接続リー
ド上への流れ出しを阻止し、作業性の向上を図るととも
に信頼性の高い半導体装置用パッケージを提供すること
を目的とする。
ド上への流れ出しを阻止し、作業性の向上を図るととも
に信頼性の高い半導体装置用パッケージを提供すること
を目的とする。
（問題点を解決するための手段）
本発明によれば、外部接続リードを低融点封止材を介し
てセラミック基体及びセラミック製枠に固着してなる半
導体装置用パッケージにおいて、外部接続リードがパッ
ケージを貫通して外部へ突出する位置にあって、セラミ
ック基体及び前記セラミック製枠の固着面側にそれぞれ
低融点封止材の外部接続リードへの流出を阻止する逃げ
部を設けた事を特徴としている。
てセラミック基体及びセラミック製枠に固着してなる半
導体装置用パッケージにおいて、外部接続リードがパッ
ケージを貫通して外部へ突出する位置にあって、セラミ
ック基体及び前記セラミック製枠の固着面側にそれぞれ
低融点封止材の外部接続リードへの流出を阻止する逃げ
部を設けた事を特徴としている。
（作 用）
このような構成の半導体装置用パッケージでは、セラミ
ック基体とリードフレームおよびセラミック製枠とを固
着する際に低融点封止材を加熱溶融してもあらかじめセ
ラミらり基体およびセラミック製枠の一部に逃げ部が設
けられているため、低融点封止材が過剰であったり、流
動性が高かったりした場合においても封止材がこの逃げ
部に溜まり外部接続リード上への流れ出しが阻止される
。
ック基体とリードフレームおよびセラミック製枠とを固
着する際に低融点封止材を加熱溶融してもあらかじめセ
ラミらり基体およびセラミック製枠の一部に逃げ部が設
けられているため、低融点封止材が過剰であったり、流
動性が高かったりした場合においても封止材がこの逃げ
部に溜まり外部接続リード上への流れ出しが阻止される
。
したがって、外部接続リードははんだ付は等を行うのに
支障のない十分な接続エリアが確保される。
支障のない十分な接続エリアが確保される。
（実施例）
以下本発明の一実施例を図面に基いて詳細に説明する。
第１図は本発明の一実施例を示す断面図であり、従来例
と同じく第２図におけるＡ−Ａ’断面を示している。セ
ラミック基体１１およびセラミック製枠１３の外部接続
リード１６側すなわち接着面側に逃げ部２０が設けられ
ており、これにより低融点ガラス１２ａ、１２ｂの流れ
出しが阻止されるように構成されている。すなわち、パ
ッケージの形成に際しては、従来のパッケージと同様に
低融点ガラス１２ａを有するセラミック基体１１を加熱
し、その低融点ガラス１２ａを軟化させてリードフレー
ム状となったリード１６をセラミック基体１１に固着す
る。
と同じく第２図におけるＡ−Ａ’断面を示している。セ
ラミック基体１１およびセラミック製枠１３の外部接続
リード１６側すなわち接着面側に逃げ部２０が設けられ
ており、これにより低融点ガラス１２ａ、１２ｂの流れ
出しが阻止されるように構成されている。すなわち、パ
ッケージの形成に際しては、従来のパッケージと同様に
低融点ガラス１２ａを有するセラミック基体１１を加熱
し、その低融点ガラス１２ａを軟化させてリードフレー
ム状となったリード１６をセラミック基体１１に固着す
る。
次いで低融点ガラス１２ｂを軟化させてセラミック製枠
１３をリード１６上に載置する。この時低融点ガラス１
２ａ、１２ｂは溶融するが、前述したようにセラミック
基体１１とセラミック製枠１３とには逃げ部１２が図に
示すように接着面側に設けられているため、加熱溶融さ
れた低融点ガラス１２ａ、１２ｂはその量が過剰であっ
たり、粘度が低く流動性が高かったとしても表面張力の
作用でこの逃げ部２０内にとどまり流れ出しか阻止され
る。
１３をリード１６上に載置する。この時低融点ガラス１
２ａ、１２ｂは溶融するが、前述したようにセラミック
基体１１とセラミック製枠１３とには逃げ部１２が図に
示すように接着面側に設けられているため、加熱溶融さ
れた低融点ガラス１２ａ、１２ｂはその量が過剰であっ
たり、粘度が低く流動性が高かったとしても表面張力の
作用でこの逃げ部２０内にとどまり流れ出しか阻止され
る。
したがって外部接続リード１６上のはんだ付は等を行う
エリアにまで流れ出してしまうことはない。
エリアにまで流れ出してしまうことはない。
次に撮像素子１７をセラミック基体１１の中央の凹部に
ダイボンディングし、この撮像素子１７の上の電極とこ
れに対応するリード１６とを金属細線１８により接続す
る。
ダイボンディングし、この撮像素子１７の上の電極とこ
れに対応するリード１６とを金属細線１８により接続す
る。
さらにセラミック製枠１３上にガラスプレート１５を低
融点ガラス１４により接着してパッケージを完成させる
。
融点ガラス１４により接着してパッケージを完成させる
。
なおセラミック基体１１およびセラミック製枠１３に設
けられる逃げ部の切欠き高さく深さ）は一般的には少な
くともリードフレームの板厚以上であれば、低融点ガラ
スの流れ出しは防止でき、外部接続リード１６のはんだ
付は等を行う領域は十分に確保することができる。すな
わち、通常のパッケージに用いられるリードフレーム１
６の板厚は０．１５ｍｍ〜０．２５１１Ｉ！ｌの範囲で
あり、低融点ガラス１２ａ、１２ｂの層厚は０．２＋ａ
＋＊〜０．３ｍ＠となっているため、段差はリードフレ
ームの板厚程度で十分であることがこの点からも明らか
である。
けられる逃げ部の切欠き高さく深さ）は一般的には少な
くともリードフレームの板厚以上であれば、低融点ガラ
スの流れ出しは防止でき、外部接続リード１６のはんだ
付は等を行う領域は十分に確保することができる。すな
わち、通常のパッケージに用いられるリードフレーム１
６の板厚は０．１５ｍｍ〜０．２５１１Ｉ！ｌの範囲で
あり、低融点ガラス１２ａ、１２ｂの層厚は０．２＋ａ
＋＊〜０．３ｍ＠となっているため、段差はリードフレ
ームの板厚程度で十分であることがこの点からも明らか
である。
このような逃げ部は外部接続リードが固着される側端辺
全体に形成されるのが一般的であり、加工も容易である
が、各外部接続リードに対応して各固着位置に逃げ部を
形成するようにしてもよい。
全体に形成されるのが一般的であり、加工も容易である
が、各外部接続リードに対応して各固着位置に逃げ部を
形成するようにしてもよい。
なお本発明は実施例のような固体撮像装置用のパッケー
ジに限定されるものではなく、セラミック基体とセラミ
ック製枠との間にリードを封着するような構造を有する
あらゆる形式の半導体装置用パッケージに適用すること
が可能である。
ジに限定されるものではなく、セラミック基体とセラミ
ック製枠との間にリードを封着するような構造を有する
あらゆる形式の半導体装置用パッケージに適用すること
が可能である。
また、セラミック部材どうしの封着部にも同様に適用で
きる。
きる。
以上実施例に基づいて詳細に説明したように、本発明で
はパッケージのリード突出部に該当するセラミック基体
およびセラミック製枠の一部に逃げ部を設けているため
、リードフレームとセラミック基体およびセラミック製
枠との間の固着に際しておこる溶融した低融点封止材の
外部接続リード上への流れ出しを防止することができる
。
はパッケージのリード突出部に該当するセラミック基体
およびセラミック製枠の一部に逃げ部を設けているため
、リードフレームとセラミック基体およびセラミック製
枠との間の固着に際しておこる溶融した低融点封止材の
外部接続リード上への流れ出しを防止することができる
。
したがって外部リードの接続の信頼性を高めることが可
能となる。特に接続エリアが十分に確保できず、封止材
の流れ出しがほとんど許容できない小型パッケージの場
合には本発明の構造が有効であり、装置の小型化に寄与
できる。
能となる。特に接続エリアが十分に確保できず、封止材
の流れ出しがほとんど許容できない小型パッケージの場
合には本発明の構造が有効であり、装置の小型化に寄与
できる。
第１図は本発明の半導体装置用パッケージを固体撮像装
置に適用した実施例を示す断面図、第２図は従来のフラ
ットパッケージ型のパッケージの外観斜視図、第３図は
第２図のＡ−Ａ’線にそって切断した部分の断面図、第
４図は低融点ガラスが溶融し流れ出しが生じた状態を説
明するための断面図である。 １１・・・セラミック基体、１２ａ、１２ｂ・・・低融
点ガラス、１３・・・セラミック製枠、１４・・・低融
点ガラス、１５・・・ガラスプレート、１６・・・リー
ド（リードフレーム）、２０・・・段差。 第２図 第４図
置に適用した実施例を示す断面図、第２図は従来のフラ
ットパッケージ型のパッケージの外観斜視図、第３図は
第２図のＡ−Ａ’線にそって切断した部分の断面図、第
４図は低融点ガラスが溶融し流れ出しが生じた状態を説
明するための断面図である。 １１・・・セラミック基体、１２ａ、１２ｂ・・・低融
点ガラス、１３・・・セラミック製枠、１４・・・低融
点ガラス、１５・・・ガラスプレート、１６・・・リー
ド（リードフレーム）、２０・・・段差。 第２図 第４図
Claims (1)
- 【特許請求の範囲】 １、外部接続リードを封止材を介してセラミック基体及
びセラミック製枠に固着してなる半導体装置用パッケー
ジにおいて、前記セラミック基体及び前記セラミック製
枠の固着面側の前記外部接続リードが前記パッケージを
貫通して外部へ突出する位置にそれぞれ前記封止剤の前
記外部接続リード上への流出を阻止する逃げ部を設けた
ことを特徴とする半導体装置用パッケージ。 ２、逃げ部が少なくとも外部接続リードのリード板厚と
等しい切欠き高さを有しているものである特許請求の範
囲第１項記載の半導体装置用パッケージ。 ３、段差部が外部接続リードの突出する側端辺全体に形
成されたものである特許請求の範囲第１項記載の半導体
装置用パッケージ。 ４、段差部が外部接続リードの突出位置ごとに形成され
たものである特許請求の範囲第１項記載の半導体装置用
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28341486A JPS63136652A (ja) | 1986-11-28 | 1986-11-28 | 半導体装置用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28341486A JPS63136652A (ja) | 1986-11-28 | 1986-11-28 | 半導体装置用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63136652A true JPS63136652A (ja) | 1988-06-08 |
Family
ID=17665219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28341486A Pending JPS63136652A (ja) | 1986-11-28 | 1986-11-28 | 半導体装置用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63136652A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019093269A1 (ja) * | 2017-11-09 | 2019-05-16 | Ｎｇｋエレクトロデバイス株式会社 | 蓋体および電子装置 |
| WO2019116783A1 (ja) * | 2017-12-11 | 2019-06-20 | 株式会社ブリヂストン | タイヤ |
-
1986
- 1986-11-28 JP JP28341486A patent/JPS63136652A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019093269A1 (ja) * | 2017-11-09 | 2019-05-16 | Ｎｇｋエレクトロデバイス株式会社 | 蓋体および電子装置 |
| WO2019116783A1 (ja) * | 2017-12-11 | 2019-06-20 | 株式会社ブリヂストン | タイヤ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885107B2 (en) | Flip-chip image sensor packages and methods of fabrication | |
| KR960001345B1 (ko) | 글래스 리드 탑재형 반도체 장치 | |
| US7112471B2 (en) | Leadless packaging for image sensor devices and methods of assembly | |
| EP0089044A2 (en) | A semiconductor device having a container sealed with a solder of low melting point | |
| US8487437B2 (en) | Electronic device package and method for fabricating the same | |
| JPH0621414A (ja) | 固体撮像装置とその製造方法 | |
| JPS63136652A (ja) | 半導体装置用パツケ−ジ | |
| JPS62273768A (ja) | 固体撮像装置 | |
| US20050017334A1 (en) | Micromachine package and method for manufacturing the same | |
| JPH05259420A (ja) | 固体撮像装置 | |
| JPS633421A (ja) | 半導体装置用パツケ−ジ | |
| JPH0670242A (ja) | 固体撮像装置 | |
| JPH11191864A (ja) | 固体撮像装置 | |
| JPS5812478A (ja) | 固体撮像装置の製造方法 | |
| JP2004063764A (ja) | 光結合半導体装置、およびその製造方法 | |
| JPH098440A (ja) | 電子部品の接続装置およびその製造方法 | |
| JPH066511Y2 (ja) | 固体撮像装置 | |
| JPS6366062B2 (ja) | ||
| KR200265306Y1 (ko) | 멀티칩패키지 | |
| JP2001298172A (ja) | 固体撮像装置 | |
| JPS59143348A (ja) | 電子部品 | |
| JPS6221254A (ja) | 電子装置 | |
| JPH0513608A (ja) | 半導体装置 | |
| JPH07183329A (ja) | 素子パッケージおよびその製造方法 | |
| JPH02159060A (ja) | 固体撮像装置およびその製造方法 |