TWI550728B - 封裝結構及其製造方法 - Google Patents

Description

封裝結構及其製造方法

本發明是有關於一種封裝結構的製造方法，特別是有關一種具有導電結構之封裝結構的製造方法。

圖1為習知封裝結構1’的剖面示意圖。請參閱圖1，封裝結構1’包括模封結構10”、導電結構20”以及導電層30’。模封結構10”包含載體11’、設於載體11’上的模封層12”以及電子元件13’。載體11’表面設有接墊112’，而模封層12”具有凹刻圖案122’以暴露出接墊112’。導電結構20”位於模封層12”的凹刻圖案122’中，而模封層12”的表面設有導電層30’並覆蓋模封層12”，其中導電層30’藉由導電結構20”電性連接於接墊112’。

一般而言，在封裝結構1’的製造過程中，導電結構20”的製造方法通常是在載體11’上形成模封層12”之後，再透過例如雷射或機械鑽孔方式，形成凹刻圖案122’於模封層12”中。之後，藉由多種塗佈技術，例如化學氣相沈積、化學鍍覆(Chemical Plating)、通孔電鍍(PTH)、印刷、噴塗(Spraying)、濺鍍(Sputtering)或真空沈積方法，於凹刻圖案122’中填充導電材料並固化形成導電結構20”。再來，形成導電層30’於模封層12”上，而導電結構20”可做為導電層30’與載體11’之間的電性連接通道。

關於上述導電結構的製造方法，例如美國專利申請案US 7,185,426 B1揭露了以電鍍、化學鍍、導電膏(Conductive Paste) 或者銲錫合金(Solder Alloy)方式，填充導電材料於通孔中之技術。另外，美國專利申請案US 6,542,352 B1揭露了一種陶瓷電容器的製造方法，其特徵為透過印刷或濺鍍方法於陶瓷薄帶兩面進行金屬化同時，並於陶瓷薄帶的通孔中形成金屬層。

然而，上述導電結構的製造方法，應用於形成具高深寬比(Aspect Ratio)之導電結構時，導電結構內部容易形成缺陷，因此不易達到較高的可靠性及均勻導電度，進而影響封裝結構的品質。對於應用在小尺寸或者高密度的封裝結構而言，仍具改善的空間。

本發明提供一種封裝結構的製造方法，其利用均壓方法壓製導電粉末以形成封裝結構中的導電結構。

本發明提供一種封裝結構，其具有利用上述方法而形成的導電結構。

本發明提供一種封裝結構的製造方法，所述方法包括下列步驟。首先，形成至少一模封結構，模封結構包括載體、電子元件以及模封層。模封層覆蓋載體與電子元件，而模封層具有凹刻圖案。之後，填充導電粉末於凹刻圖案中。再來，利用治具包覆模封結構，接著施加壓力至治具，以緊壓導電粉末並形成導電結構於凹刻圖案中。再來，在移除治具後，接著形成導電層於模封層外表面，導電結構電性連接導電層。

本發明提供一種封裝結構，此封裝結構包括模封結構、導電結構以及導電層。模封結構包括載體、電子元件以及模封層。模封層覆蓋載體與電子元件，而模封層具有凹刻圖案。導電結構設置於凹刻圖案中，而導電層設置於模封層外表面。導電結構電性連接導電層，而導電結構的電阻率小於5乘以十的負六次方歐姆-公分(5X10^-6 ohm-cm)。

綜上所述，本發明提供一種封裝結構以及其製造方法，封裝結構是利用均壓方法形成模封層中的導電結構。此導電結構具有較佳的深寬比以及較均勻的導電度之特性。

為讓本發明之上述目的、特徵、和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

1、1’‧‧‧封裝結構

10、10’、10”‧‧‧模封結構

11、11’‧‧‧載體

111‧‧‧上表面

112、112’‧‧‧接墊

13、13’‧‧‧電子元件

132‧‧‧連接端

12、12’、12”‧‧‧模封層

122、122’‧‧‧凹刻圖案

20‧‧‧導電粉末

20’、20”‧‧‧導電結構

30、30’‧‧‧導電層

31‧‧‧上部

32‧‧‧側部

40‧‧‧遮罩

41‧‧‧刮刀

42‧‧‧開口

60‧‧‧治具

70‧‧‧傳壓介質

R1‧‧‧直徑

R2‧‧‧平均直徑

P1‧‧‧壓力

H1‧‧‧導電結構高度

圖1為習知封裝結構的剖面示意圖。

圖2A~2E為本發明一實施例之封裝結構的製造方法剖面示意圖。

圖2A-2E為本發明一實施例之封裝結構1的製造方法剖面示意圖。首先介紹封裝結構1的結構，請先參照圖2E，圖2E為本發明一實施例之封裝結構1之剖面示意圖。封裝結構1包括模封結構10’、導電結構20’以及導電層30。模封結構10’包括載體11、模封層12’以及電子元件13。載體11具有接墊112，電子元件13具有連接端132。電子元件13配置於載體11上，且電子元件13電性連接載體11。模封層12’設置於載體11上並覆蓋電子元件13與接墊112，而模封層12’具有凹刻圖案122。導電結構20’位於模封層12’的凹刻圖案122中。導電層30設置於模封層12’上，而導電結構20’電性連接導電層30與接墊112以及連接端132。

以下將依照圖2A-2E順序，分別說明本發明一實施例之封裝結構1的製造方法。參閱圖2A所示，首先提供載體11。載體11具有上表面111以及裸露於上表面111的接墊112。再來，將電子元件13設置於載體11的上表面111上，並電性連接載體11，其中電子元件13可透過與接墊112接觸而電性連結於載體11。而電子元件13上表面具有至少一連接端132，連接端132例如是設置 於晶片主動面的複數電極墊。在本實施例中，可以透過例如表面黏著技術(Surface Mount Technology,SMT)、覆晶(Flip Chip,FC)、打線接合(Wire Bonding)、捲帶自動接合(Tape Automated Bonding,TAB)或是以異方性導電膜(Anisotropic Conductive Film,ACF)黏合等方式，將電子元件13安裝於載體11上。

在本實施例中，載體11可以是基板，例如是軟板、印刷電路板、半導體基板或玻璃基板等構裝基板，並且具有多個接墊112。然而，在其他實施例中，載體可以不具有接墊，本發明並不限制。另外，接墊112可為接地之電性接點，且可電性連接至載體11所提供之接地電壓。電子元件13可為任意之主動元件、被動元件或其組合，例如是裸晶(Die)或封裝後的晶片(Packaged Chip)等主動元件，或者是電阻器、電感器或電容器等被動元件。而電子元件13之數量並不受限於圖2A中所示之數量，在其它實施例中，電子元件13之數量可為較多或較少。

再來，形成模封層12於載體11的上表面111，模封層12並覆蓋電子元件13、接墊112以及部分載體11的上表面111。模封層12用以保護模封結構10中的電子元件13以及接墊112，減少氧化、濕氣、靜電等其它環境條件對於電子元件13或者是接墊112的影響，進而增加電子元件13以及接墊112的機械與電性穩定性。

模封層12的材料例如是熱塑性、熱固性高分子樹脂材料或其複合物，例如模封層12可以是環氧樹脂模封材料(Epoxy Molding Compound,EMC)添加如二氧化矽粉(Silica Powder)、氧化鋁粉(Alumina Powder)、氮化硼粉(Boron Nitride Powder)、石墨纖維(Graphite Fiber)或其他無機化合物粉粒等填充物之複合材料，本發明並不加以限制。

接著，請參閱圖2B。如圖2B所示，形成凹刻圖案122於模封層12’中，凹刻圖案122自模封層12’表面垂直延伸至載體11的上表面111以及電子元件13的連接端132，並分別暴露出載體11 上的接墊112以及連接端132。在其他實施例中，載體11的上表面111可以不包括接墊112，而凹刻圖案僅延伸至電子元件13的連接端132。值得說明的是，凹刻圖案122可以為包括多個局部暴露載體11上表面111、接墊112以及電子元件之連接端132的通孔與溝槽或其組合，而圖2B實施例中凹刻圖案122的數量、位置與形態僅為舉例說明，並非用以限定本發明。此外，形成凹刻圖案122的方法，可以是透過對模封層12’進行電漿鑽孔、雷射鑽孔等加工方法來形成。

再來，請參閱圖2C，形成凹刻圖案122之後，將導電粉末20填入凹刻圖案122中。而導電粉末20會完全填充於凹刻圖案122中，並覆蓋接墊112與連接端132。於本實施例中，填充導電粉末20於凹刻圖案122之方法是先設置遮罩40於模封層12’上。再來，藉由刮刀41使導電粉末20填充凹刻圖案122。

於本實施例中，遮罩40包括金屬或絲網印刷網版，且遮罩40具有一相對於凹刻圖案122的印刷圖樣。詳細而言，遮罩40具有至少一開口42，而開口42是對應凹刻圖案122配置。當遮罩40設置於模封層12’上時，開口42會暴露出凹刻圖案122。而當刮刀41施加壓力於導電粉末20時，可使導電粉末20經由開口42填充至凹刻圖案122中。如此，導電粉末20可完全填充於凹刻圖案122中並覆蓋接墊112與連接端132。

填充導電粉末20的方法可更包括震動模封結構10’。於一實施例中，模封結構10’可連結於震動設備(圖未繪示)，震動設備例如是超音波震盪器。在填充導電粉末20至凹刻圖案122的同時，或是填充導電粉末20至凹刻圖案122之後，震動設備可以震動模封結構10’。如此，可以降低導電粉末20顆粒間的空隙率使導電粉末20均勻且緊密的充填於凹刻圖案122中，並可提升導電粉末20充填至凹刻圖案122的速度。

在其它實施例中，可進一步搭配超音波震盪器以加速填充速 度、縮短填充時間，然而本發明不限制震動設備的種類、震動方式、震動頻率、振幅或者震動的時間。本發明並不限制填充導電粉末的方式，在其他實施例中，也可以透過例如是噴塗或其他輔助工具的方式，將導電粉末填入凹刻圖案中。

除此之外，導電粉末20例如是球形金屬粉末或不規則形狀之金屬粉末，導電粉末例如是銀、銅、金、鋁其中之一，或是銀、銅、金、鋁中至少兩種以上的混合物，也可以是任何金屬粉末的表面裹覆銀、銅、金、鋁其中至少一種金屬。於本實施例中，導電粉末20為球形金屬粉末並具有一平均直徑R2，而凹刻圖案122具有一直徑R1的尺寸。而導電粉末20平均直徑R2相較於直徑R1之較佳比例為小於1/3，這樣的直徑比例可以使得導電粉末20能夠更容易地填入凹刻圖案122之中。須說明的是，當凹刻圖案122為孔洞時，直徑R1為孔洞的直徑，而當凹刻圖案122為溝槽時，直徑R1為溝槽短邊的寬度。

之後，請參閱圖2D，在完成上述充填導電粉末20於凹刻圖案122之後，移除設置於模封結構10’上的遮罩40。再來提供治具60，治具60完全包覆模封結構10’以及導電粉末20，且治具60可將導電粉末20固設於凹刻圖案122中。在本實施例中，治具60是一密封袋(Hermetic Shielding Bag)，治具60包覆模封結構10’的方法可以是，將模封結構10’裝入治具60後對治具60進行抽真空。另外，在其他實施例中，治具60的材料，例如塑膠、矽膠或橡膠，本發明不以此為限。

請同時參閱圖2D以及2E，再來，將治具60、被治具60包覆的模封結構10’以及填充於凹刻圖案122中的導電粉末20設置於傳壓介質70中。之後，對傳壓介質70施加壓力P1，並藉由傳壓介質70傳遞壓力P1，使壓力P1均勻地施加於治具60。換句話說，將被抽真空的治具60放置於均壓成型裝置的容器中，再來，充填傳壓介質70於壓力容器中。均壓成型裝置可以具有溫度控制 裝置，用以調節傳壓介質70的溫度。之後，藉由傳壓介質70傳遞壓力，使壓力均勻施加於治具60，而間接緊壓凹刻圖案122中的導電粉末20。請參閱圖2E，經過一預定時間後，導電粉末20因緊密壓合而形成導電結構20’，而導電結構20’電性連接載體11上的接墊112。

應用上，壓合導電粉末20的壓力P1大於500巴(bar)，而施加壓力P1的時間約為10分鐘。本實施例的傳壓介質70為液體，例如是水。治具60可包覆整個模封結構10’以及凹刻圖案122中裸露之導電粉末20且能夠形成氣密密封，以使得模封結構10’能夠與傳壓介質70隔絕。再利用傳壓介質70等壓(靜水壓)的作用透過治具60間接對模封結構10’與導電粉末20整體施加均壓，以使導電粉末20形成導電結構20’。

本實施例是利用冷均壓(Cold Isostatic Pressing,CIP)的方法對治具60進行施壓，然而本發明不以此為限。在其他實施例中，施加均壓的方法還可以包括熱均壓成形(Hot Isostatic Pressing,HIP)或者是溫水均壓成形(Warm Isostatic Press,WIP)等方法，其選擇是依據產品需求而變化。而均壓方法所涉及之溫度、壓力與時間等製程參數以及均壓方法之詳細步驟，可因應不同產品類別與需求而調整。

不同於先前技術，本實施例是採用網版印刷並且搭配震動的方式來填充導電粉末20，相較於先前技術填充導電材料的方式，本發明可以適用於填充較高深寬比的凹刻圖案122。此外，在本實施例中，是經冷均壓成形的製造方法使導電粉末20形成導電結構20’。在習知印刷、噴塗(Spraying)的製程中，其導電材料通常是導電粉末與膠體的混合物，相較之下，本發明採用的僅有導電粉末20，不需另外添加溶劑或其它物質以形成具有流動性的導電膠體，亦因此省略了將導電膠體高溫固化的程序，進而免除了導電膠體填充過程及熱固化步驟中產生的氣泡與空洞問題。

除此之外，和電鍍導電材料形成導電結構20”的方式不同的是，導電結構20’可以減少因電鍍造成導通孔缺陷問題的機會。另外，導電結構20’具有下述之物理與電性特性：導電結構20’的深寬比大於5，而導電結構21的電阻率小於5乘以十的負六次方歐姆-公分(5X10^-6 ohm-cm)。須說明的是，在本實施例中，因導電結構20’之寬度大致相同於凹刻圖案122的直徑R1，故以導電結構高度H1與直徑R1之比值為本實施例深寬比計算方式。

之後，請參閱圖2E，移除治具60之後，形成導電層30於模封層12’之外表面。導電層30接觸導電結構20’，而導電層30可藉由導電結構20’與接墊112以及電子元件13之連接端132電性連接。導電層30可為導電薄膜、導電金屬層或者導電漆，形成導電層30的方法可包含利用噴塗、塗佈、黏貼、濺鍍、金屬噴射法(Metal Spraying)、蒸鍍(Deposition)、電鍍或無電電鍍等方法。本發明不限制導電層30的材質、形態或者是形成方法。

如圖2E所示，於本實施例中，導電層30覆蓋模封層12’之表面以及部分載體11之上表面111。詳細而言，導電層30可包括上部31及側部32，其中上部31延伸形成於模封層12’之上表面，而側部32沿著模封層12’的整個側表面周圍而延伸。另外，在其它實施例中，導電層30的設置可與本實施例不同。例如於另一實施例中(圖未繪示)，導電層30的側部32可向下延伸，並覆蓋載體11之側表面及/或背面。

在本實施例中，導電層30可以為屏蔽金屬層。另外，在形成導電層30於模封層12’上後，還可以包括圖案化導電層30的步驟，以形成線路層、天線層。圖案化導電層30的方法包括透過化學、離子蝕刻或雷射消熔(Laser Ablation)方式，選擇性移除部分導電層30，以圖案化導電層30。

須說明的是，在本實施例中，封裝結構1可以是單層結構。也就是說，封裝結構1僅包括一模封結構10’，而載體11為基板。 然而，在其他實施例中，封裝結構也可以是疊式封裝層疊(Package on Package,PoP)結構，也就是說，封裝結構可以是在模封結構10’上再形成另一個模封結構。兩個模封結構以垂直堆疊方式形成。而第二個模封結構可藉由導電凸塊電性連接模封結構10’中，位於模封層12中的導電結構20’，或者是第二個模封結構可藉由導電凸塊電性連接模封結構10’中，位於載體11上的接墊112。於另一實施例中，第二個模封結構的載板可以不包括接墊，而第二個模封結構的模封層中可以設置有導電結構。而導電層則可以分別設置在兩個模封結構的外表面，或者是僅設置一層在兩個模封結構的外表面。須說明的是，第二個模封層中的導電結構之製造方法和第一個模封結構10’中的導電結構20’相同，在此不多做贅述。

另外，在其他實施例中，也可以在原封裝結構上再形成電子元件、模封絕緣層、導電柱以及導電材料層。詳細而言，電子元件配置於導電層上，模封絕緣層形成於導電層上並覆蓋電子元件。導電柱設置於模封絕緣層中，而導電柱電性連接導電材料層。在此，導電材料層可以是由相同或不同之導電材料與絕緣材料交互堆疊而形成。而位於上層的電子元件可以透過導電柱、導電結構、導電層以及導電材料層電性連接原封裝結構的電子元件以及接墊。而形成導電柱的方式與導電結構相同，在此不多做贅述。

在實際應用中，導電材料層與導電層可分別為不同功能的導電層，例如導電材料層可以為天線層而導電層可以為屏蔽金屬層。導電柱的形成方式則可以和導電結構相同，皆是以壓合導電粉末來形成。換句話說，本發明所述利用壓合導電粉末來形成導電結構的技術，還可以用於具多層導電層與模封層的封裝結構之製造。

綜上所述，本發明提供了一種封裝結構以及其製造方法，此封裝結構的製造方法是藉由均壓的方式，緊壓填充於模封層中的導電粉末，以使導電粉末被加壓成形而形成導電結構，可減少因 導電材料溶劑在加熱固化的步驟中產生氣泡或者是因電鍍造成導電結構缺陷問題的機會。

以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。

10’‧‧‧模封結構

11‧‧‧載體

112‧‧‧接墊

12’‧‧‧模封層

13‧‧‧電子元件

132‧‧‧連接端

122‧‧‧凹刻圖案

20‧‧‧導電粉末

60‧‧‧治具

70‧‧‧傳壓介質

P1‧‧‧壓力

Claims (10)

1. 一種封裝結構的製造方法，包括：形成至少一模封結構，包括具有一接墊之一載體；至少一電子元件；以及一模封層，覆蓋該載體及該電子元件，該模封層具有至少一凹刻圖案以暴露該載體之該接墊；填充一導電粉末於該凹刻圖案中；將一治具包覆該模封結構；施加一壓力至該治具，以緊壓該導電粉末並形成一導電結構於該凹刻圖案中；以及在移除該治具後，形成一導電層於該模封層外表面，其中該導電結構電性連接該導電層。
2. 如申請專利範圍第1項所述之封裝結構的製造方法，其中該載體為一基板，該基板具有至少一接墊，而該導電結構電性連接該導電層與該接墊。
3. 如申請專利範圍第1項所述之封裝結構的製造方法，其中更包括形成多個該模封結構，該些模封結構相互堆疊並藉由多個導電凸塊電性連結。
4. 如申請專利範圍第1項所述之封裝結構的製造方法，其中該治具包括一密封袋，且其中施加該壓力的方法包括將該密封袋與該模封結構置於一流體中，而該流體壓迫該密封袋。
5. 一種封裝結構，包括：至少一模封結構，包括：一載體；至少一電子元件；以及一覆蓋該載體與該電子元件的模封層，該模封層具有至少一凹刻圖案；一導電結構，形成於該凹刻圖案中；以及一導電層，設置於該模封層外表面，其中該導電結構電性連接該導電層； 其中該導電結構的電阻率小於5乘以十的負六次方歐姆-公分(5X10^-6ohm-cm)。
6. 如申請專利範圍第5項所述之封裝結構，其中該載體為一基板，該基板具有至少一接墊，而該導電結構電性連接該導電層與該接墊。
7. 如申請專利範圍第5項所述之封裝結構，其中該電子元件包括至少一連接端，而該導電結構電性連接該導電層與該連接端。
8. 如申請專利範圍第5項所述之封裝結構，其中該模封結構數量為多個，該些模封結構相互堆疊並藉由多個導電凸塊電性連結。
9. 如申請專利範圍第5項所述之封裝結構，其中該導電粉末的平均粒徑尺寸相較於該凹刻圖案的直徑之比例為小於1/3。
10. 如申請專利範圍第5項所述之封裝結構，其中該導電粉末為銀、銅、金、鋁其中之一，或是銀、銅、金、鋁中至少兩種以上的混合物，或是金屬粉末的表面裹覆銀、銅、金、鋁其中至少一種金屬。