JP2005203439A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005203439A JP2005203439A JP2004005718A JP2004005718A JP2005203439A JP 2005203439 A JP2005203439 A JP 2005203439A JP 2004005718 A JP2004005718 A JP 2004005718A JP 2004005718 A JP2004005718 A JP 2004005718A JP 2005203439 A JP2005203439 A JP 2005203439A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- die pad
- semiconductor device
- die
- bond film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
【課題】 チップの欠けやクラックの発生を防止して、さらに、チップとダイパッドとの間にボイドが混入したり、隙間が残ったりすることを防止した半導体装置を提供する。
【解決手段】 半導体装置は、厚さが50μm以下のチップ2と、平面的に見て、チップ2よりも大きいダイパッド1と、平面的に見て、チップ2と略同じ大きさに形成され、チップ2の外形に対応するように、チップ2の主表面とダイパッド1の主表面とに挟まれたダイボンドフィルム11とを備える。ダイボンドフィルム11は、厚さがチップ2の0.5倍以上である。
【選択図】 図1
【解決手段】 半導体装置は、厚さが50μm以下のチップ2と、平面的に見て、チップ2よりも大きいダイパッド1と、平面的に見て、チップ2と略同じ大きさに形成され、チップ2の外形に対応するように、チップ2の主表面とダイパッド1の主表面とに挟まれたダイボンドフィルム11とを備える。ダイボンドフィルム11は、厚さがチップ2の0.5倍以上である。
【選択図】 図1
Description
本発明は、半導体装置に関する。特に、ダイパッドにチップが接続された半導体装置に関する。
チップサイズの半導体装置には、半導体チップの台座となるダイパッドに接着剤としてのダイボンド材を配置して、ダイパッドとチップとを固定するものがある。この場合、ワイヤボンディングなどによって、リードフレームなどと電気的に接続された構造を有する。また、必要に応じて、ダイパッド、チップおよびリードフレームの一部が全体的に樹脂で封止されている。
1チップ仕様の半導体装置においては、チップとダイパッドとの接続は、樹脂ペーストを用いて行なっていたが、接着性を向上させたり、吸湿によるクラックの発生を防止したりするために、ダイボンド材としてフィルムタイプのものが用いられるようになってきている。
従来の半導体装置の製造工程においては、チップサイズに相当する整数値(mmの整数値)の大きさのダイボンドフィルムを準備して、ダイパッドの表面に切断したダイボンドフィルムを貼り付け、このダイボンドフィルムの位置を確認しながらチップを貼り付けて固定していた。半導体装置がスタックタイプの場合には、ダイパッドの表面にフィルムを介してチップを載せた後に、このチップの上面に切断したダイボンドフィルムを貼り付けて、さらに別のチップを搭載していた。
また、別の半導体装置の製造方法においては、ウエハの状態でウエハの裏面にダイボンドフィルムを予め貼り付けておき、ウエハのダイシングの際に貼り付けたダイボンドフィルムも切断して、ダイボンドフィルムが接合したチップを形成する。この後に、位置合わせを行いながらダイパッドに貼り付けていた。
フィルムタイプのダイボンド材であるダイボンドフィルムは、フィルムの大きさや、フィルムを貼り付ける際の精度などによって、チップとチップとの間またはチップとダイパッドとの間にボイドが混入することがある。このボイドの混入は、ダイボンドフィルムの厚さに依存する。
特開2000−256628号公報には、ボイドの発生を防止するために、圧着温度での粘度が一定の範囲である接着剤フィルムが開示されている。
また、特開平11−145372号公報においては、アイランド部に半導体素子を接着固定するための単層フィルムが貼り付けてあり、かつ単層フィルムは、その外縁部が積載する半導体素子の外縁部よりも内側に位置するとともに、少なくとも2分割されている半導体装置が開示されている。この半導体装置によれば、ボイドの混入を完全に防止することで、十分な組立性・生産性を確保でき、さらに半導体装置の信頼性を特段に向上することができると開示されている。
特開2000−256628号公報(第3−5頁)
特開平11−145372号公報(第2−4頁、第1−5図)
チップの厚さが薄くなってくると、チップ自体の強度が弱くなってしまい、製造工程において、チップやウエハが割れたり、欠けたりする問題があった。特に、チップの厚さが50μm以下になると、チップやウエハの割れや欠けが問題になっていた。
多数のチップが含まれるウエハの裏面に予めダイボンドフィルムを貼り付けて、ダイシングを行なう方法においては、ダイシングにおけるウエハの割れや欠けが問題となっていた。また、ダイシングを行なう際に使用する純水がダイボンドフィルムの内部に浸透して、ダイボンドフィルムの接着強度が低下するという問題があった。
ダイボンドフィルムをチップのサイズに切断して、先にダイパッドに貼り付ける方法においては、チップを搭載する際のずれによって、チップとダイパッドとの間に狭い間隙の空間が残る場合があり、この間隙にモールド樹脂が完全に充填されず、隙間やボイドが残るという問題があった。
また、ダイボンドフィルムが挟まれていない外周付近の領域において、モールド樹脂を意図的に注入した場合においても、外周付近の間隙にモールド樹脂が完全に充填されずに、内部に隙間やボイドが生じる場合があるという問題があった。
チップとダイパッドとの間にボイドが存在すると、パッケージを保管する際の吸湿などによってボイド内部に水分が溜まり、パッケージを実装する際の熱ストレスによってボイド内部に溜まった水分が気化および膨張して、パッケージクラックを引起こすことがあった。このため、製造時におけるパッケージの実装不良や製品になった際の動作不良が問題になっていた。
特に、チップの厚さが50μm以下で、チップのサイズがダイパッドのサイズよりも小さい半導体装置においては、ダイボンドフィルムのサイズがチップサイズよりも小さくなると、チップをダイパッドに貼り付けるダイボンド工程において、チップが傾いてダイパッドに接触して、チップが欠けたり、クラックが生じたりするという問題があった。
本発明の目的は、上記の問題点を解決するためになされたものであり、チップの欠けやクラックの発生を防止して、さらに、チップとダイパッドとの間にボイドが混入したり、隙間が残ったりすることを防止した半導体装置を提供することを目的とする。
上記目的を達成するため、本発明に基づく半導体装置は、厚さが50μm以下のチップと、平面的に見て、上記チップよりも大きいダイパッドと、平面的に見て、上記チップと略同じ大きさに形成され、上記チップの外形に対応するように、上記チップの主表面と上記ダイパッドの主表面とに挟まれたダイボンドフィルムとを備える。上記ダイボンドフィルムは、厚さが上記チップの0.5倍以上である。
または、厚さが50μm以下のチップと、平面的に見て、上記チップよりも大きいダイパッドと、平面的に見て、一の方向において上記チップよりも略1mm小さく形成され、上記チップの外形に対応するように、上記チップの主表面と上記ダイパッドの主表面とに挟まれたダイボンドフィルムと、上記チップの主表面と上記ダイパッドの主表面とに挟まれる空間にモールド樹脂が注入された狭間隙部とを備える。上記ダイボンドフィルムは、厚さが上記チップの0.5倍以上である。
または、厚さが50μm以下のチップと、平面的に見て、上記チップよりも大きいダイパッドと、平面的に見て、一の方向において上記チップよりも略1.5mm小さく形成され、上記チップの外形に対応するように、上記チップの主表面と上記ダイパッドの主表面とに挟まれたダイボンドフィルムと、上記チップの主表面と上記ダイパッドの主表面とに挟まれる空間にモールド樹脂が注入された狭間隙部とを備える。上記ダイボンドフィルムは、厚さが上記チップの0.5倍以上、かつ40μm以上である。
本発明によれば、チップの欠けやクラックの発生を防止して、さらに、チップとダイパッドとの間にボイドが混入したり、隙間が残ったりすることを防止した半導体装置を提供することができる。
(実施の形態1)
(構成)
図1および図2を参照して、本発明に基づく実施の形態1における半導体装置について説明する。図1に、本実施の形態における半導体装置の概略断面図を示す。本実施の形態における半導体装置は、半導体チップなどのチップ2とチップ2を配置するためのダイパッド1とを備える。チップ2およびダイパッド1は、それぞれ平板状に形成されている。チップ2とダイパッド1とは、フィルム状のダイボンド材であるダイボンドフィルム11によって互いに固定されている。ダイボンドフィルム11は、チップ2の主表面およびダイパッド1の主表面に挟まれるように、貼り付けられている。
(構成)
図1および図2を参照して、本発明に基づく実施の形態1における半導体装置について説明する。図1に、本実施の形態における半導体装置の概略断面図を示す。本実施の形態における半導体装置は、半導体チップなどのチップ2とチップ2を配置するためのダイパッド1とを備える。チップ2およびダイパッド1は、それぞれ平板状に形成されている。チップ2とダイパッド1とは、フィルム状のダイボンド材であるダイボンドフィルム11によって互いに固定されている。ダイボンドフィルム11は、チップ2の主表面およびダイパッド1の主表面に挟まれるように、貼り付けられている。
チップ2には、ボンディングワイヤとしてのワイヤ5が接続され、リードフレーム20に接続されている。半導体装置には、チップ2、ダイパッド1、ワイヤ5およびリードフレーム20の一部を覆うように樹脂部15が形成されている。
図2に、チップ2、ダイボンドフィルム11およびダイパッド1を平面的に見たときの説明図を示す。ダイパッド1は、平面的に見て、チップ2よりも大きく形成されている。すなわち、ダイパッド1は、平面的に見て、チップ2の外縁がダイパッド1の外縁の内部に含まれるように形成されている。本実施の形態においては、ダイパッド1およびチップ2は、それぞれの平面形状がほぼ正方形になるように形成されている。平面形状におけるダイパッド1の重心位置とチップ2の重心位置とを結ぶ軸は、それぞれの主表面に垂直になるように配置されている。チップ2の平面形状の正方形の1辺は、ダイパッド1の平面形状の正方形の1辺とほぼ平行になるように配置されている。
ダイボンドフィルム11の平面形状は、ほぼ正方形である。ダイボンドフィルム11は、平面的に見たときにチップ2とほぼ同じ大きさに形成されている。ダイボンドフィルム11は、チップ2の外形に対応するように貼り付けられている。すなわち、ダイボンドフィルム11の外形は、チップ2の外形に沿うように貼り付けられている。
本発明におけるチップ2の厚さは、50μm以下である。また、ダイボンドフィルムの厚さtは、チップ2の厚さの0.5倍以上である。ダイボンドフィルム11は、平面形状の正方形の一辺の長さが10mm以下である。本形態においては、この正方形の1辺の長さは3mmである。
チップ2およびダイボンドフィルム11の平面形状が正方形の場合、チップ2の大きさは、ミクロンの単位まで数値で表わされる。一方で、ダイボンドフィルム11の大きさは、ミクロン単位までの精度がないため、整数値(小数点以下は切捨て)で表わされる。たとえば、本形態において、チップのチップサイズが4.32mm(平面形状の正方形の1辺が4.32mm)の場合には、ダイボンドフィルムのフィルムサイズは、4mm(平面形状の正方形の1辺が4mm)のものが用いられる。このように、本実施の形態の半導体装置においては、ダイボンドフィルムのサイズがチップサイズとほぼ同じものが用いられる。
(作用・効果)
チップ2の厚さが、50μm以下で、ダイボンドフィルムのフィルムサイズがチップのチップサイズより小さいと、前述のとおり、チップをダイパッドに搭載するときに、チップが傾いてダイパッドに接触して、チップが欠けたりクラックが生じたりする問題があった。しかし、本発明に基づく半導体装置においては、ダイボンドフィルムが、平面形状においてチップとほぼ同じ大きさに形成され、チップの平面形状の外形に沿うように貼り付けられている。また、ダイボンドフィルムの厚さは、チップの厚さの0.5倍以上である。この構成を採用することにより、チップが傾いてダイパッドに接触することを防止することができ、チップの欠けやクラックの発生を防止できる。
チップ2の厚さが、50μm以下で、ダイボンドフィルムのフィルムサイズがチップのチップサイズより小さいと、前述のとおり、チップをダイパッドに搭載するときに、チップが傾いてダイパッドに接触して、チップが欠けたりクラックが生じたりする問題があった。しかし、本発明に基づく半導体装置においては、ダイボンドフィルムが、平面形状においてチップとほぼ同じ大きさに形成され、チップの平面形状の外形に沿うように貼り付けられている。また、ダイボンドフィルムの厚さは、チップの厚さの0.5倍以上である。この構成を採用することにより、チップが傾いてダイパッドに接触することを防止することができ、チップの欠けやクラックの発生を防止できる。
次に、本形態における半導体装置の製造方法について説明する。チップサイズとほぼ同じダイボンドフィルムをチップの外形に沿って貼合わせるためには、まず初めに、チップとほぼ同一のサイズにダイボンドフィルムを切断して、ダイボンドフィルムをダイパッドに貼り付ける。
ダイボンドフィルムを切断する方法については、シート状のダイボンドフィルムをドライダイシングで切断することが好ましい。この方法を採用することにより、ダイボンドフィルムに吸湿が生じて、粘着力が低下することを防止できる。
次に、画像処理装置などによって、貼り付けたダイボンドフィルムを認識する。たとえば、ダイボンドフィルムの平面形状の重心位置を確認して装置のデータに取込む。このデータを元に、チップをダイボンドフィルムに貼り付ける。このように、ダイパッドにチップを取り付けることによって、チップとダイパッドとの間に隙間やボイドが存在しない半導体装置を提供することができる。この結果、生産時における歩留まりが向上して、さらに、製品になったときのパッケージの破損を防止した半導体装置を提供することができる。さらに、チップとダイパッドとの結合力が強い半導体装置を提供することができる。
また、本形態における半導体装置は、ダイボンドフィルムのフィルムサイズが10mm以下である。すなわち、チップのチップサイズも10mm以下である。この構成を採用することにより、ダイボンドフィルム自体が小さくなるため、チップとダイパッドとの間にボイドが巻込まれることを防止できる。
本実施の形態においては、チップ、ダイパッドおよびダイボンドフィルムの平面形状が正方形であったが、特にこの形態に限られず、任意の形状に本願発明を適用することができる。
(実施の形態2)
(構成)
図3から図7を参照して、本発明に基づく実施の形態2における半導体装置について説明する。
(構成)
図3から図7を参照して、本発明に基づく実施の形態2における半導体装置について説明する。
図3は、本実施の形態における第1の半導体装置の概略断面図である。本実施の形態における半導体装置において、ダイパッド1およびチップ2を備え、チップ2とリードフレーム20との間には、チップ2とリードフレーム20とを電気的に接続するためのワイヤ5が形成されていることは実施の形態1と同様である。
第1の半導体装置は、実施の形態1における半導体装置とダイボンドフィルムの構成が異なる。ダイボンドフィルムの厚さについては、実施の形態1と同様である。本実施の形態におけるダイボンドフィルム10は、平面形状において、チップ2よりも小さく形成されている。
図4に、ダイパッド1、チップ2およびダイボンドフィルム10の平面図を示す。本形態においては、ダイパッド1、チップ2およびダイボンドフィルム10の平面形状は正方形になるように形成されている。それぞれの正方形の辺同士が互いに平行になるように配置されている。それぞれの正方形の重心位置は、実施の形態1における半導体装置と同様に、同軸状になるように形成されている。ダイボンドフィルム10は、チップの外形に対応するように配置されている。
図5に、ダイパッド1、チップ2およびダイボンドフィルム10の概略断面図を示す。ダイボンドフィルム10のフィルムサイズは、チップ2のチップサイズよりも1mm小さく形成されている。平面形状における正方形の各辺の長さがほぼ1mm短くなるように形成されている。言い換えると、平面形状における正方形の一辺に平行な方向において、ほぼ1mm短くなるように形成されている。
たとえば、チップ2のチップサイズが4.32mm(平面形状における正方形の1辺が4.32mm)の場合には、ダイボンドフィルム10のフィルムサイズは3mm(平面形状における正方形の1辺が3mm)である。
ダイボンドフィルム10のフィルムサイズがチップ2のチップサイズよりも小さく形成されることによって、狭間隙部25が形成されている。狭間隙部25は、チップ2とダイパッド1とに挟まれる領域のうち、ダイボンドフィルム10が配置されていない部分である。本形態の第1の半導体装置における狭間隙部25の奥行き(長さl)は、ほぼ0.5mmである。
第1の半導体装置においては、ダイボンドフィルム10の厚さは25μmである。この厚さは、標準的なダイボンドフィルムの厚さであり、狭間隙部25の高さも25μmになる。
図3において、本形態における半導体装置は、ダイパッド1およびチップ2を取囲む樹脂部としてモールド樹脂を含むモールド樹脂部16が形成されている。モールド樹脂部16は、ダイパッド1、チップ2、ダイボンドフィルム10、ワイヤ5およびリードフレーム20の一部を覆うように形成されている。また、生じるチップ2とダイパッド1との狭間隙部25にもモールド樹脂が充填されている。
本実施の形態におけるモールド樹脂は、フィラーを含み、フィラーのうち粒径が最大のものが25μm以下であるものを用いている。通常のフィラーは、その粒径が最大で75μmと大きいが、本実施の形態においては、最大の粒径が25μm以下であるものを用いている。また、モールド樹脂部は、175℃での最低溶融粘度が略10.5Pa・s以下のものを用いて形成されている。
本実施の形態における第2の半導体装置は、第1の半導体装置に対してダイボンドフィルムの構成が異なる(図示せず)。第2の半導体装置におけるダイボンドフィルムは、フィルムサイズがチップサイズよりも1.5mm小さく形成されている。すなわち、図5に示す断面図においては、長さlがほぼ0.75mmになるように形成されている。また、ダイボンドフィルムは、厚さがチップの0.5倍以上であり、かつ厚さが40μm以上になるように形成されている。第2の半導体装置においては、チップとダイパッドとの間に形成された狭間隙部の高さが第1の半導体装置と同等か大きくなり、また、該狭間隙部の奥行きが長くなる。
図6に、本実施の形態における第3の半導体装置の説明図を示す。第3の半導体装置においては、第1の半導体装置とダイパッドの構成が異なる。第3の半導体装置におけるダイパッド3には、貫通穴6が形成されている。貫通穴6は、ダイパッド3の厚さ方向と平行な方向に形成されている。貫通穴6は、チップ2とダイパッド3との間に形成された狭間隙部25に連通するように形成されている。すなわち、貫通穴6は、チップ2とダイパッド3とに挟まれる領域のうち、ダイボンドフィルムが配置される領域を避けた領域に連通している。本形態においては、貫通穴6は、ダイパッド1に複数形成されている。
図7に、本実施の形態における第4の半導体装置の説明図を示す。第4の半導体装置においては、ダイパッドの構成が第1の半導体装置と異なる。ダイパッド7は、平面形状において、外縁が円弧の凹形状である部分を有する。本実施の形態においては、この凹形状は、チップ2の平面形状の正方形の各辺に対応するように形成されている。また、凹形状は、この正方形の1辺の中点において、ダイパッド3の外縁が最も近づくように形成されている。
(作用・効果)
第1の半導体装置においては、ダイボンドフィルムのフィルムサイズが、チップサイズよりも1mm小さく形成され、チップとダイパッドとの間に形成された狭間隙部には、モールド樹脂が充填されている。ダイボンドフィルムは、厚さが標準的な25μmのものを用いている。このように、ダイボンドフィルムの平面形状における正方形の1辺の長さをチップよりもほぼ1mm小さく形成することによって、チップとダイパッドとの間に形成されている狭間隙部に、モールド樹脂を完全に充填することができる。
第1の半導体装置においては、ダイボンドフィルムのフィルムサイズが、チップサイズよりも1mm小さく形成され、チップとダイパッドとの間に形成された狭間隙部には、モールド樹脂が充填されている。ダイボンドフィルムは、厚さが標準的な25μmのものを用いている。このように、ダイボンドフィルムの平面形状における正方形の1辺の長さをチップよりもほぼ1mm小さく形成することによって、チップとダイパッドとの間に形成されている狭間隙部に、モールド樹脂を完全に充填することができる。
具体的には、ダイボンドフィルムを、フィルムサイズがチップサイズより1mm小さいものにする。フィルムサイズは1mm単位であるため、その誤差は最大0.5mmになる。ダイボンドフィルムの片側に着目すると、その誤差の最大は0.25mmになる。このフィルムサイズの誤差を考慮すると、狭間隙部の奥行きが最大で、0.75mm(フィルムサイズの差0.5mmと誤差0.25mmとを足し合わせた長さ)になる。ダイボンドフィルムを貼り付ける際の貼り付け精度は±0.2mmであるため、ダイボンドフィルムの貼り付け精度を考慮しても、狭間隙部の奥行きは0.95mm以下になる。一方で、高さが25μmの狭間隙にモールド樹脂を注入する場合の可能な奥行きは1.0mmである。このため、チップとダイパッドとの狭間隙部にモールド樹脂を完全に注入することができ、隙間やボイドが存在しない半導体装置を提供することができる。その結果、チップの剥離やパッケージクラックの発生を防止できる。
本形態におけるモールド樹脂部は、フィラーを含み、フィラーのうち粒径が最大のものが25μm以下のものを用いている。通常のモールド樹脂においては、フィラー粒径の最大が75μmであるため、チップとダイパッドとに挟まれる狭間隙部でフィラーが噛み込み、モールド樹脂の注入が阻害される結果、狭間隙部に隙間やボイドが発生しやすくなっていた。しかし、本形態のように、フィラーの粒径が最大で25μm以下のものを選定することによって、フィラーの噛み込みを防止することができ、狭間隙部においてもモールド樹脂の注入性を向上させることができる。
また、モールド樹脂部は、175℃での最低溶融粘度が略10.0Pa・s以下になるものを用いて形成されている。175℃において粘度が略10pa・sより大きいものを用いると、狭間隙部への注入性が悪くなってボイドが発生する。すなわち、粘度が高くなることによって、モールド樹脂自体の張力が大きくなり、狭間隙の空間に注入されにくくなる。したがって、モールド樹脂部は、モールド樹脂を狭間隙部に注入する際の温度などの条件を考慮して、175℃での最低溶融粘度が略10.0Pa・s以下になるモールド樹脂を用いて形成されることが好ましい。
第2の半導体装置においては、ダイボンドフィルムのフィルムサイズがチップサイズよりも1.5mm小さくなるように形成され、厚さがチップの0.5倍以上でかつ40μm以上である。ダイボンドフィルムのフィルムサイズは、本実施の形態における第1の半導体装置よりも0.5mm小さくなり、狭間隙部の奥行きが長くなる。しかし、ダイボンドフィルムの厚さを40μm以上にすることによって、モールド樹脂の狭間隙部への注入性が向上し、隙間やボイドの発生を防止しながら狭間隙部にモールド樹脂を注入することができる。
また、ダイボンドフィルムの価格は、フィルムの表面積に比例する。本形態においては、ダイボンドフィルムのフィルムサイズを小さくすることができ、安価な半導体装置を提供することができる。
第3の半導体装置においては、狭間隙部に連通するように、貫通穴がダイパッドに形成されている。この構成を採用することにより、モールド樹脂の注入性が悪い狭間隙部についても、貫通穴を通じてモールド樹脂を充填することができ、ボイドや隙間の発生を防止できる。
たとえば、チップとダイパッドとの間にモールド樹脂を注入する注入性は、狭間隙部の高さ、狭間隙部の奥行きに依存する。本形態のようにダイパッドの平面形状が四角形であれば、該四角形の角の部分において、狭間隙部の奥行きが長くなり注入性が悪化する。しかし、この角の部分に貫通穴を形成することにより、角の部分においてもモールド樹脂を隙間なく注入することができる。貫通穴の数や形状については、特に限定なく、たとえば、貫通穴が1つのみ形成されていてもよいし、貫通穴の断面形状がテーパを有していてもよい。
また、図6においては、第1の半導体装置に貫通穴を形成したものを示したが、特にこの形態に限られず、たとえば、第2の半導体装置の狭間隙部に貫通穴が形成されていても構わない。
第4の半導体装置においては、ダイパッドは平面形状において、外縁が円弧の凹形状である部分を有する。図4に示したように、平面形状がほぼ正方形のダイパッド1においては、矢印41に示す向きにモールド樹脂を注入する。しかし、この場合には、ダイパッド自体が大きな抵抗体となって注入される。これに対して、図7に示すように、外縁が円弧の凹形状である部分が形成されることによって、矢印40に示す向きにモールド樹脂を注入したときに、ダイパッド7の抵抗を小さくすることができる。したがって、モールド樹脂に含まれるフィラーの噛み込みなどを抑制することができ、注入性が向上する。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
1,3,7 ダイパッド、2 チップ、5 ワイヤ、6 貫通穴、10,11 ダイボンドフィルム、15 樹脂部、16 モールド樹脂部、20 リードフレーム、25 狭間隙部、40,41 矢印、t 厚さ、l 長さ。
Claims (8)
- 厚さが50μm以下のチップと、
平面的に見て、前記チップよりも大きいダイパッドと、
平面的に見て、前記チップと略同じ大きさに形成され、前記チップの外形に対応するように、前記チップの主表面と前記ダイパッドの主表面とに挟まれたダイボンドフィルムと
を備え、
前記ダイボンドフィルムは、厚さが前記チップの0.5倍以上である、半導体装置。 - 厚さが50μm以下のチップと、
平面的に見て、前記チップよりも大きいダイパッドと、
平面的に見て、一の方向において前記チップよりも略1mm小さく形成され、前記チップの外形に対応するように、前記チップの主表面と前記ダイパッドの主表面とに挟まれたダイボンドフィルムと、
前記チップの主表面と前記ダイパッドの主表面とに挟まれる空間にモールド樹脂が注入された狭間隙部と
を備え、
前記ダイボンドフィルムは、厚さが前記チップの0.5倍以上である、半導体装置。 - 厚さが50μm以下のチップと、
平面的に見て、前記チップよりも大きいダイパッドと、
平面的に見て、一の方向において前記チップよりも略1.5mm小さく形成され、前記チップの外形に対応するように、前記チップの主表面と前記ダイパッドの主表面とに挟まれたダイボンドフィルムと、
前記チップの主表面と前記ダイパッドの主表面とに挟まれる空間にモールド樹脂が注入された狭間隙部と
を備え、
前記ダイボンドフィルムは、厚さが前記チップの0.5倍以上、かつ40μm以上である、半導体装置。 - 前記モールド樹脂は、フィラーを含み、前記フィラーのうち粒径が最大のものが25μm以下である、請求項2または3に記載の半導体装置。
- 前記モールド樹脂は、175℃での最低溶融粘度が略10.0Pa・s以下である、請求項2から4のいずれかに記載の半導体装置。
- 前記ダイパッドは、前記ダイボンドフィルムが配置される領域を避けた領域において、前記ダイパッドと前記チップとに挟まれる空間に連通する貫通穴を有する、請求項2から5のいずれかに記載の半導体装置。
- 前記ダイパッドは、平面形状において、外縁が円弧の凹形状である部分を有する、請求項2から6のいずれかに記載の半導体装置。
- 前記ダイボンドフィルムは、平面形状が略四角形に形成され、
前記略四角形のそれぞれの辺の長さが略10mm以下である、請求項1から7のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004005718A JP2005203439A (ja) | 2004-01-13 | 2004-01-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004005718A JP2005203439A (ja) | 2004-01-13 | 2004-01-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005203439A true JP2005203439A (ja) | 2005-07-28 |
Family
ID=34819945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004005718A Withdrawn JP2005203439A (ja) | 2004-01-13 | 2004-01-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005203439A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270237A (ja) * | 2007-04-16 | 2008-11-06 | Nippon Steel Chem Co Ltd | 半導体装置の製造方法 |
JP2011028602A (ja) * | 2009-07-28 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | レギュレータ回路 |
WO2014030760A1 (en) * | 2012-08-23 | 2014-02-27 | Ps4 Luxco S.A.R.L. | Device and method of manufacturing the same |
-
2004
- 2004-01-13 JP JP2004005718A patent/JP2005203439A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270237A (ja) * | 2007-04-16 | 2008-11-06 | Nippon Steel Chem Co Ltd | 半導体装置の製造方法 |
JP2011028602A (ja) * | 2009-07-28 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | レギュレータ回路 |
WO2014030760A1 (en) * | 2012-08-23 | 2014-02-27 | Ps4 Luxco S.A.R.L. | Device and method of manufacturing the same |
US9299652B2 (en) | 2012-08-23 | 2016-03-29 | Ps5 Luxco S.A.R.L. | Device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5776796A (en) | Method of encapsulating a semiconductor package | |
US8253258B2 (en) | Semiconductor device with hollow and throughhole and method of manufacturing same | |
US7820487B2 (en) | Manufacturing method of semiconductor device | |
TWI384590B (zh) | 半導體裝置及其製造方法 | |
US6835592B2 (en) | Methods for molding a semiconductor die package with enhanced thermal conductivity | |
US20080079105A1 (en) | Sensor-type package and fabrication method thereof | |
US8058717B2 (en) | Laminated body of semiconductor chips including pads mutually connected to conductive member | |
US20100252923A1 (en) | Semiconductor device and method of manufacturing same | |
JP4076841B2 (ja) | 半導体装置の製造方法 | |
JP2004312008A (ja) | 半導体マルチチップパッケージ及びその製造方法 | |
JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
JP6213554B2 (ja) | 半導体装置 | |
US8304918B2 (en) | Method for manufacturing electronic device and electronic device | |
JP4239466B2 (ja) | 半導体装置およびその製造方法 | |
TWI324829B (en) | Optical semiconductor package and method for manufacturing the same | |
JP2005203439A (ja) | 半導体装置 | |
JP2006093679A (ja) | 半導体パッケージ | |
JP2007194303A (ja) | 半導体装置の製造方法 | |
JP4471215B2 (ja) | 半導体装置およびその製造方法 | |
JP5058144B2 (ja) | 半導体素子の樹脂封止方法 | |
JP2006196809A (ja) | 半導体チップ及びその製造方法並びに半導体装置 | |
JP2001077266A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2007081232A (ja) | 半導体装置の製造方法 | |
JP2002299547A (ja) | 積層型半導体装置およびその製造方法 | |
JP4141941B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |