JPH06169015A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06169015A
JPH06169015A JP34166492A JP34166492A JPH06169015A JP H06169015 A JPH06169015 A JP H06169015A JP 34166492 A JP34166492 A JP 34166492A JP 34166492 A JP34166492 A JP 34166492A JP H06169015 A JPH06169015 A JP H06169015A
Authority
JP
Japan
Prior art keywords
semiconductor
wafer
chip
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34166492A
Other languages
English (en)
Inventor
Michihiro Kobiki
通博 小引
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP34166492A priority Critical patent/JPH06169015A/ja
Publication of JPH06169015A publication Critical patent/JPH06169015A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Abstract

(57)【要約】 【目的】 ピンセット等を用いて半導体チップ１０１を
ハンドリングする際、該半導体チップ１０１の、ピンセ
ットの先端が直に接触する側面にカケや割れが生ずるの
を極力回避し、これにより半導体チップ１０１の歩留
り，性能及び信頼性を向上する。 【構成】 半導体ウエハ基板１０裏面側のウエハ分割用
溝１０ａ内面上に形成したメタライズ層１１を、半導体
チップ１０１の側面を保護する補強用メッキ金属膜１３
とした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に半導体チップの構造に関するものである。
【０００２】
【従来の技術】図９は従来の半導体チップの構造を示す
一部破断斜視図であり、図において、２００は半導体チ
ップで、そのＧａＡｓ等からなる半導体チップ基板１ａ
は、上部側縁部分を面取りした形状となっている。そし
てこのチップ基板１ａの表面上には回路素子部（以下エ
レメントという。）２が形成され、上記基板１ａの裏面
側には、メタライズ層からなる裏面電極３が形成されて
いる。ここで上記メタライズ層は、通常電極層として用
いられる金層とＧａＡｓ基板１ａとの密着性が弱いた
め、金層の下側にＧａＡｓ基板１ａとの密着性のよいニ
ッケル層を形成した、ニッケル層及び金層からなる２層
構造としている。
【０００３】また図１０は上記半導体チップの製造方法
を説明するための断面図であり、図中１０はその表面領
域が所定の区画ライン，つまりダイシングライン（以下
ダイシング領域ともいう。）Ｄにより仕切られた複数の
素子領域Ｅを有するＧａＡｓウエハ基板、３０は上記Ｇ
ａＡｓウエハ基板１０のダイシング領域Ｄをベベルカッ
トするための断面台形形状のベベルカット用ブレード、
２０は上記ダイシング領域Ｄをストレートカットするた
めの断面長方形形状のストレートカット用ブレードであ
る。
【０００４】次に上記半導体チップ２００の製造方法に
ついて説明する。まずＧａＡｓウエハ基板１０の、ダイ
シングラインＤにより区画された各素子領域Ｅ上にエレ
メント２を形成し（図１０(a) ）、上記ウエハ基板１０
の裏面にニッケル層及び金層（図示せず）を順次メッキ
あるいは蒸着してメタライズ層３ａを形成する（図１０
(b) ）。
【０００５】その後上記ウエハ基板１０をそのダイシン
グ領域Ｄに沿って表面側から所定深さ上記ベベルカット
用ブレード３０により切断し（図１０(c) ）、続いてス
トレートカット用ブレード２０によりさらに上記ダイシ
ング領域Ｄを切断して、上記半導体ウエハ基板１ａの、
上記エレメント２を作り込んだ部分を半導体チップ２０
０として切り出す（図１０(d) ）。
【０００６】なお、ここでは半導体ウエハ基板を分割す
る方法として、ダイシング法を用い、上記ウエハ基板の
表面部分をベベルカットするものを示したが、基板の分
割方法はスクライブ法，つまり上記区画ライン（スクラ
イブライン）に沿ってケガキ線を入れ、外部からの応力
により上記ウエハ基板１０をスクライブラインに沿って
割る方法を用いてもよい。
【０００７】上記のようにウエハ基板１０から分割され
た半導体チップ２００は、裏面電極３としてのメタライ
ズ層を利用してパッケージやキャリアに装着される。
【０００８】この際半導体チップ２００は所定の治具に
よりハンドリングされるが、この半導体チップ２００
は、チップ基板１ａの上部側縁部をベベルカットにより
面取した構造となっているため、上記ハンドリング時に
チップ上部側縁部にカケ等が発生することはほとんどな
い。
【０００９】
【発明が解決しようとする課題】ところが、上記パッケ
ージ等への装着の際には、図１１に示すようにピンセッ
ト等を用いて半導体チップ２００を取り扱う場合があ
り、この場合ピンセットがチップ側面に直に接触するた
め、半導体チップ側面にカケや割れ等が発生し、歩留
り，性能及び信頼性の低下を招く等の問題点があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、ピンセット等を用いて半導体チ
ップをハンドリングする際、半導体チップの、ピンセッ
トの先端が直に接触するチップ側面にカケや割れが生ず
るのを極力回避することができ、これにより歩留り，性
能及び信頼性の高い半導体装置を得ることを目的とす
る。
【００１１】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体ウエハ表面の、所定の区画ラインにより仕
切られた複数の素子領域内にそれぞれ回路素子を形成
し、上記半導体ウエハ裏面側から上記区画ラインに沿っ
てウエハ分割用溝を形成し、隣接する各素子領域を該ウ
エハ分割用溝部分にて切離してなる半導体チップにおい
て、上記ウエハ分割用溝の内面上に形成された、半導体
ウエハの構成物質より脆弱性の低い物質からなる膜を、
半導体チップ側面を保護する側面保護膜として有するも
のである。
【００１２】この発明は上記半導体装置において、上記
ウエハ分割用溝内面上にメッキあるいは蒸着により形成
されたメタライズ層を、上記半導体チップ側面を保護す
る側面保護膜として有するものである。
【００１３】この発明は上記半導体装置において、上記
半導体チップを、上記半導体ウエハの、ウエハ分割用溝
に対応する表面側部分を断面台形形状のダイシングブレ
ードによりベベルカットした構造としたものである。
【００１４】この発明は上記半導体装置において、上記
半導体チップを、上記半導体ウエハの、ウエハ分割用溝
に対応する表面側部分を、断面長方形形状のダンシング
ブレードによりストレートカットした構造としたもので
ある。
【００１５】この発明は上記半導体装置において、上記
ウエハ分割用溝内に充填された、半導体ウエハの構成物
質より脆弱性の低い物質からなる充填物の一部を、上記
半導体チップ側面を保護する側面保護膜として有するも
のである。
【００１６】この発明は上記半導体装置において、上記
ウエハ分割用溝内に充填された充填絶縁物の一部を、上
記半導体チップ側面を保護する側面保護膜として有する
ものである。
【００１７】
【作用】この発明においては、上記ウエハ分割用溝内面
上に形成した、半導体ウエハの構成物質より脆弱性の低
い物質からなる膜を、半導体チップ側面を保護する側面
保護膜としたから、半導体チップのハンドリングの際、
ピンセット等で半導体チップを挟んでもピンセットとチ
ップ側面とが直接接触することはなく、半導体チップ側
面でのカケや割れの発生を回避することができる。
【００１８】またこの発明においては、上記半導体チッ
プを、上記半導体ウエハの、ウエハ分割用溝に対応する
表面側部分を断面台形形状のダイシングブレードにより
切断して、チップ上部側縁部を面取した構造としたの
で、半導体チップのハンドリングの際、ピンセットとチ
ップ側面の、上記側面保護膜以外の部分との接触により
カケや割れが発生するのを抑えることができる。
【００１９】この発明においては、上記ウエハ分割用溝
内に充填された、半導体ウエハの構成物質より脆弱性の
低い物質からなる充填物の一部を、上記チップ側面を保
護する側面保護膜としたので、該側面保護膜を厚く形成
でき、該側面保護膜によるチップ側面の補強強度を増大
することができる。
【００２０】この発明は上記半導体装置において、上記
ウエハ分割用溝内に充填された充填絶縁物の一部を、上
記チップ側面を保護する側面保護膜としたので、該側面
保護膜を金属性部材で構成したものに比べて、裏面電極
と表面電極との間に生ずる寄生容量を小さくでき、また
側面保護膜と表面電極とのショートの恐れを低減するこ
とができる。
【００２１】
【実施例】
実施例１．図１は本発明の第１の実施例による半導体装
置である半導体チップを示す斜視図、図２は該半導体チ
ップの製造方法を説明するための断面図である。図にお
いて、１０１は本実施例の半導体チップで、１ａは上部
側縁部分を面取りした形状のＧａＡｓチップ基板、１３
は該チップ基板１ａの側面の、上部傾斜面以外の部分に
形成され、上記半導体チップ１０１の側面を保護する補
強用メッキ金属膜（側面保護膜）である。
【００２２】次に製造方法について説明する。まず、Ｇ
ａＡｓウエハ基板１０の表面の、ダイシングラインＤに
より区画された複数の素子領域Ｅ上にそれぞれエレメン
ト２を形成した後（図２(a) ）、上記ウエハ基板１０の
ダイシング領域Ｄに対応する部分に、上記ウエハ基板１
０の裏面側からストレートカット用ブレード２０により
所定深さのウエハ分割用溝１０ａを形成する（図２(b)
）。
【００２３】次に、上記ウエハ基板１０の裏面上にニッ
ケル層及び金層（図示せず）を順次メッキあるいは蒸着
してメタライズ層１１を形成する（図２(c) ）。その後
上記ウエハ基板１０のダイシング領域Ｄを上記ベベルカ
ット用ブレード３０により切断し、表面側から上記ウエ
ハ分割用溝１０ａに達するベベルカット溝１０ｂを形成
する（図２(d) ）。これにより上記半導体チップ１０１
をウエハ基板１０から切り出す。
【００２４】このように本実施例では、裏面側のウエハ
分割用溝１０ａ内面上に形成したメタライズ層１１を、
半導体チップ１０１の側面を保護する補強用メッキ金属
膜１３としたので、半導体チップ１０１のハンドリング
の際、ピンセット等で半導体チップを挟んでもピンセッ
トとチップ側面とが直接接触することはなく、半導体チ
ップ側面でのカケや割れの発生を回避することができ、
これにより半導体チップの歩留り，性能及び信頼性を向
上することができる。
【００２５】また上記半導体チップ１０１を、上記ウエ
ハ基板１０の、ウエハ分割用溝に対応する表面側部分を
断面台形形状のベベルカット用ブレード３０により切断
して、チップ上部側縁部を面取した構造としたので、半
導体チップ１０１のハンドリングの際、ピンセットとチ
ップ側面の、上記補強用メッキ金属膜１３以外の部分と
の接触によりカケや割れが発生するのを抑えることがで
きる。
【００２６】実施例２．図３は本発明の第２の実施例に
よる半導体装置である半導体チップを示す斜視図、図４
は該半導体チップを製造する方法を説明するための断面
図である。図において１０２は、その側面をストレート
カットしたチップ基板１ｂを有する半導体チップで、そ
の他の構造は上記第１実施例の半導体チップ１０１と同
一である。
【００２７】次に製造方法について説明する。上記実施
例と同様にしてウエハ基板１０の裏面側に分割用溝１０
ａを形成し、裏面側にメタライズ層１１を形成した後
（図４(a) ）、上記ウエハ基板１０の、ウエハ分割用溝
１０ａに対応する表面側部分を、断面長方形形状のスト
レートカット用ブレード２０によりストレートカットし
て半導体チップ１０２を得る（図４(b) ）。
【００２８】このような構成の第２実施例では、上記第
１実施例と同様、半導体チップ１０２をピンセット等で
挟んでハンドリングする際に生ずるチップ側面でのカケ
や割れの発生を防止することができる。
【００２９】実施例３．図５は本発明の第３の実施例に
よる半導体装置である半導体チップの構造を示す斜視
図、図６は上記半導体チップの製造方法を説明するため
の図である。図において１０３は本実施例の半導体チッ
プで、これは上記ＧａＡｓウエハ基板のウエハ分割用溝
１０ａ内に充填された充填金属層２３ａの一部を、上記
チップ基板１ａの、上部傾斜面以外の側面を保護する補
強用充填金属膜（側面保護膜）としたものである。
【００３０】次に製造方法について説明する。図２(b)
に示すようにウエハ基板１０の裏面にウエハ分割用溝１
０ａを形成した後、ウエハ基板裏面上にパルスメッキ法
等により下地の凹凸形状に沿って薄いニッケル膜（図示
せず）を形成し、その後全面にＡｕ膜を、これが上記ウ
エハ分割用溝１０ａ内に充満する程度の厚さになるよう
スパッタ法等により堆積し、さらに上記Ａｕ膜をこれが
裏面電極として適当な厚さとなるまで機械的に研磨する
（図６(a) ）。
【００３１】その後上記ウエハ基板１０をそのダイシン
グ領域Ｄに沿って表面側から所定深さ上記ベベルカット
用ブレード３０により切断し（図６ｂ) ）、続いてスト
レートカット用ブレード２０によりさらに上記ダイシン
グ領域Ｄを切断して、上記半導体ウエハ基板１ａの、上
記エレメント２を作り込んだ部分を分割し、上記構造の
半導体チップ１０３を得る（図６(c) ）。
【００３２】このような構成の第３の実施例では、上記
ウエハ分割用溝１０ａ内に充填された充填金属層２３ａ
の一部を、上記チップ側面を保護する補強用充填金属膜
２３としたので、上記実施例のようにウエハ分割用溝１
０ａ内に形成されたメタライズ層を側面保護膜としたも
のに比べて、上記側面保護膜の膜厚を厚くでき、チップ
側面の補強強度の増大を図ることができる。
【００３３】実施例４．図７は本発明の第４の実施例に
よる半導体装置である半導体チップの構造を説明するた
めの斜視図、図８は該半導体チップの製造方法を説明す
るための図である。図において、１０４は本実施例の半
導体チップで、これは上記ウエハ基板１０のウエハ分割
用溝１０ａ内に充填された充填絶縁層３３ｂの一部を、
上記半導体チップ１０４の側面を保護する補強用充填絶
縁膜（側面保護膜）３３としたものである。
【００３４】次に製造方法について説明する。図２(b)
に示すようにウエハ基板１０の裏面にウエハ分割用溝１
０ａを形成した後、基板裏面上の、該分割用溝１０ａ以
外の部分にニッケル層及び金層を順次形成して裏面電極
３を形成し、その後裏面全面にプラズマＣＶＤ法により
酸化シリコンあるいは窒化シリコンを、これが上記ウエ
ハ分割用溝１０ａ内に充満する程度の厚さに堆積して、
絶縁層３３ａを形成する（図８(a) ）。続いて上記絶縁
層３３ａを上記裏面電極３が露出するまで機械的に研磨
する（図８(b) ）。
【００３５】その後上記ウエハ基板１０をそのダイシン
グ領域Ｄに沿って表面側から所定深さ上記ベベルカット
用ブレード３０により切断し（図８(c) ）、続いてスト
レートカット用ブレード２０によりさらに上記ダイシン
グ領域Ｄを切断して、上記半導体ウエハ基板１ａの、上
記エレメント２を作り込んだ部分を分割し、上記構造の
半導体チップ１０４を得る（図８(d) ）。
【００３６】このような構成の第４の実施例では、上記
ウエハ分割用溝内に充填された充填絶縁部層３３ｂの一
部を、上記チップ側面を保護する補強用充填絶縁膜３３
としたので、側面保護膜を金属性部材で構成した上記各
実施例のものに比べて、裏面電極３と表面電極（図示せ
ず）との間に生ずる寄生容量を小さくでき、また側面保
護膜と表面電極とのショートの恐れを低減することがで
きる効果がある。
【００３７】なお上記実施例では、絶縁層として酸化シ
リコンあるいは窒化シリコンをプラズマＣＶＤ法により
堆積して絶縁層３３ａを形成する方法を示したが、上記
絶縁層３３ａは、酸化シリコンや窒化シリコンの組成を
含む液体をスピンコート等によりウエハ基板１０の裏面
上に塗布し、熱処理により焼き固めて形成するようにし
てもよく、また上記液体に代えて、ウエハ基板の構成材
料より脆弱性の低い樹脂をスピン塗布し熱処理して上記
絶縁層３３ａを形成するようにしてもよい。
【００３８】
【発明の効果】以上のようにこの発明に係る半導体装置
によれば、ウエハ裏面側のウエハ分割用溝の内面上に形
成した、半導体ウエハの構成物質より脆弱性の低い物質
からなる膜を、半導体チップ側面を保護する側面保護膜
としたので、半導体チップのハンドリングの際、ピンセ
ット等で半導体チップを挟んでもピンセットとチップ側
面とが直接接触することはなく、半導体チップ側面での
カケや割れの発生を回避することができ、これにより半
導体チップの製造歩留り，性能及び信頼性を向上するこ
とができる効果がある。
【００３９】またこの発明によれば上記半導体装置にお
いて、上記半導体チップを、上記半導体ウエハの、ウエ
ハ分割用溝に対応する表面側部分を断面台形形状のベベ
ルカット用ブレードにより切断して、チップ上部側縁部
を面取した構造としたので、半導体チップのハンドリン
グの際、ピンセットとチップ側面の、上記側面保護膜以
外の部分との接触によりカケや割れが発生するのを抑え
ることができる効果がある。
【００４０】またこの発明によれば上記半導体装置にお
いて、上記ウエハ分割用溝内に充填された、半導体ウエ
ハの構成物質より脆弱性の低い物質からなる充填物の一
部を、上記チップ側面を保護する側面保護膜としたの
で、該側面保護膜を厚く形成でき、該側面保護膜による
チップ側面の補強強度を増大することができる効果があ
る。
【００４１】この発明によれば上記半導体装置におい
て、上記ウエハ分割用溝内に充填された充填絶縁物の一
部を、上記チップ側面を保護する側面保護膜としたの
で、該側面保護膜を金属性部材で構成したものに比べ
て、裏面電極と表面電極との間に生ずる寄生容量を小さ
くでき、また側面保護膜と表面電極とのショートの恐れ
を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置であ
る、ベベルカットを施した半導体チップを示す斜視図で
ある。
【図２】上記ベベルカットを適用した半導体チップを製
造する方法を説明するための断面図である。
【図３】本発明の第２の実施例による半導体装置であ
る、ストレートカットを施した半導体チップを示す斜視
図である。
【図４】上記ストレートカットを適用した半導体チップ
の製造方法を説明するための断面図である。
【図５】本発明の第３の実施例による半導体装置であ
る、チップ側面の保護膜としてウエハ分割用溝内の充填
物の一部を用いた半導体チップを示す斜視図である。
【図６】上記第３実施例の半導体チップを製造する方法
を説明するための断面図である。
【図７】本発明の第４の実施例による半導体装置とし
て、チップ側面の保護膜としてウエハ分割用溝内の充填
絶縁物の一部を用いた半導体チップを示す斜視図であ
る。
【図８】上記第４実施例の半導体チップを製造する方法
を説明するための断面図である。
【図９】従来の半導体装置としてベベルカットを適用し
た半導体チップを示す斜視図である。
【図１０】従来の半導体チップの製造方法を説明するた
めの図である。
【図１１】従来の半導体チップのハンドリング状態を示
す図である。
【符号の説明】
１ａ，１ｂ 半導体チップ基板 ２ エレメント ３ 裏面電極 １０ 半導体ウエハ基板 １０ａ ウエハ分割用溝 １０ｂ ベベルカット溝 １０ｃ ストレートカット溝 １１ メタライズ層 １３ 補強用メッキ金属膜（側面保護膜） ２０ ストレートカット用ブレード ２３ 補強用充填金属膜（側面保護膜） ２３ａ 充填金属層 ３０ ベベルカット用ブレード ３３ 補強用充填絶縁膜（側面保護膜） ３３ａ 絶縁層 ３３ｂ 充填絶縁層 １０１，１０２，１０３，１０４ 半導体チップ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウエハ表面の、所定の区画ライン
    により仕切られた複数の素子領域内にそれぞれ回路素子
    を形成し、上記半導体ウエハ裏面側から上記区画ライン
    に沿ってウエハ分割用溝を形成し、隣接する各素子領域
    を該ウエハ分割用溝部分にて切離して半導体チップとし
    てなる半導体装置において、 上記半導体チップは、 上記ウエハ分割用溝の内面上に形成された、半導体ウエ
    ハの構成物質より脆弱性の低い物質からなる膜を、チッ
    プ側面を保護する側面保護膜として有するものであるこ
    とを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 上記半導体チップは、 上記ウエハ分割用溝内面上にメッキあるいは蒸着により
    形成されたメタライズ層を、上記チップ側面を保護する
    側面保護膜として有するものであることを特徴とする半
    導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 上記半導体チップは、 上記半導体ウエハの、ウエハ分割用溝に対応する表面側
    部分を、断面台形形状のダイシングブレードによりベベ
    ルカットしてなるものであることを特徴とする半導体装
    置。
  4. 【請求項４】 請求項２記載の半導体装置において、 上記半導体チップは、 上記半導体ウエハの、ウエハ分割用溝に対応する表面側
    部分を、断面長方形形状のダンシングブレードによりス
    トレートカットしてなるものであることを特徴とする半
    導体装置。
  5. 【請求項５】 請求項１記載の半導体装置において、 上記半導体チップは、 上記ウエハ分割用溝内に充填された、半導体ウエハの構
    成物質より脆弱性の低い物質からなる充填物の一部を、
    上記チップ側面を保護する側面保護膜として有するもの
    であることを特徴とする半導体装置。
  6. 【請求項６】 請求項１記載の半導体装置において、 上記半導体チップは、 上記ウエハ分割用溝内に充填された充填絶縁物の一部
    を、上記チップ側面を保護する側面保護膜として有する
    ものであることを特徴とする半導体装置。
JP34166492A 1992-11-27 1992-11-27 半導体装置 Pending JPH06169015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34166492A JPH06169015A (ja) 1992-11-27 1992-11-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34166492A JPH06169015A (ja) 1992-11-27 1992-11-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH06169015A true JPH06169015A (ja) 1994-06-14

Family

ID=18347838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34166492A Pending JPH06169015A (ja) 1992-11-27 1992-11-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH06169015A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044141A (ja) * 1999-07-30 2001-02-16 Nippon Sheet Glass Co Ltd 半導体基板の切断方法
WO2003049152A3 (en) * 2001-11-30 2004-02-26 Intel Corp Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
JP2012158817A (ja) * 2011-02-02 2012-08-23 Denki Kagaku Kogyo Kk アルミニウム−ダイヤモンド系複合体及びその製造方法
JP2018182095A (ja) * 2017-04-14 2018-11-15 新日本無線株式会社 半導体装置およびその製造方法
JP2019175989A (ja) * 2018-03-28 2019-10-10 三菱電機株式会社 半導体装置
JP2021019167A (ja) * 2019-07-24 2021-02-15 Tdk株式会社 電子部品内蔵基板及びその製造方法
JP2021097090A (ja) * 2019-12-13 2021-06-24 株式会社デンソー 半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044141A (ja) * 1999-07-30 2001-02-16 Nippon Sheet Glass Co Ltd 半導体基板の切断方法
JP4581158B2 (ja) * 1999-07-30 2010-11-17 富士ゼロックス株式会社 半導体基板の切断方法
WO2003049152A3 (en) * 2001-11-30 2004-02-26 Intel Corp Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US6812548B2 (en) 2001-11-30 2004-11-02 Intel Corporation Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US7064014B2 (en) 2001-11-30 2006-06-20 Intel Corporation Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
CN100334711C (zh) * 2001-11-30 2007-08-29 英特尔公司 用于与散热器有效热接触的、微电子管芯侧面上的背面金属化
JP2012158817A (ja) * 2011-02-02 2012-08-23 Denki Kagaku Kogyo Kk アルミニウム−ダイヤモンド系複合体及びその製造方法
JP2018182095A (ja) * 2017-04-14 2018-11-15 新日本無線株式会社 半導体装置およびその製造方法
JP2019175989A (ja) * 2018-03-28 2019-10-10 三菱電機株式会社 半導体装置
JP2021019167A (ja) * 2019-07-24 2021-02-15 Tdk株式会社 電子部品内蔵基板及びその製造方法
JP2021097090A (ja) * 2019-12-13 2021-06-24 株式会社デンソー 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6856026B2 (en) Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
US4722130A (en) Method of manufacturing a semiconductor device
JPH0834264B2 (ja) 半導体装置およびその製造方法
US6276995B1 (en) Electronic component and method of manufacturing same
US5302554A (en) Method for producing semiconductor device
JP2000260910A (ja) 半導体装置および半導体装置の製造方法
JPH06169015A (ja) 半導体装置
JP2001203172A (ja) 半導体素子を半導体ウェーハから切り離すための装置
JPS59186345A (ja) 半導体装置の製造方法
US5661091A (en) Method of manufacturing a semiconductor device having PN junctions separated by depressions
KR100433870B1 (ko) 다수의 소자를 갖는 집적 회로 및 그것의 제조 방법
JPS6134974A (ja) シリコン半導体素子及びその製造方法
US20220028699A1 (en) Chip-substrate composite semiconductor device
EP4044432A1 (en) Semiconductor device having conductive via offset structure, power supply structure, and electronic device
GB2027272A (en) Semiconductor devices
KR100361601B1 (ko) 반도체 장치
JPH03159153A (ja) 半導体基板の分割方法
JP3467181B2 (ja) 半導体装置の製造方法
EP0603973A2 (en) Method of manufacturing a semiconductor device provided with a number of pn junctions separated each time by depression, and semiconductor device provided with a number of pn junctions separated each time by a depression.
JPS6347358B2 (ja)
JPH07120642B2 (ja) 半導体装置およびその製造方法
JPH08236690A (ja) 三次元実装モジュール及びその製造方法
JPS60127762A (ja) 半導体装置とその製造方法
US7507620B2 (en) Low-capacity vertical diode
JP2785730B2 (ja) 半導体集積回路装置