JP2785730B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2785730B2 JP2785730B2 JP6339127A JP33912794A JP2785730B2 JP 2785730 B2 JP2785730 B2 JP 2785730B2 JP 6339127 A JP6339127 A JP 6339127A JP 33912794 A JP33912794 A JP 33912794A JP 2785730 B2 JP2785730 B2 JP 2785730B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- semiconductor substrate
- metal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、モールド樹脂封止する
半導体装置に関し、熱衝撃などの応力に耐え、且つ回路
動作時の放熱性を高めて高信頼性を維持した半導体構造
を有する半導体集積回路装置に関するものである。
半導体装置に関し、熱衝撃などの応力に耐え、且つ回路
動作時の放熱性を高めて高信頼性を維持した半導体構造
を有する半導体集積回路装置に関するものである。
【０００２】
【従来の技術】従来より、樹脂封止する半導体装置にお
いては、樹脂封止時に加わる熱衝撃などの応力或るいは
回路動作時の発熱から半導体装置の特性劣化を保護し、
信頼性向上を配慮した半導体構造を有した半導体集積回
路装置について、例えば、特開昭６２−１５０８５９
号、特開平１−２６１８５０号が提案されている。
いては、樹脂封止時に加わる熱衝撃などの応力或るいは
回路動作時の発熱から半導体装置の特性劣化を保護し、
信頼性向上を配慮した半導体構造を有した半導体集積回
路装置について、例えば、特開昭６２−１５０８５９
号、特開平１−２６１８５０号が提案されている。
【０００３】この従来技術について、図７、図８に示
す。図７は、配線層を被覆する表面保護膜に直接凹凸面
を設けたもので、半導体基板（１１）上に絶縁膜（１
２）、電極（１４）、保護膜（１５）が形成されてお
り、保護膜（１５）に直接凹凸（１７）が設けられた構
造のものである。また、図８は、周縁領域に封止樹脂と
の密着性大なる接着層を設けたもので、半導体基板（１
１）上に無機材料膜（１２）、電極（１４）、保護膜
（１５）が形成されており、半導体装置の周縁領域（１
３）に接着層（１８）が設けられた構造ものである。
す。図７は、配線層を被覆する表面保護膜に直接凹凸面
を設けたもので、半導体基板（１１）上に絶縁膜（１
２）、電極（１４）、保護膜（１５）が形成されてお
り、保護膜（１５）に直接凹凸（１７）が設けられた構
造のものである。また、図８は、周縁領域に封止樹脂と
の密着性大なる接着層を設けたもので、半導体基板（１
１）上に無機材料膜（１２）、電極（１４）、保護膜
（１５）が形成されており、半導体装置の周縁領域（１
３）に接着層（１８）が設けられた構造ものである。
【０００４】
【発明が解決しようとする課題】上記従来技術の半導体
装置の構造にあっては、以下に記載されるような問題点
があった。 （イ）例えば、特開昭６２−１５０８５９においては、
配線層を被覆する表面保護膜としてのポリイミド膜に直
接凹凸面を設けた構造にあっては、表面保護膜の部分的
削除によって凹部を形成し、その膜厚の一様性を意図的
に無くしたことで配線層に対する応力をより受け易くな
っており、配線間のみならず配線層間の絶縁性劣化、接
続特性不良など発生し易いという欠点があった。またこ
の構造では、回路動作時に発生する熱の放熱には全くな
らないという問題点もあった。
装置の構造にあっては、以下に記載されるような問題点
があった。 （イ）例えば、特開昭６２−１５０８５９においては、
配線層を被覆する表面保護膜としてのポリイミド膜に直
接凹凸面を設けた構造にあっては、表面保護膜の部分的
削除によって凹部を形成し、その膜厚の一様性を意図的
に無くしたことで配線層に対する応力をより受け易くな
っており、配線間のみならず配線層間の絶縁性劣化、接
続特性不良など発生し易いという欠点があった。またこ
の構造では、回路動作時に発生する熱の放熱には全くな
らないという問題点もあった。
【０００５】（ロ）例えば、特開平１−２６１８５０に
おいては、半導体装置の周縁領域に封止樹脂との密着性
大なる金属などの接着層を設けた構造をとっている。こ
の構造にあっては、封止樹脂と表面保護膜との密着性
は、半導体装置の周縁部では効果はあっても、半導体装
置全表面に対する密着性に対しては改善はなく、樹脂封
止時に加わる熱衝撃によってクラック（空隙）が生じ、
半導体装置の耐湿性が損なわれるという現象を完全に回
避できないという問題点があった。また、回路動作時の
内部発熱に対しては、この構造ではその放熱に対し全く
解決されないという問題点もあった。
おいては、半導体装置の周縁領域に封止樹脂との密着性
大なる金属などの接着層を設けた構造をとっている。こ
の構造にあっては、封止樹脂と表面保護膜との密着性
は、半導体装置の周縁部では効果はあっても、半導体装
置全表面に対する密着性に対しては改善はなく、樹脂封
止時に加わる熱衝撃によってクラック（空隙）が生じ、
半導体装置の耐湿性が損なわれるという現象を完全に回
避できないという問題点があった。また、回路動作時の
内部発熱に対しては、この構造ではその放熱に対し全く
解決されないという問題点もあった。
【０００６】本発明は、モールド樹脂封止する半導体装
置の表面保護膜の構造において、モールド樹脂封入時に
おける熱衝撃に対しても、また回路動作時における発熱
に対しても、半導体装置の受ける損傷を軽減し、信頼性
が損なわれることのない半導体構造を有する半導体集積
回路装置を提供することを目的としている。
置の表面保護膜の構造において、モールド樹脂封入時に
おける熱衝撃に対しても、また回路動作時における発熱
に対しても、半導体装置の受ける損傷を軽減し、信頼性
が損なわれることのない半導体構造を有する半導体集積
回路装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
のもので、本発明は、半導体基板と、該半導体基板上に
形成された電極と、前記半導体基板上に絶縁膜を介さず
直接設置されたダミー金属電極と、前記半導体基板を被
覆し前記電極及び前記ダミー金属電極の上方が開口され
た表面保護膜と、該表面保護膜の全表面及び前記ダミー
金属電極の上面とを覆う金属層と、前記半導体基板及び
前記表面保護膜を封止するモールド樹脂体とを有するこ
とを特徴とする半導体集積回路装置である。
のもので、本発明は、半導体基板と、該半導体基板上に
形成された電極と、前記半導体基板上に絶縁膜を介さず
直接設置されたダミー金属電極と、前記半導体基板を被
覆し前記電極及び前記ダミー金属電極の上方が開口され
た表面保護膜と、該表面保護膜の全表面及び前記ダミー
金属電極の上面とを覆う金属層と、前記半導体基板及び
前記表面保護膜を封止するモールド樹脂体とを有するこ
とを特徴とする半導体集積回路装置である。
【０００８】また本発明は、半導体基板と、該半導体基
板上に形成された電極と、該半導体基板を被覆し前記電
極の上方が開口された表面保護膜と、網目状、斑点状あ
るいはストライプ状の形状に形成され、該形状で前記表
面保護膜の全表面を覆い前記表面保護膜と接着されてい
る金属層と、前記半導体基板及び前記表面保護膜を封止
するモールド樹脂体とを有することを特徴とする半導体
集積回路装置である。また本発明は、前記金属層が、高
融点金属もしくは高融点金属の窒化物又は化合物である
ことを特徴とする半導体集積回路装置である。また本発
明は、前記金属層が、高融点金属もしくは高融点金属の
窒化物又は化合物の組合わせによる積層膜からなること
を特徴とする半導体集積回路装置である。また本発明
は、前記ダミー電極が、前記半導体基板の少なくともコ
ーナー部に設けられていることを特徴とする半導体集積
回路装置である。
板上に形成された電極と、該半導体基板を被覆し前記電
極の上方が開口された表面保護膜と、網目状、斑点状あ
るいはストライプ状の形状に形成され、該形状で前記表
面保護膜の全表面を覆い前記表面保護膜と接着されてい
る金属層と、前記半導体基板及び前記表面保護膜を封止
するモールド樹脂体とを有することを特徴とする半導体
集積回路装置である。また本発明は、前記金属層が、高
融点金属もしくは高融点金属の窒化物又は化合物である
ことを特徴とする半導体集積回路装置である。また本発
明は、前記金属層が、高融点金属もしくは高融点金属の
窒化物又は化合物の組合わせによる積層膜からなること
を特徴とする半導体集積回路装置である。また本発明
は、前記ダミー電極が、前記半導体基板の少なくともコ
ーナー部に設けられていることを特徴とする半導体集積
回路装置である。
【０００９】また本発明は、半導体基板と、該半導体基
板上に形成された電極と、該半導体基板を被覆し前記電
極の上方が開口された表面保護膜と、前記表面保護膜の
全表面を覆い該全表面と接着されている金属層と、前記
半導体基板及び前記表面保護膜を封止するモールド樹脂
体とを有する半導体集積回路装置において、前記金属層
が金属膜もしくは金属の窒化物又は化合物の組合わせか
らなる積層膜からなり、該積層膜の一部の金属膜に部分
的欠如があり、前記金属層の上面に凹凸面が形成される
ことを特徴とする半導体集積回路装置である。さらに、
前記部分的欠如により前記積層膜の一部の金属膜が、網
目状、斑点状あるいはストライプ状の形状に形成される
ことを特徴とする半導体集積回路装置である。
板上に形成された電極と、該半導体基板を被覆し前記電
極の上方が開口された表面保護膜と、前記表面保護膜の
全表面を覆い該全表面と接着されている金属層と、前記
半導体基板及び前記表面保護膜を封止するモールド樹脂
体とを有する半導体集積回路装置において、前記金属層
が金属膜もしくは金属の窒化物又は化合物の組合わせか
らなる積層膜からなり、該積層膜の一部の金属膜に部分
的欠如があり、前記金属層の上面に凹凸面が形成される
ことを特徴とする半導体集積回路装置である。さらに、
前記部分的欠如により前記積層膜の一部の金属膜が、網
目状、斑点状あるいはストライプ状の形状に形成される
ことを特徴とする半導体集積回路装置である。
【００１０】
【作用】本発明においては、上記のように、半導体素子
及び配線層表面を被覆する表面保護膜の表面上に導体層
を形成し存在させたもので、この表面保護膜上の導体層
は、その表面保護膜上に凹凸形状を有して存在させるこ
とから、表面の表面積が増大し、封止されるモールド樹
脂との密着強度が増大する。そして、導体層の材質をモ
ールド樹脂と表面保護膜との密着性に富む高融点金属等
を選択して形成すれば、さらにその密着強度を向上させ
ることに有効である。
及び配線層表面を被覆する表面保護膜の表面上に導体層
を形成し存在させたもので、この表面保護膜上の導体層
は、その表面保護膜上に凹凸形状を有して存在させるこ
とから、表面の表面積が増大し、封止されるモールド樹
脂との密着強度が増大する。そして、導体層の材質をモ
ールド樹脂と表面保護膜との密着性に富む高融点金属等
を選択して形成すれば、さらにその密着強度を向上させ
ることに有効である。
【００１１】そのことによって、モールド樹脂封止時の
熱衝撃に対しクラック（空隙）発生を未然に防止し、耐
湿性に対する高信頼性を維持するように働くものであ
る。また、導体層を半導体基板に絶縁膜を介せず直接設
置されたダミー電極に接着させた構造を以って形成して
いるため、表面保護膜上の導体層の存在とによって、半
導体装置の回路動作時に発生する内部発熱は効率よく放
熱され、半導体装置のダメージをより低減するように働
くものである。
熱衝撃に対しクラック（空隙）発生を未然に防止し、耐
湿性に対する高信頼性を維持するように働くものであ
る。また、導体層を半導体基板に絶縁膜を介せず直接設
置されたダミー電極に接着させた構造を以って形成して
いるため、表面保護膜上の導体層の存在とによって、半
導体装置の回路動作時に発生する内部発熱は効率よく放
熱され、半導体装置のダメージをより低減するように働
くものである。
【００１２】
【実施例】本発明の実施例について図面を参照して説明
する。 ［実施例１］本発明の一実施例を図１、図２（ａ）
（ｂ）で説明する図１は、本発明の一実施例の半導体装
置の電極部の部分断面図を示したものであり、図２
（ａ）（ｂ）は半導体装置の製法を示す工程順序図であ
る。この実施例によれば、本発明の半導体装置は、半導
体基板（シリコン）（１）と、この半導体基板（１）の
絶縁膜（２）上に形成されたＡｌ膜又はＡｌを主成分と
する、例えばＣｕなどを含有させた合金膜からなる配線
層（３）と電極（４）（以下の説明で、それぞれ単にＡ
ｌ配線層、Ａｌ電極と呼ぶ）と、このＡｌ配線層（３）
を含む半導体素子の全表面を被覆してなる表面保護膜
（５）と、この表面保護膜（５）上に形成した導体層
（６）とを含んだ構成を形成する。
する。 ［実施例１］本発明の一実施例を図１、図２（ａ）
（ｂ）で説明する図１は、本発明の一実施例の半導体装
置の電極部の部分断面図を示したものであり、図２
（ａ）（ｂ）は半導体装置の製法を示す工程順序図であ
る。この実施例によれば、本発明の半導体装置は、半導
体基板（シリコン）（１）と、この半導体基板（１）の
絶縁膜（２）上に形成されたＡｌ膜又はＡｌを主成分と
する、例えばＣｕなどを含有させた合金膜からなる配線
層（３）と電極（４）（以下の説明で、それぞれ単にＡ
ｌ配線層、Ａｌ電極と呼ぶ）と、このＡｌ配線層（３）
を含む半導体素子の全表面を被覆してなる表面保護膜
（５）と、この表面保護膜（５）上に形成した導体層
（６）とを含んだ構成を形成する。
【００１３】なお、配線層を含む半導体素子表面の保護
膜としての表面保護膜を形成する方法としては、まずＣ
ＶＤ法によってＳｉＮ膜あるいはＰＳＧ膜をパッシベー
ション膜として形成し、次いでその膜上にポリイミド等
の有機高分子材料膜を半導体保護膜として形成した積層
構造とすることがより一般的である。この実施例及び以
下の説明では一つの表面護膜として取り扱うものとす
る。
膜としての表面保護膜を形成する方法としては、まずＣ
ＶＤ法によってＳｉＮ膜あるいはＰＳＧ膜をパッシベー
ション膜として形成し、次いでその膜上にポリイミド等
の有機高分子材料膜を半導体保護膜として形成した積層
構造とすることがより一般的である。この実施例及び以
下の説明では一つの表面護膜として取り扱うものとす
る。
【００１４】この導体層（６）を形成するにあたって
は、従来の半導体装置製造手法を用いる。すなわち、図
２（ａ）に示すように半導体基板（１）の絶縁膜（２）
上にＡｌ配線層（３）、Ａｌ電極（４）、表面保護膜
（５）を形成し、この表面に図２（ｂ）に示すように高
融点金属として例えばＣｕを電子ビーム蒸着法で付着さ
せる。次いでホトリソグラフィ技術を用いてＡｌ電極
（４）上のＣｕ膜をエッチング除去し、露出したＡｌ電
極（４）上の表面保護膜（５）を除去すれば、図１に示
す所望の構造が得られる。エッチング除去に際しては、
プラズマエッチング法を用いれば選択比を適切に選定し
て、一気に図１のパターンは構成できる。
は、従来の半導体装置製造手法を用いる。すなわち、図
２（ａ）に示すように半導体基板（１）の絶縁膜（２）
上にＡｌ配線層（３）、Ａｌ電極（４）、表面保護膜
（５）を形成し、この表面に図２（ｂ）に示すように高
融点金属として例えばＣｕを電子ビーム蒸着法で付着さ
せる。次いでホトリソグラフィ技術を用いてＡｌ電極
（４）上のＣｕ膜をエッチング除去し、露出したＡｌ電
極（４）上の表面保護膜（５）を除去すれば、図１に示
す所望の構造が得られる。エッチング除去に際しては、
プラズマエッチング法を用いれば選択比を適切に選定し
て、一気に図１のパターンは構成できる。
【００１５】なお、Ａｌ電極（４）上の表面保護膜がパ
ッシベーション膜とポリイミド膜との積層構造とする場
合には、あらかじめパッシベーション膜をパターニング
に用いるホトレジスト膜との選択比を１：１にしてＣＶ
Ｄ法でエッチングしておくことは望ましい。製造プロセ
スのユラギに対しより正確なパターニングが形成できる
からである。
ッシベーション膜とポリイミド膜との積層構造とする場
合には、あらかじめパッシベーション膜をパターニング
に用いるホトレジスト膜との選択比を１：１にしてＣＶ
Ｄ法でエッチングしておくことは望ましい。製造プロセ
スのユラギに対しより正確なパターニングが形成できる
からである。
【００１６】上記実施例の説明では、導体層を形成する
にあたり、高融点金属としてＣｕの単層を用いた場合に
ついて述べたが、高融点金属の化合物も含めて、例えば
Ｍｏ、Ｎｉ、Ｃｒ、Ｔｉ、Ｗ、ＴｉＮ、ＴｉＷなどの単
層、あるいはＣｕを含めてそれらの組み合わせによる積
層としても同様の効果が得られる。ここに、Ｍｏ、Ｎ
ｉ、Ｃｒ、Ｔｉの各金属膜は電子ビーム蒸着法で、Ｔ
ｉ、ＴｉＷはそれぞれの金属をターゲットとした通常の
スパッタ法で、ＴｉＮはＴｉ板をターゲットとしてＮ２
ガスを導入したスパッタ法で堆積できる。Ｗ膜は一般に
は、反応ガスとしてＷＦ６とＨ２の混合ガスを用いたＣ
ＶＤ法で堆積する。なお、上記の金属を使用する限り、
ダミー電極としてのＡｌ膜上に直接付着させても、熱処
理工程でＡｌ膜への熱拡散現象は起こらず問題はない。
この点Ａｕは単層としては適さず、バリヤ金属が必要と
なる。
にあたり、高融点金属としてＣｕの単層を用いた場合に
ついて述べたが、高融点金属の化合物も含めて、例えば
Ｍｏ、Ｎｉ、Ｃｒ、Ｔｉ、Ｗ、ＴｉＮ、ＴｉＷなどの単
層、あるいはＣｕを含めてそれらの組み合わせによる積
層としても同様の効果が得られる。ここに、Ｍｏ、Ｎ
ｉ、Ｃｒ、Ｔｉの各金属膜は電子ビーム蒸着法で、Ｔ
ｉ、ＴｉＷはそれぞれの金属をターゲットとした通常の
スパッタ法で、ＴｉＮはＴｉ板をターゲットとしてＮ２
ガスを導入したスパッタ法で堆積できる。Ｗ膜は一般に
は、反応ガスとしてＷＦ６とＨ２の混合ガスを用いたＣ
ＶＤ法で堆積する。なお、上記の金属を使用する限り、
ダミー電極としてのＡｌ膜上に直接付着させても、熱処
理工程でＡｌ膜への熱拡散現象は起こらず問題はない。
この点Ａｕは単層としては適さず、バリヤ金属が必要と
なる。
【００１７】［実施例２］次に、本発明の第２の実施例
を図３に示す。図３は、第２の実施例の半導体装置の電
極部の部分断面図を示したものである。この実施例によ
る半導体装置は上記した実施例１と同様の構成を有して
いる。この構成にあって異なる点は、導体層（６）の構
造であり、表面保護膜（５）表面の導体層（６）を網
目、斑点あるいはストライプ状等の形状に形成し、凹凸
形状を形成することにある。凹凸形状の形成するにあた
っては、上記実施例１で説明した図２（ａ）においてＡ
ｌ電極（４）上のＣｕ膜をエッチング除去するホトリソ
グラフィ技術で、網目、斑点あるいはストライプ状の形
状に対応させたホトレジストマークを使用すればよい。
を図３に示す。図３は、第２の実施例の半導体装置の電
極部の部分断面図を示したものである。この実施例によ
る半導体装置は上記した実施例１と同様の構成を有して
いる。この構成にあって異なる点は、導体層（６）の構
造であり、表面保護膜（５）表面の導体層（６）を網
目、斑点あるいはストライプ状等の形状に形成し、凹凸
形状を形成することにある。凹凸形状の形成するにあた
っては、上記実施例１で説明した図２（ａ）においてＡ
ｌ電極（４）上のＣｕ膜をエッチング除去するホトリソ
グラフィ技術で、網目、斑点あるいはストライプ状の形
状に対応させたホトレジストマークを使用すればよい。
【００１８】この場合、導体層（６）の凹凸は、Ｃｕ金
属の有無で形成され、金属層の存在する部分が凸部
（７）で、存在しない部分が凹部（８）をそれぞれ形成
することになる。このとき凹部（８）には表面保護膜
（５）の例えばポリイミド膜が露出することになる。な
お、この実施例２において、導体層（６）の凹凸をＣｕ
のエッチング除去により形成したが、所望のパターンマ
スクを使用した蒸着法によって表面保護膜（５）の表面
に直接Ｃｕを付着することもできる。エッチング条件
が、そのウエット法あるいはプラズマＣＶＤ法において
も難しい金属の場合には有効である。導体層（６）を直
接付着させるこの製造方法にあっては、Ａｌ電極（４）
上の表面保護膜（５）はあらかじめ除去しておくことが
できる。蒸着用マスクにこの点を考慮しておけば良いか
らである。
属の有無で形成され、金属層の存在する部分が凸部
（７）で、存在しない部分が凹部（８）をそれぞれ形成
することになる。このとき凹部（８）には表面保護膜
（５）の例えばポリイミド膜が露出することになる。な
お、この実施例２において、導体層（６）の凹凸をＣｕ
のエッチング除去により形成したが、所望のパターンマ
スクを使用した蒸着法によって表面保護膜（５）の表面
に直接Ｃｕを付着することもできる。エッチング条件
が、そのウエット法あるいはプラズマＣＶＤ法において
も難しい金属の場合には有効である。導体層（６）を直
接付着させるこの製造方法にあっては、Ａｌ電極（４）
上の表面保護膜（５）はあらかじめ除去しておくことが
できる。蒸着用マスクにこの点を考慮しておけば良いか
らである。
【００１９】なお、実施例２において、導体層をＣｕの
単層として説明したが、上記実施例１と同様に、他の高
融点金属等を用いても、又それら高融点金属等の組み合
わせによる積層とすることもできる。この積層とする場
合に、例えば、Ｔｉ−ＴｉＮの組み合わせは付着膜の密
着性のみならず膜の形成上において優れている。ＴｉＮ
膜はスパッタターゲットとしてＴｉを用い、放電ガスと
してアルゴンと窒素の混合ガスを用いて形成できるの
で、Ｔｉ膜の形成と同一のスパッタ装置で、しかもスパ
ッタチャンバーの真空度を破ることなく堆積できる点で
生産性の効率は良い。
単層として説明したが、上記実施例１と同様に、他の高
融点金属等を用いても、又それら高融点金属等の組み合
わせによる積層とすることもできる。この積層とする場
合に、例えば、Ｔｉ−ＴｉＮの組み合わせは付着膜の密
着性のみならず膜の形成上において優れている。ＴｉＮ
膜はスパッタターゲットとしてＴｉを用い、放電ガスと
してアルゴンと窒素の混合ガスを用いて形成できるの
で、Ｔｉ膜の形成と同一のスパッタ装置で、しかもスパ
ッタチャンバーの真空度を破ることなく堆積できる点で
生産性の効率は良い。
【００２０】［実施例３］次に、本発明の第３の実施例
を図４に示す。この実施例３は、導体層（６）を凹凸面
を有した構造とするものである。図４に示すように、こ
の実施例の半導体装置は、上記実施例２と同様の構成を
有しており、構成上異なる点は、導体層（６）を積層膜
として上層にあたる金属の部分的欠如によって凹凸形状
を形成する点にある。この場合、凹部（８）には下層金
属が露出していることになる。この構成を有した導体層
の形成の仕方としては、金属膜の付着法、そのエッチン
グ除去法と所望パターンを用いたホトリソグラフィ技術
との三者の組み合わせで自由に選択できる。その一つの
方法として、上記実施例で示した方法以外に、いわゆる
レプリカ法を用いて狙いの導体層パターンを形成でき
る。この場合パターニングのためのホトレジスト膜は粘
度の高いホトレジストを用い厚く塗布すればより高い凸
面を形成できる。Ａｌ電極上はマスク・パターンによっ
て導体層の付着しない配慮が必要となる。
を図４に示す。この実施例３は、導体層（６）を凹凸面
を有した構造とするものである。図４に示すように、こ
の実施例の半導体装置は、上記実施例２と同様の構成を
有しており、構成上異なる点は、導体層（６）を積層膜
として上層にあたる金属の部分的欠如によって凹凸形状
を形成する点にある。この場合、凹部（８）には下層金
属が露出していることになる。この構成を有した導体層
の形成の仕方としては、金属膜の付着法、そのエッチン
グ除去法と所望パターンを用いたホトリソグラフィ技術
との三者の組み合わせで自由に選択できる。その一つの
方法として、上記実施例で示した方法以外に、いわゆる
レプリカ法を用いて狙いの導体層パターンを形成でき
る。この場合パターニングのためのホトレジスト膜は粘
度の高いホトレジストを用い厚く塗布すればより高い凸
面を形成できる。Ａｌ電極上はマスク・パターンによっ
て導体層の付着しない配慮が必要となる。
【００２１】［実施例４］次に、本発明の第４の実施例
を図５、図６（ａ）（ｂ）に示す。この実施例４におい
ては、半導体基板（１）上に直接形成されたダミー電極
（９）が存在する場合において、導体層（６）を形成さ
れた構造を有するものである。図５に見られるように、
この実施例４の半導体装置は、半導体基板（１）上に直
接形成されたダミーＡｌ電極（９）と絶縁膜（２）上に
内部半導体素子（図示されていない）と接続しているＡ
ｌ電極（４）と、半導体素子の全表面を被覆している表
面保護膜（５）と、この表面保護膜（５）上に形成され
ダミーＡｌ電極（９）上にも接続して被覆した導体層
（６）とを含んだ構成を形成する。前記実施例の構造と
はダミーＡｌ電極（９）の存在有無が異なる点である。
を図５、図６（ａ）（ｂ）に示す。この実施例４におい
ては、半導体基板（１）上に直接形成されたダミー電極
（９）が存在する場合において、導体層（６）を形成さ
れた構造を有するものである。図５に見られるように、
この実施例４の半導体装置は、半導体基板（１）上に直
接形成されたダミーＡｌ電極（９）と絶縁膜（２）上に
内部半導体素子（図示されていない）と接続しているＡ
ｌ電極（４）と、半導体素子の全表面を被覆している表
面保護膜（５）と、この表面保護膜（５）上に形成され
ダミーＡｌ電極（９）上にも接続して被覆した導体層
（６）とを含んだ構成を形成する。前記実施例の構造と
はダミーＡｌ電極（９）の存在有無が異なる点である。
【００２２】この実施例４で、所望の導体層（６）を形
成するには、図６（ａ）に示すように、半導体基板
（１）上にダミーＡｌ電極（９）、絶縁膜（２）上にＡ
ｌ配線（３）、Ａｌ電極（４）を形成し、ダミーＡｌ電
極（９）上を残して表面保護膜（５）を形成する。この
表面上に図６（ｂ）に示すように、高融点金属として、
例えばＣｕを電子ビーム蒸着法等で付着させる。次いで
上記実施例１と同様の手法で、Ａｌ電極（４）上の導体
層（６）、表面保護膜（５）を除去すれば、図５に示す
ような所望の構造が得られる。
成するには、図６（ａ）に示すように、半導体基板
（１）上にダミーＡｌ電極（９）、絶縁膜（２）上にＡ
ｌ配線（３）、Ａｌ電極（４）を形成し、ダミーＡｌ電
極（９）上を残して表面保護膜（５）を形成する。この
表面上に図６（ｂ）に示すように、高融点金属として、
例えばＣｕを電子ビーム蒸着法等で付着させる。次いで
上記実施例１と同様の手法で、Ａｌ電極（４）上の導体
層（６）、表面保護膜（５）を除去すれば、図５に示す
ような所望の構造が得られる。
【００２３】また、この実施例４においては、導体層
（６）は単層のしかも凹凸形状のない一様な膜とした場
合について説明したが、導体層（６）の金属の選択、又
その形成方法は前述と同様にすることができる。ここ
に、この実施例に対し、導体層（６）に凹凸面を形成す
ることは効果的であり、前述と同様の手法で凹凸面を構
成できる。なお、半導体素子の回路動作時の放熱を配慮
すれば、導体層（６）の凹凸面が導体層を積層金属とし
た上層金属のみを部分的に除去して形成された構造とす
るときに、よう一層の効率が得られて望ましい。
（６）は単層のしかも凹凸形状のない一様な膜とした場
合について説明したが、導体層（６）の金属の選択、又
その形成方法は前述と同様にすることができる。ここ
に、この実施例に対し、導体層（６）に凹凸面を形成す
ることは効果的であり、前述と同様の手法で凹凸面を構
成できる。なお、半導体素子の回路動作時の放熱を配慮
すれば、導体層（６）の凹凸面が導体層を積層金属とし
た上層金属のみを部分的に除去して形成された構造とす
るときに、よう一層の効率が得られて望ましい。
【００２４】また、この実施例４では、ダミーＡｌ電極
（９）を半導体基板（１）に直接形成する構成を説明し
たが、半導体内部素子と接続するＡｌ電極（４）と同様
に半導体基板（１）の絶縁膜（２）上に形成しても良
く、本効果が全く失われることはない。また、さらに、
ダミーＡｌ電極（９）の形成にあたっては、その材質及
びその形成時点を、回路電極（実施例ではＡｌ電極）と
同一金属および同一工程として説明したが、導体層
（６）との同時形成によって導体層と同一金属で構成す
ることもできる。この場合、Ａｌ電極（４）の形成時に
該当する部分のＡｌを除去しておくことによって形成し
得る。
（９）を半導体基板（１）に直接形成する構成を説明し
たが、半導体内部素子と接続するＡｌ電極（４）と同様
に半導体基板（１）の絶縁膜（２）上に形成しても良
く、本効果が全く失われることはない。また、さらに、
ダミーＡｌ電極（９）の形成にあたっては、その材質及
びその形成時点を、回路電極（実施例ではＡｌ電極）と
同一金属および同一工程として説明したが、導体層
（６）との同時形成によって導体層と同一金属で構成す
ることもできる。この場合、Ａｌ電極（４）の形成時に
該当する部分のＡｌを除去しておくことによって形成し
得る。
【００２５】また、ダミー電極の個数及び設定位置は、
半導体装置の回路設けに依存するが、少なくとも半導体
回路基板の４コーナー部にＡｌ電極の大きさとは関係な
く、確保できる範囲で出来得る限り大きく設定すること
はより効果的である。さらに、Ａｌ電極の設定された同
一辺上の４辺に対しても回路設計上許される範囲で、Ａ
ｌ電極の大きさにこだわることなく、このダミー電極を
設けておくことは望ましい。
半導体装置の回路設けに依存するが、少なくとも半導体
回路基板の４コーナー部にＡｌ電極の大きさとは関係な
く、確保できる範囲で出来得る限り大きく設定すること
はより効果的である。さらに、Ａｌ電極の設定された同
一辺上の４辺に対しても回路設計上許される範囲で、Ａ
ｌ電極の大きさにこだわることなく、このダミー電極を
設けておくことは望ましい。
【００２６】以上いずれの実施例でも、導体層（６）と
して高融点金属等を使用して形成する場合を示したが、
内部配線及び電極として使用する金属と同一とすること
ができる。実施例では、配線及び電極の金属として、Ａ
ｌ膜あるいはＡｌ合金膜を用いて説明したが、導体層の
金属としてもＡｌあるいはＡｌ合金の蒸着膜、スパッタ
膜、ＣＶＤ膜を用いて形成しても本発明の効果は失われ
ない。
して高融点金属等を使用して形成する場合を示したが、
内部配線及び電極として使用する金属と同一とすること
ができる。実施例では、配線及び電極の金属として、Ａ
ｌ膜あるいはＡｌ合金膜を用いて説明したが、導体層の
金属としてもＡｌあるいはＡｌ合金の蒸着膜、スパッタ
膜、ＣＶＤ膜を用いて形成しても本発明の効果は失われ
ない。
【００２７】また、半導体素子を被覆する表面保護膜
は、Ａｌ電極の両側面を含め、半導体回路基板の外周縁
部まで存在させ、その表面上に付着させる導体層の付着
面積を増大させておくことが望ましい。以上、説明した
各実施例では、単層の配線層を有する半導体装置につい
て説明したが、二層以上の配線層を有する場合について
も全く同様に実施することができる。
は、Ａｌ電極の両側面を含め、半導体回路基板の外周縁
部まで存在させ、その表面上に付着させる導体層の付着
面積を増大させておくことが望ましい。以上、説明した
各実施例では、単層の配線層を有する半導体装置につい
て説明したが、二層以上の配線層を有する場合について
も全く同様に実施することができる。
【００２８】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を有する。高
融点金属等からなる導体層を、封止されるモールド樹脂
体および半導体素子の表面保護膜との界面において存在
させ、しかも両物質の介在としての導体層の密着性に富
む材質の選択、凹凸形状を持たせたことによる接着表面
積の増大とによって、半導体装置の樹脂封止におけるモ
ールド樹脂体との密着強度はより強固な状態を形成す
る。そのことによって、樹脂封止時に生ずる熱衝撃に対
しても表面保護膜とモールド樹脂体との間にクラック等
が生ずることもなくなり半導体装置は十分耐湿性を確保
した高信頼性を維持することができる。
ているので、以下に記載されるような効果を有する。高
融点金属等からなる導体層を、封止されるモールド樹脂
体および半導体素子の表面保護膜との界面において存在
させ、しかも両物質の介在としての導体層の密着性に富
む材質の選択、凹凸形状を持たせたことによる接着表面
積の増大とによって、半導体装置の樹脂封止におけるモ
ールド樹脂体との密着強度はより強固な状態を形成す
る。そのことによって、樹脂封止時に生ずる熱衝撃に対
しても表面保護膜とモールド樹脂体との間にクラック等
が生ずることもなくなり半導体装置は十分耐湿性を確保
した高信頼性を維持することができる。
【００２９】また、導体層を半導体基板上に直接形成し
たダミー電極に接続させた構造を形成していることか
ら、表面保護膜上の導体層の存在とによって、半導体装
置の回路動作時に発生する内部発熱は半導体装置の表面
及び裏面に分散し、この導体層の存在によって放熱は助
長され、半導体素子の発熱によるダメージはより低減さ
れて、信頼性の高い半導体装置を提供できる。
たダミー電極に接続させた構造を形成していることか
ら、表面保護膜上の導体層の存在とによって、半導体装
置の回路動作時に発生する内部発熱は半導体装置の表面
及び裏面に分散し、この導体層の存在によって放熱は助
長され、半導体素子の発熱によるダメージはより低減さ
れて、信頼性の高い半導体装置を提供できる。
【図面の簡単な説明】
【図１】 本発明の一実施例による半導体装置の電極部
の部分断面図
の部分断面図
【図２】 本発明の一実施例の半導体装置の製法を示す
工程順序図
工程順序図
【図３】 本発明の第２の実施例による電極部の部分断
面図
面図
【図４】 本発明の第３の実施例による電極部の部分断
面図
面図
【図５】 本発明の第４の実施例による電極部の部分断
面図
面図
【図６】 本発明の第４の実施例の電極部の製法の一つ
を示す工程順序図
を示す工程順序図
【図７】 従来技術の半導体装置の電極部の部分断面図
【図８】 従来技術の半導体装置の電極部の部分断面図
１ 半導体基板 ２ 絶縁膜 ３ Ａｌ配線 ４ Ａｌ電極 ５ 表面保護膜 ６ 導体層 ７ 凸部 ８ 凹部 ９ ダミーＡｌ電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/318 H01L 21/3205
Claims (7)
- 【請求項１】 半導体基板と、該半導体基板上に形成さ
れた電極と、前記半導体基板上に絶縁膜を介さず直接設
置されたダミー金属電極と、前記半導体基板を被覆し前
記電極及び前記ダミー金属電極の上方が開口された表面
保護膜と、該表面保護膜の全表面及び前記ダミー金属電
極の上面とを覆う金属層と、前記半導体基板及び前記表
面保護膜を封止するモールド樹脂体とを有することを特
徴とする半導体集積回路装置。 - 【請求項２】 半導体基板と、該半導体基板上に形成さ
れた電極と、該半導体基板を被覆し前記電極の上方が開
口された表面保護膜と、網目状、斑点状あるいはストラ
イプ状の形状に形成され、該形状で前記表面保護膜の全
表面を覆い前記表面保護膜と接着されている金属層と、
前記半導体基板及び前記表面保護膜を封止するモールド
樹脂体とを有することを特徴とする半導体集積回路装
置。 - 【請求項３】 前記金属層が、高融点金属もしくは高融
点金属の窒化物又は化合物であることを特徴とする請求
項１または２に記載の半導体集積回路装置。 - 【請求項４】 前記金属層が、高融点金属もしくは高融
点金属の窒化物又は化合物の組合わせによる積層膜から
なることを特徴とする請求項１または２に記載の半導体
集積回路装置。 - 【請求項５】 前記ダミー電極が、前記半導体基板の少
なくともコーナー部に設けられていることを特徴とする
請求項１に記載の半導体集積回路装置。 - 【請求項６】 半導体基板と、該半導体基板上に形成さ
れた電極と、該半導体基板を被覆し前記電極の上方が開
口された表面保護膜と、前記表面保護膜の全表面を覆い
該全表面と接着されている金属層と、前記半導体基板及
び前記表面保護膜を封止するモールド樹脂体とを有する
半導体集積回路装置において、前記金属層が金属膜もし
くは金属の窒化物又は化合物の組合わせからなる積層膜
からなり、該積層膜の一部の金属膜に部分的欠如があ
り、前記金属層の上面に凹凸面が形成されることを特徴
とする半導体集積回路装置。 - 【請求項７】 前記部分的欠如により前記積層膜の一部
の金属膜が、網目状、斑点状あるいはストライプ状の形
状に形成されることを特徴とする請求項６に記載の半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6339127A JP2785730B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6339127A JP2785730B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186109A JPH08186109A (ja) | 1996-07-16 |
| JP2785730B2 true JP2785730B2 (ja) | 1998-08-13 |
Family
ID=18324504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6339127A Expired - Lifetime JP2785730B2 (ja) | 1994-12-28 | 1994-12-28 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785730B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53116777A (en) * | 1977-03-22 | 1978-10-12 | Nec Corp | Production of electronic parts |
| JPS5948923A (ja) * | 1982-09-14 | 1984-03-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01143237A (ja) * | 1987-11-27 | 1989-06-05 | Nec Corp | 半導体装置 |
| JPH0189741U (ja) * | 1987-12-04 | 1989-06-13 | ||
| JPH01286333A (ja) * | 1988-05-12 | 1989-11-17 | Nec Corp | 半導体装置 |
-
1994
- 1994-12-28 JP JP6339127A patent/JP2785730B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186109A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756675B1 (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
| US6300232B1 (en) | Semiconductor device having protective films surrounding a fuse and method of manufacturing thereof | |
| EP0652590B1 (en) | Method of fabricating a semiconductor device with a bump electrode | |
| US6372550B2 (en) | Semiconductor device and method for manufacturing same | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JP3106493B2 (ja) | 半導体装置 | |
| JP2785730B2 (ja) | 半導体集積回路装置 | |
| JPH08321545A (ja) | 配線形成法 | |
| US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| US6417568B1 (en) | Semiconductor device | |
| US7233070B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same | |
| JPH11186393A (ja) | 半導体素子及びその製造方法 | |
| JP2720863B2 (ja) | 半導体集積回路装置 | |
| JPH03159152A (ja) | バンプ電極の製造方法 | |
| JPH06151355A (ja) | 半導体装置及びその製造方法 | |
| JPS60145628A (ja) | 半導体装置 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JPH0621218A (ja) | 半導体装置とその製造方法 | |
| JP3548814B2 (ja) | 突起電極の構造およびその形成方法 | |
| JPS62104141A (ja) | 半導体装置 | |
| JPH08306701A (ja) | 半導体装置 | |
| JP2004071679A (ja) | 半導体素子の電極およびその製造方法 | |
| JPH01233739A (ja) | 半導体装置の製造方法 | |
| JPH04171940A (ja) | 半導体装置の製造方法 | |
| JPH07297383A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970916 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |