JPH01286333A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01286333A
JPH01286333A JP63116117A JP11611788A JPH01286333A JP H01286333 A JPH01286333 A JP H01286333A JP 63116117 A JP63116117 A JP 63116117A JP 11611788 A JP11611788 A JP 11611788A JP H01286333 A JPH01286333 A JP H01286333A
Authority
JP
Japan
Prior art keywords
photosensitive resin
semiconductor device
bump electrode
electrode
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63116117A
Other languages
English (en)
Inventor
Akira Kikkai
吉開　明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63116117A priority Critical patent/JPH01286333A/ja
Publication of JPH01286333A publication Critical patent/JPH01286333A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にフィルムキャリア実装
される半導体装置に関する。
〔従来の技術〕
従来、この種の半導体装置は多数のバンプ電極を有する
。例えば、４０〜８０個のバンプ電極をもつ電卓用ある
いは時計用の半導体装置等がある。
この半導体装置の実装には生産性及び量産性に優れた実
装方法である所謂フィルムキャリア実装が用いられてい
る。
第３図は従来の半導体装置を説明するための半導体装置
の半導体チップの断面図である。この半導体装置は、同
図に示すように、半導体基板１上の絶縁膜３より露出し
た電極パッド２と、電極パッド２を含めた絶縁膜３の表
面に種々の金属膜を積層し、この金属膜により電極パッ
ド２と離れた位置に形成されたバンプ電極８とを接続し
ている。
このバンプ電極８は、例えば、金を電解めっきすること
により形成される。前述の金属膜は、例えば、クロムも
しくはチタニウムで形成される第１の金属膜４及び第３
の金属膜６と、中間層として、例えば、アルミ°ニウム
膜でなる第２の金属膜５と、バンプ電極８と接合性を良
くするために、例えば、プラチナ等で形成される第４の
金属膜７とを積層して形成される。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は第４の金属膜７の上にバン
プ電極８を形成する際に、バンプ電極８上に窪み９が生
じることがある。この窪み９が、フィルムキャリアに実
装するときに、フィルムキャリアのインナーリードとの
接合面に隙間を生じさせることになり、バンプ電極８と
フィルムキャリアのインナーリードとの接続強度不良を
起して信頼性を低下させるという問題がある。
本発明の目的はバンプ電極の頂部に窪みの生しないバン
プ電極を有する半導体装置を提供することにある。
〔課題を解決するための手段〕
本発明の半導体装置は、半導体基板上に半導体回路素子
を形成し、前記回路素子の入出力端子にバンプ電極を接
続してなる半導体装置において、前記バンプ電極の下方
の前記半導体基板上に、前記バンプ電極の横断面より小
さい横断面をもち所定の厚さの台座とで構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明による一実施例を示す半導体チップの断
面平面対応図であり、１０１は断面を示し、２０１は平
面を示している。この実施例の半導体装置は、半導体基
板１の上に台座であるダミーパッド１０が形成されてい
る以外は従来例と同じである。
第２図（ａ）〜（ｇ）は本発明の半導体装置を得るため
の製造方法の一例を説明するための工程順に示した半導
体チップの断面図である。まず、第２図（ａ）に示すよ
うに、半導体素子を形成した半導体基板１上に金属蒸着
法または金属スパッタ法により、１〜２μｍ厚さ程度の
アルミニウム層１１を形成する。次に、アルミニウム層
１１の上に感光性、樹脂を全面塗布し、半導体素子回路
の入出力の端子となる電極パッドとなる領域とダミーパ
ッドとなる領域の感光性樹脂層１２ａを残してそれ以外
の感光性樹脂層を除去する。次に、感光性樹脂層１２ａ
をマスクにしてアルミニウム層１１をエツチング除去し
て、電極パッド２及びダミーパッド１０を形成する。こ
こで、ダミーパッド１０の形状及び大きさは、後述する
バンプ電極８と相似で小さいことが望ましい。次に、第
２図（ｂ）に示すように、感光性樹脂ＮＪ　１２　ａを
除去し、電極パッド２及びダミーパッド１０を含めた半
導体基板１の表面にＣＶＤ法による酸化膜あるいは窒化
膜を形成して絶縁膜３とする。次に、ホトリソグラフィ
法により電極パッド上の絶縁膜を除去して窓を明ける。
次に、第２図（ｃ）に示すように、スパッタ法により、
例えば、クロムもしくはチタニウムを２００ｎｍの厚さ
の第１の金属膜４を形成する。引続き、アルミニウムを
５００ｎｍの厚さの厚い金属膜１３を形成する。次に、
厚い金属膜１３の表面に感光性樹脂を塗布し、選択的に
除去して感光性樹脂層１２ｂを残す。次に、第２図（ｄ
）に示すように、感光性樹脂層１２ｂをマスクにして厚
い金属膜１３をエツチングし除去する。再び、スパッタ
法によりアルミニウムの第２の金属膜５を形成する。引
続き、例えば、チタニウム、プラチナ等により第３の金
属膜６を形成する。
次に、第２図（ｅ）に示すように、第２図（ｄ）に示さ
れている感光性樹脂層１２ｂ及びその上にある第２及び
第３の金属膜５．６を除去する。次に、感光性樹脂を第
３の金属膜６及び厚い金属膜１３を含めた全表面に塗布
した後、電極バッド２及びダミーパッド１０を含む領域
の上にある感光性樹脂を除去して感光性樹脂層１２ｃを
残し、第３の金属膜６を露出させる。次に、電解めっき
法により、例えば、金の膜を形成して第４の金属膜７と
する。
次に、第２図（ｆ）に示すように、感光性樹脂を第４の
金属膜７を含めた全表面に塗布し、ダミーパッドを含む
領域上の感光性樹脂を除去して感光性樹脂Ｊ［１２ｄを
残す。次に、電解めっき法により感光性樹脂層１２ｄを
マスクにして、露出した第４の金属層７の上に、例えば
、金でバンプ電％８を形成する。次に、第２図（ｇ＞に
示すように、感光性樹脂層１２ｄ、１２ｃ及び厚い金属
膜１３を除去する。
以上の方法でダミーパッドを配置したことにより半導体
装置のバンプ電極は中央に窪みを持たない形状となった
。なお、上記実施例において、ダミーパッドの材質は、
電極パッドと同時に製作しているために、電極パッドと
同じ材質で製作されているが、絶縁膜３を形成する前の
工程であれば、材質の制約はない。
〔発明の効果〕
以上説明したように本発明は、ダミーパッドをバンプ電
極の下方の半導体基板上に形成することにより、ダミー
パッド上の絶縁層及び金属膜が押し上げられるように形
成されるので、バンプ電極の中央に窪みのない半導体装
置が得られるという効果がある。
【図面の簡単な説明】
第１図は本発明による一実施例を示す半導体チップの断
面平面対応図であり、１０１は断面を示し、２０１は平
面を示す、第２図（ａ）〜（ｇ）は本発明の半導体装置
を得るための製造方法の一例を説明するための工程順に
示した半導体チップの断面図、第３図は従来の半導体装
置を説明するための半導体装置の半導体チップの断面図
である。 １・・・半導体基板、２・・・電極パッド、３・・・絶
縁膜、４・・・第１の金属膜、５・・・第２の金属膜、
６・・・第３の金属膜、７・・・第４の金属膜、８・・
・バンプ電極、９・・・窪み、１０・・・ダミーパッド
、１１・・・アルミニウム層、１２ａ、１２ｂ、１２ｃ
及び１２　ｄ　・・・感光性樹脂層、１３・・・厚い金
属膜。

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板上に半導体回路素子を形成し、前記回路素
    子の入出力端子にバンプ電極を接続してなる半導体装置
    において、前記バンプ電極の下方の前記半導体基板上に
    、前記バンプ電極の横断面より小さい横断面をもち所定
    の厚さの台座が形成されていることを特徴とする半導体
    装置。
JP63116117A 1988-05-12 1988-05-12 半導体装置 Pending JPH01286333A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63116117A JPH01286333A (ja) 1988-05-12 1988-05-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63116117A JPH01286333A (ja) 1988-05-12 1988-05-12 半導体装置

Publications (1)

Publication Number Publication Date
JPH01286333A true JPH01286333A (ja) 1989-11-17

Family

ID=14679113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63116117A Pending JPH01286333A (ja) 1988-05-12 1988-05-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH01286333A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186109A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体集積回路装置
US6268656B1 (en) * 1999-10-08 2001-07-31 Agilent Technologies, Inc. Method and structure for uniform height solder bumps on a semiconductor wafer
US6306751B1 (en) * 1999-09-27 2001-10-23 Lsi Logic Corporation Apparatus and method for improving ball joints in semiconductor packages

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186109A (ja) * 1994-12-28 1996-07-16 Nec Corp 半導体集積回路装置
US6306751B1 (en) * 1999-09-27 2001-10-23 Lsi Logic Corporation Apparatus and method for improving ball joints in semiconductor packages
US6268656B1 (en) * 1999-10-08 2001-07-31 Agilent Technologies, Inc. Method and structure for uniform height solder bumps on a semiconductor wafer

Similar Documents

Publication Publication Date Title
JPH02257643A (ja) 半導体装置及びその製造方法
JPH06343017A (ja) 圧電振動子およびその製造方法
JP2622156B2 (ja) 集積回路パッド用の接触方法とその構造
JP3039355B2 (ja) フィルム回路の製造方法
JPH01286333A (ja) 半導体装置
JP2937111B2 (ja) 半導体装置とその製造方法
JPH02253628A (ja) 半導体装置の製造方法
JP2007067773A (ja) 発振器及び電子機器
JP2001201418A (ja) 静電容量型半導体圧力センサ及びその製造方法
JPH03101234A (ja) 半導体装置の製造方法
JPH03101233A (ja) 電極構造及びその製造方法
JPH05283412A (ja) 半導体装置，およびその製造方法
JP3061249B2 (ja) 静電容量型圧力センサとその製造方法
JPS6341238B2 (ja)
JPH04240762A (ja) 積層型半導体装置の製造方法
JP3733077B2 (ja) 半導体装置およびその製造方法
JPH0233929A (ja) 半導体装置
JP3802211B2 (ja) 半導体装置の電極構造、および半導体装置における電極構造の製造方法
JP2654655B2 (ja) 抵抗器の製造方法
JPH04180231A (ja) 微細バンプ電極を有する半導体装置の製造方法
JPS6142943A (ja) 複合半導体装置の製造方法
JPH05175199A (ja) 突起電極の形成方法
JPS61158166A (ja) 突起金属形成用基板の製造方法
JPH01112741A (ja) 集積回路の接続方法
JPH0463434A (ja) 半導体装置