JPH07297383A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】アロイフリー構造形の増幅ゲート構造をもつサ
イリスタにおいて、薄いカソード電極板をパッシベーシ
ョン部で固定し、半導体基板上のカソード電極部とゲー
ト電極部とが前記薄いカソード電極板で短絡しないよう
にする。 【構成】半導体基板のゲート領域に相当する部分がくり
抜かれ、かつ、半導体基板のカソード電極の周縁部に相
当する部分で垂直に折り曲げられ、その折り曲げられた
部分の端部に所定の突起部１４を有する薄いカソード電
極板７が半導体基板のカソードパターンに重ね合わせる
ように接触され、かつ、前記突起部がパッシベーション
部で固定されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はアロイフリー構造で、
かつ、増幅ゲート構造をもつサイリスタ等の半導体装置
のカソード電極構造に関する。

【０００２】

【従来の技術】サイリスタは、ゲート信号により瞬間的
に全接合面がターンオンするものではなく、点弧初期で
のオン状態になる領域はゲート電極にごく近い微小部分
となる。そのため、急峻なｄｉ／ｄｔが加わるとこのこ
の微小部分に電流が集中してサイリスタの破壊の原因と
なる。このため、特に、大面積のサイリスタでは、例え
ば図３に示す様な増幅ゲート構造がとられる。図３
（ａ）は平面図でゲート電極部３がカソード電極部４に
入り組んだ状態を示す。

【０００３】図３（ｂ）は図３（ａ）をＡ−Ａ線で切断
した断面図である。半導体基板１の一面にゲート電極部
３、カソード電極部４がＡｌ（アルミニュウム）などで
形成され、これらのゲート電極部３、カソード電極部４
とも同じ高さであるので、この上にカソード電極板を置
くと、ゲート電極部３とカソード電極部４が短絡してし
まう。そこで、従来の合金型サイリスタでは次の方法が
とられていた。その構成図を図４に示す。

【０００４】図４（ａ）は薄いカソード電極板の平面図
で、図４（ｂ）は図４（ａ）の薄いカソード電極板のＢ
−Ｂ線に相当する部分のサイリスタの断面図の主要部分
である。図４（ａ）は半導体基板１のゲート領域に対向
するようにくり抜かれた形状３０を有する薄いカソード
電極板７を示す。また、薄いカソード電極板７の周縁部
には突起部１４が設られている。図４（ｂ）は薄いカソ
ード電極板７でカソード電極部４とゲート電極部３が短
絡していないように、薄いカソード電極板７のくり抜か
れた部分と半導体基板１のカソード電極部４が一致する
ように重ね合わされたサイリスタの断面図の主要部分を
示している。なお、薄いカソード電極板７の厚さは加工
性を考えて、例えば０．２ｍｍ程度とし、その薄いカソ
ード電極板７の上に置く厚いカソード電極板８の厚さは
例えば２ｍｍ程度とする。

【０００５】他の方法として、図５に示すように、半導
体基板１の一主面にゲート領域をエッチング等により段
差をつけ、Ａｌ電極２を付着させてゲート電極部３を形
成し、更に絶縁のためにポリイミド１５をゲート電極部
３を覆うように付け、その上から厚いカソード電極板８
を置く構造もある。

【０００６】

【発明が解決しようとする課題】前記従来の技術におけ
る問題点を示す。図４（ａ）で示した、半導体基板１の
ゲート領域に対向する部分をくり抜いたカソード電極板
７を例えば図３（ａ）のカソードパターンに一致させ、
かつ、動かない様に固定する必要があるが、その固定方
法に問題がある。図２は従来の合金型サイリスタの全体
を示す断面図であり、その説明を以下に行う。半導体基
板１の一方の主面にゲート電極部３とカソード電極部２
が配置され、その上に薄いカソード電極板７が半導体基
板１のカソードパターンに重ね合わせて接触し、さらに
その上に厚いカソード電極板８が接触し、他方の主面は
モリブデンやタングステンなどの支持板９にロー付けさ
れており、さらに半導体基板の端部は耐圧を確保するた
め加工されたベベル部１３を有し、そのベベル部の表面
のパッシベーション部１２がシリコーンゴムなどで形成
されている。図２に示す様にカソード電極部４の周縁部
とパッシベーション部１２の内端に距離があるため、そ
の箇所で薄いカソード電極板の周縁部に設けている突起
部１４と半導体基板１とを接着剤１１等で固定してい
る。しかし、アロイフリー構造の場合は、カソード電極
部の周縁部はパッシベーション部の内端と隣接してお
り、合金型サイリスタのような接着剤で固定するスペー
スがとれない。また、図５に示す構造では、ゲート電極
部のエッチング工程やポリイミド工程が必要で工数増に
なること、また、ゲート電極部のエッチング深さの不均
一性や精度不足により、特性劣化が起こるなどの問題点
がある。

【０００７】この発明は前記の問題点を解決することを
目的としており、アロイフリー構造で薄いカソード電極
板をパッシベーション部で固定し、カソード電極部とゲ
ート電極部とが短絡することのないようにした半導体装
置を提供することにある。

【０００８】

【課題を解決するための手段】この発明は前記の目的を
達成するために、アロイフリー構造で、かつ、増幅ゲー
ト構造をもつ交互に導電型の異なる複数の層が積層され
た半導体装置において、半導体基板の一主面上のゲート
領域に対向する部分がくり抜かれるとともに、前記半導
体基板の一主面上のカソード電極の周縁部に対向する部
分で垂直に折り曲げられ、その折り曲げられた部分の端
部に所定の突起部を有する薄いカソード電極板、と該薄
いカソード電極板のくり抜かれた部分と半導体基板のカ
ソード電極が少なくとも一致するように重ね合わされる
ように接触され、かつ、前記突起部がパッシベーション
部で固定される。この薄いカソード電極板の厚さを０．
１ｍｍないし０．５ｍｍとすることが有効であり、ま
た、この薄いカソード電極板とパッシベーション部との
固定をシリコーンゴムにより行うことが好ましい。

【０００９】

【作用】前記の手段の項で述べた薄いカソード電極板７
はパッシベーションII６で固定され、さらに、従来の厚
いカソード電極板８をパッシベーションII６の中に嵌め
込むので薄いカソード電極７は完全に固定さる。また、
半導体基板１のゲート領域に対向するようにくり抜かれ
た形状３０を有する薄いカソード電極板７をカソード電
極部４と一致するように重ね合わせることによって、薄
いカソード電極板７でカソード電極部４とゲート電極部
３が短絡しない。

【００１０】

【実施例】この発明におけるアロイフリー構造とは半導
体基板を支持板であるモリブデン板やタングステン板に
ロー付けせずにこの支持板で鋏込む構造を指す。図１は
この発明の実施例で、図１（ａ）はアロイフリー構造の
サイリスタの構造断面図を示す。半導体基板１の一方の
主面にゲート電極部３とカソード電極部４が設けられ、
その上にゲート領域に対向するようにくり抜かれた形状
３０を有する薄いカソード電極板７が半導体基板１のカ
ソードパターンに重ね合わされるように接触され、その
上に厚いカソード電極板８が設けられている。一方、他
方の主面はアノード電極部を介して厚いアノード電極板
９と接触している。また、半導体基板１の周縁部にはパ
ッシベーションＩ５が設けられ、薄いカソード電極板７
の周縁部に付いている突起部１４がシリコーン接着剤１
０とパッシベーションII６により固定されている。

【００１１】図１（ｂ）は薄いカソード電極板７の平面
図であり、半導体基板１と重ね合わせたときに半導体基
板１のゲート領域に対向する部分がくり抜れている。図
１（ｃ）は図１（ｂ）のＣ−Ｃ線での断面図であって、
周縁部が折り曲げられた状態１６にあり、垂直に折り曲
げた長さが図１（ａ）に示したパッシベーションＩ５の
縦方向の長さＬと一致する。そして折り曲げた部分の端
部に４個所の突起部１４があり、この突起部１４が図１
（ａ）のパッシベーションＩ５の段差部Ａにのる構造に
なっている。

【００１２】次に組立て順序に従って、図１（ａ）を用
いて実施例を説明する。まず、パッシベーションＩ５ま
で終了したアロイフリー素子のカソード電極部４に図１
（ｂ）に示した薄いカソード電極板７をアロイフリー素
子のカソードパターンに一致するようにセットする。こ
の薄いカソード電極板７の厚さは０．２ｍｍとした。
また、薄いカソード電極板７をセットする前はパッシベ
ーション部はパッシベーションＩ５の形状になってお
り、薄いカソード電極板７の周縁部の４個所の突起部１
４はこのパッシベーションＩ５の段差部Ａにのる。

【００１３】次に、シリコーンゴム接着剤１０を薄いカ
ソード電極板７の４個所の突起部１４に垂らし１５０°
Ｃのオーブン中で２０分の熱硬化を行い、パッシベーシ
ョンＩ５と薄いカソード電極板７とを仮固定する。その
後、予め型を用いて成形しておいたパッシベーションII
６を図１（ａ）に示す様にセットする。これで薄いカソ
ード電極板７の固定は終了する。

【００１４】つづいて、薄いカソード電極板７までセッ
トされたアロイフリー素子上に厚いカソード電極板８を
置く。厚いカソード電極板８の厚さは２ｍｍとして、図
１（ａ）に示すようにパッシベーションＩ５から厚いカ
ソード電極板８が頭を出す構造になっている。また、同
時にアノード側にアノード電極板９をセットする。この
実施例では薄いカソード電極板７の厚さを０．２ｍｍと
したが、これに制限されることなく、０．１ｍｍないし
０．５ｍｍであればよい。また、使用する薄いカソード
電極板７、厚いカソード電極板８、及びアノード電極板
９の材料はシリコンと熱膨張率の近いモリブデン（Ｍ
ｏ）やタングステン（Ｗ）等である。さらに、半導体基
板１のカソードパターンが種々異なる場合でも、それに
合った薄いカソード電極板７を用意することで、種々の
アロイフリー素子に対応できる。

【００１５】また、パッシベーションＩ５と薄いカソー
ド電極板７との接着に用いたシリコーンゴムはパッシベ
ーション材と同じ材料のもので、金属との接着性は非常
によく、十分、パッシベーション部とカソード電極板と
の固定が可能である。尚、薄いカソード電極板７の突起
部１４の数はここでは４個で説明したが、特に限定しな
い。また、突起部は薄いカソード電極板７の周縁部全体
に設けてもよい。さらに、組立終了後は、従来よく知ら
れている通常のケース中にセットされる。

【００１６】

【発明の効果】この発明によれば、アロイフリー形の増
幅ゲート構造をもつ素子において、半導体基板のゲート
領域に対向する部分がくり抜かれた薄いカソード電極板
を半導体基板のカソードパターンに重ね合わせるように
接触させ、該薄いカソード電極板の周縁部に設けられて
いる突起部をパッシベーション部で固定することによっ
て、ゲート電極部とカソード電極部とがカソード電極板
で短絡しないようにした効果を有する。

【図面の簡単な説明】

【図１】この発明の実施例を示す構成図で同図（ａ）は
サイリスタの断面図、同図（ｂ）は薄いカソード電極板
の平面図、同図（ｃ）は同図（ｂ）のＣ−Ｃ線での断面
図を示す。

【図２】従来の合金形サイリスタの構成図の一例を示
す。

【図３】サイリスタの増幅ゲート部を説明する図で同図
（ａ）は平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線で
の断面図を示す。

【図４】従来の方法で構成されたサイリスタの一例で、
同図（ａ）は薄いカソード電極板の平面図、同図（ｂ）
は同図（ａ）のＢ−Ｂ線に相当する部分で切断した場合
のサイリスタの主要部分の断面図を示す。

【図５】従来の方法で構成されたサイリスタの他の例
で、その主要部分の断面図を示す。

【符号の説明】

１ 半導体基板 ２ Ａｌ電極 ３ ゲート電極部 ４ カソード電極部 ５ パッシベーションＩ ６ パッシベーションII ７ 薄いカソード電極板 ８ 厚いカソード電極板 ９ アノード電極板 １０ シリコーンゴム接着剤 １１ 接着剤 １２ パッシベーション １３ ベベル部 １４ 周辺の突起部 １５ ポリイミド １６ 折り曲げた領域 ３０ ゲート領域がくり抜かれた部分

Claims (3)

【特許請求の範囲】
1. 【請求項１】アロイフリー構造で、かつ、増幅ゲート構
   造をもつ交互に導電型の異なる複数の層が積層された半
   導体装置において、半導体基板の一主面上のゲート領域
   に対向する部分がくり抜かれるとともに、前記半導体基
   板の一主面上のカソード電極の周縁部に対向する部分で
   垂直に折り曲げられ、その折り曲げられた部分の端部に
   所定の突起部を有する薄いカソード電極板、と該薄いカ
   ソード電極板のくり抜かれた部分と半導体基板のカソー
   ド電極が少なくとも一致するように重ね合わされるよう
   に接触され、かつ、前記突起部がパッシベーション部で
   固定されることを特徴とする半導体装置
2. 【請求項２】薄いカソード電極板の厚さを０．１ｍｍな
   いし０．５ｍｍとすることを特徴とする請求項１の半導
   体装置。
3. 【請求項３】薄いカソード電極板とパッシベーション部
   との固定をシリコーンゴムにより行うことを特徴とする
   請求項１の半導体装置。