JPS62104141A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62104141A JPS62104141A JP60244889A JP24488985A JPS62104141A JP S62104141 A JPS62104141 A JP S62104141A JP 60244889 A JP60244889 A JP 60244889A JP 24488985 A JP24488985 A JP 24488985A JP S62104141 A JPS62104141 A JP S62104141A
- Authority
- JP
- Japan
- Prior art keywords
- internal wiring
- film
- metal film
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特にその内部配線金属膜の腐食
の防止に関するものである。
の防止に関するものである。
半導体装置においては、その内部配線金属膜を湿気など
から保護でるために、該金属膜が不活性な保護膜で覆わ
れている。
から保護でるために、該金属膜が不活性な保護膜で覆わ
れている。
第２図に従来の半導体装置の一例の内部配線金属膜を覆
う保護膜の状態を示す。図において１はシリコンの半導
体基板、２はシリコン酸化膜（Ｓｉ０２）、 ３は内部
配線のＡｌ膜、４はシリコン窒化膜またはリンガラス（
ＰＳＧ）の不活性保護膜である。
う保護膜の状態を示す。図において１はシリコンの半導
体基板、２はシリコン酸化膜（Ｓｉ０２）、 ３は内部
配線のＡｌ膜、４はシリコン窒化膜またはリンガラス（
ＰＳＧ）の不活性保護膜である。
従来の半導体装置においては、内部配線３のＡｌ膜を覆
う保護膜４が、第２図に示すように。
う保護膜４が、第２図に示すように。
内部配線３の側面部３１を覆う部分が平坦部３２を覆う
部分に比べて薄くなっておシ９組立工程の樹脂モールド
などでの熱ストレスによって、薄くなっているところに
クラックが発生し、内部配線３の耐湿性が損なわれると
いう事故が起ることがあった。
部分に比べて薄くなっておシ９組立工程の樹脂モールド
などでの熱ストレスによって、薄くなっているところに
クラックが発生し、内部配線３の耐湿性が損なわれると
いう事故が起ることがあった。
この発明は上記の問題を解消するためになされたもので
、内部配線３を覆う保護膜４が、樹脂モールドなどで熱
ストレスを受けても、クラックの発生しない半導体装置
を提供することを目的とする。
、内部配線３を覆う保護膜４が、樹脂モールドなどで熱
ストレスを受けても、クラックの発生しない半導体装置
を提供することを目的とする。
この発明に係る半導体装置は、内部配線をエツチングレ
ートの異なる金属膜をエツチングレートの大きい方を上
にして２層または２層以上に重ね合わせて形成し、内部
配線領域以外の金属膜を除去するエツチングにおいて、
内部配線の側面部の傾斜を上層ほど緩やかにし、内部配
線を覆う保護膜を内部配線の側面部においても平坦部に
おけると同等の厚さに形成したものである。
ートの異なる金属膜をエツチングレートの大きい方を上
にして２層または２層以上に重ね合わせて形成し、内部
配線領域以外の金属膜を除去するエツチングにおいて、
内部配線の側面部の傾斜を上層ほど緩やかにし、内部配
線を覆う保護膜を内部配線の側面部においても平坦部に
おけると同等の厚さに形成したものである。
第１図にこの発明の一実施例を示す。図において１，２
．４は第２図の同一符号と同一または相当する部分を示
し、１３はエツチングレートの異なる金属膜１例えば、
ＡＩ！膜１３ ａとＡＡ’−８ｉ膜１３ｂをエツチング
レートの大きい方のＡｌ１−８ｉ膜１３ ｂを上にして
２層に重ね合わせて形成した内部配線である。
．４は第２図の同一符号と同一または相当する部分を示
し、１３はエツチングレートの異なる金属膜１例えば、
ＡＩ！膜１３ ａとＡＡ’−８ｉ膜１３ｂをエツチング
レートの大きい方のＡｌ１−８ｉ膜１３ ｂを上にして
２層に重ね合わせて形成した内部配線である。
この実施例における内部配線１３は、電子ビーム法かス
パッタリング法で蒸着したＡＡ’層１３ａの上に、同じ
方法でＡｌ１−８ｉ膜１３ ｂを蒸着して２層構造の金
属膜を形成し、内部配線領域以外の金属膜をリン酸系の
エツチング液によるエツチングで除去したものである。
パッタリング法で蒸着したＡＡ’層１３ａの上に、同じ
方法でＡｌ１−８ｉ膜１３ ｂを蒸着して２層構造の金
属膜を形成し、内部配線領域以外の金属膜をリン酸系の
エツチング液によるエツチングで除去したものである。
この場合、エツチングレートは上部金属膜１３ｂのＡｌ
−８ｉの方が下部金属膜１３ａのＡ７より大きいので、
上記エツチングによって、内部配線１３の側面が、第１
図に示すように、上部Ａｌ−８ｉ膜１３ｂにおける傾斜
の方が下部Ａ６膜１３ａにおける傾斜より緩やかに形成
されるとともに０両金属膜の境界部に段差が生成される
。このためにＣＶＤ法によって保護膜４を形成すると、
内部配Ｍ１３の側面部１３１でのステップカバレッジが
改善され、保護膜４が、内部配線１３の側面部１３１で
薄くなることがなくなる。
−８ｉの方が下部金属膜１３ａのＡ７より大きいので、
上記エツチングによって、内部配線１３の側面が、第１
図に示すように、上部Ａｌ−８ｉ膜１３ｂにおける傾斜
の方が下部Ａ６膜１３ａにおける傾斜より緩やかに形成
されるとともに０両金属膜の境界部に段差が生成される
。このためにＣＶＤ法によって保護膜４を形成すると、
内部配Ｍ１３の側面部１３１でのステップカバレッジが
改善され、保護膜４が、内部配線１３の側面部１３１で
薄くなることがなくなる。
以上のとおシ、この発明によれば、内部配線金属膜を覆
う保護膜が、内部配線の側面部においても他の平坦部に
おけると同等の厚さになり。
う保護膜が、内部配線の側面部においても他の平坦部に
おけると同等の厚さになり。
熱ストレスなどによって保護膜にクラックが発生し耐湿
性が損なわれるということがなくなる効果がある。
性が損なわれるということがなくなる効果がある。
第１図はこの発明の一実施例を示す断面図。
第２図は従来の半導体装置の一例の内部配線金属膜を覆
う保護膜の状態を示す断面図である。 １・・・半導体基板、２・・・シリコン酸化膜、４・・
・保護膜、１３・・・内部配線、１３ａ・・・Ａｌ膜、
１３ｂ・・・Ａｌ−３ｉ膜、１３１・・・側面部。 特許出願人 新日本無線株式会社 第１図 第２図
う保護膜の状態を示す断面図である。 １・・・半導体基板、２・・・シリコン酸化膜、４・・
・保護膜、１３・・・内部配線、１３ａ・・・Ａｌ膜、
１３ｂ・・・Ａｌ−３ｉ膜、１３１・・・側面部。 特許出願人 新日本無線株式会社 第１図 第２図
Claims (1)
- 半導体装置の内部配線のエッチングレートの異なる金属
膜がエッチングレートの大きい方を上にして２層または
２層以上に重ね合わされて形成され、内部配線領域以外
の金属膜を除去するエッチングにおいて、内部配線の側
面部が上層ほど傾斜が緩やかになり、内部配線を覆う保
護膜が該内部配線の側面部においても平坦部におけると
同等の厚さに形成された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60244889A JPS62104141A (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60244889A JPS62104141A (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62104141A true JPS62104141A (ja) | 1987-05-14 |
Family
ID=17125489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60244889A Pending JPS62104141A (ja) | 1985-10-31 | 1985-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104141A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254951A (ja) * | 1988-08-19 | 1990-02-23 | Seiko Epson Corp | 半導体装置 |
-
1985
- 1985-10-31 JP JP60244889A patent/JPS62104141A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0254951A (ja) * | 1988-08-19 | 1990-02-23 | Seiko Epson Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866505A (en) | Aluminum-backed wafer and chip | |
| JP4095123B2 (ja) | ボンディングパット及び半導体装置の製造方法 | |
| JPS62104141A (ja) | 半導体装置 | |
| JP3534269B2 (ja) | 半導体装置及びその製造方法 | |
| JP4581158B2 (ja) | 半導体基板の切断方法 | |
| JP2782801B2 (ja) | 半導体装置の配線構造 | |
| US6303999B1 (en) | Interconnect structure with a passivation layer and chip pad | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| KR100361601B1 (ko) | 반도체 장치 | |
| US4824801A (en) | Method of manufacturing aluminum bonding pad with PSG coating | |
| JPH0332214B2 (ja) | ||
| JPH0456237A (ja) | 半導体装置 | |
| JP2785730B2 (ja) | 半導体集積回路装置 | |
| JP2756889B2 (ja) | 半導体装置の製造方法 | |
| JPH06310597A (ja) | 半導体装置 | |
| JPH02297953A (ja) | 半導体装置 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| WO1987005746A1 (en) | Aluminum-backed wafer and chip | |
| JPS62293726A (ja) | 半導体装置 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JP2649157B2 (ja) | 半導体装置 | |
| JPH0456239A (ja) | 半導体装置 | |
| KR100237355B1 (ko) | 반도체 소자의 적층형 보호막 증착방법 | |
| JP2551405B2 (ja) | 半導体装置の製造方法 | |
| JP3376745B2 (ja) | 半導体装置の製造方法及び半導体装置 |