KR100433870B1 - 다수의 소자를 갖는 집적 회로 및 그것의 제조 방법 - Google Patents

다수의 소자를 갖는 집적 회로 및 그것의 제조 방법 Download PDF

Info

Publication number
KR100433870B1
KR100433870B1 KR10-1999-7009503A KR19997009503A KR100433870B1 KR 100433870 B1 KR100433870 B1 KR 100433870B1 KR 19997009503 A KR19997009503 A KR 19997009503A KR 100433870 B1 KR100433870 B1 KR 100433870B1
Authority
KR
South Korea
Prior art keywords
substrate
metal
elements
layer
shielding
Prior art date
Application number
KR10-1999-7009503A
Other languages
English (en)
Other versions
KR20010006415A (ko
Inventor
안톤 안토퍼
홀거 휘브너
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR20010006415A publication Critical patent/KR20010006415A/ko
Application granted granted Critical
Publication of KR100433870B1 publication Critical patent/KR100433870B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Abstract

본 발명은 다수의 소자를 갖는 집적 회로 및 그것의 제조 방법에 관한 것이다. 상기 집적 회로는 다수의 소자를 포함하며, 상기 소자들 중 적어도 하나는 금속 차폐 구조물에 의해 둘러싸인다. 이것에 의해 상기 소자가 주변의 간섭파로부터 보호된다. 특히, 회로의 소자가 옆으로 나란히 및/또는 위아래로 배치될 수 있다. 회로의 소자의 금속 차폐 구조물을 제조하기 위해서는 소자를 둘러싸는 적어도 하나의 홈이 형성되며, 그 다음 금속으로 코팅된다. 상기 소자의 콘택부 및 전기 접속부는 차폐 구조물의 금속으로부터 전기적으로 절연된다. 3차원 회로내의 2개의 소자를 접속하기 위해 서로 접하는 소자의 표면이 2개의 상이한 금속으로 코팅될 수 있으며, 상기 금속의 합금이 상기 금속 중 적어도 하나의 용융 온도(T1) 이상의 용융 온도(TS)를 가짐으로써, 2개의 용융 온도 사이의 온도로 가열하여 견고한 접속을 이룬다.

Description

다수의 소자를 갖는 집적 회로 및 그것의 제조 방법 {INTEGRATED CIRCUIT WITH SEVERAL COMPONENTS AND METHOD FOR THE PRODUCTION THEREOF}
현대적인 회로 컨셉트에서는 패킹 밀도를 높이고 접속 경로를 줄이기 위해 파워 반도체를 그것의 트리거 로직과 함께 칩에 내장한다. 이에 대한 예로는 엔진 제어 또는 자동차 분야에서의 ABS-회로 및 에어백 드라이버가 있다. 이 경우, 민감한 트리거 로직을 파워 반도체로부터의 강한 간섭파로부터 보호하는 것이 필수적이다.
트리거 로직은 지금까지 파워 반도체로부터 전기도금으로 절연되었다(A. Nakagawa 등의 ISPS 1990, 97 내지 101페이지 참조). 이를 위해 모듈이 활성 Si-영역 아래에 얇은 SiO2-층을 갖는 실리콘 기판에 내장되었다. 전기도금 절연은 절연 SiO2-층까지 도달하는, 회로 둘레의 트렌치 에칭에 의해 이루어진다.
이에 따라 얻어진 간섭파에 대한 트리거 로직의 차폐는 물론 고주파 간섭파에 대해서는 부족하다. 빠른 스위칭 과정은 로직의 제어되지 않는 반응을 야기할 수 있다.
US 5 306 942에는 차폐 구조물에 의해 회로의 다른 소자로 인해 야기되는 제 1 기판의 전기적 동요로부터 차폐되는, 제 1 기판에 배치된 적어도 하나의 소자를 갖는 집적 회로가 공지되어 있다. 이를 위해, 소자의 하부 절반의 측면을 둘러싸며 하부 수평 차폐 엘리먼트를 포함하는 차폐 구조물이 형성된다. 이러한 집적 회로를 제조하기 위해, 기판 표면에 링형 홈을 형성하는 방법이 설명된다. 그 다음, 절연층 및 폴리 실리콘으로 이루어진 층이 증착된다. 그 위에 SiO2로 이루어진 두꺼운 층이 증착되고 평탄화된다. 평탄화된 SiO2층 표면상에는 캐리어로서 제 2 기판이 제공된다. 그 다음, 절연층이 노출될 때 까지 제 1 기판의 후면이 얇게 연마된다. 도전층의 일부는 차폐 구조물로 작용한다. 상기 차폐 구조물로 둘러싸인 제 1 기판 부분에는 주입에 의해 소스/드레인-영역이 형성된다. 그 위에 게이트 전극 및 콘택부가 형성된다. 캐리어를 제공하는데 그리고 소스/드레인-영역을 형성하는데 높은 온도가 필요하기 때문에, 차폐 구조물로 높은 용융 온도를 갖는 도핑된 폴리 실리콘이 사용된다.
JP 61/290 753에는 소자 옆에 측면 금속 구조물이 배치된 집적 회로가 설명된다. 또한, 소자와 접하는 기판 표면에는 홈이 배치되며, 상기 홈은 절연층으로 코팅되고 도전 재료로 채워진다.
EP 0 567 694 A1에는 절연층에 의해 서로 분리되는 적어도 2개의 블록을 갖는 집적 회로가 설명된다. 상기 블록 사이에는, 제 1 블록과 제 2 블록 사이의 용량성 커플링을 제한하기 위한 금속 플레이트가 배치된다.
US 5 122 856에는 기판 표면의 전기 신호를 기판 후면으로 전달할 수 있는, 기판에 내장된 회로가 설명된다. 또한 기판 후면에는 홈이 제공되고, 상기 홈은 절연층으로 코팅된다. 콘택 엘리먼트는 홈의 에지를 따라 뻗는다. 소자의 전극이 가열에 의해 서로 접속됨으로써, 소자를 포함하는 스택(stack)이 서로 위아래로 배치될 수 있다.
US 5 266 511에는 소자를 포함하는 기판이 위아래로 적층된 3차원 집적 회로가 설명된다. 상기 소자는 단결정층내에 배치된다. 기판의 접합은 기판의 서로 접하는 2개의 SiO2층을 약 90020℃로 가열함으로써 이루어진다. 콘택부는 위아래로 적층된 소자를 서로 전기적으로 접속한다.
본 발명은 다수의 소자를 갖는 집적 회로 및 그것의 제조 방법에 관한 것이다.
도 1은 상부층에 상부 콘택부 및 하부 콘택부 및 전기 접속부를 갖는 소자가 존재하는 제 1 기판의 횡단면도이며, 상기 소자는 전기 접속부의 통과를 위해 중단된 상부층에서 제 1 측면 차폐 엘리먼트에 의해 둘러싸이고,
도 2는 상부 표면에 보조층 및 상부 수평 차폐 엘리먼트가 제공된 제 1 기판을 도시하며,
도 3은 상부층에 상부 콘택부 및 하부 콘택부 및 전기 접속부를 갖는 소자가 존재하는 제 2 기판을 도시하며, 상기 소자는 전기 접속부의 통과를 위해 중단된 상부층에서 홈에 의해 둘러싸이고,
도 4는 상부 표면에 보조층이 제공되고 상부 수평 차폐 엘리먼트 및 제 1 측면 차폐 엘리먼트가 형성된 제 2 기판을 도시하며,
도 5는 상부층에 상부 콘택부 및 하부 콘택부 및 전기 접속부를 갖는 소자가 존재하는 제 3 기판을 도시하고, 상기 소자는 절연층이 제공된 홈에 의해 둘러싸이며,
도 6은 하부로부터 얇게 연마되고 하부 표면에 홈이 형성된 제 1 기판을 도시하고, 상기 홈은 한편으로 상부층에서 제 1 측면 차폐 엘리먼트에 다른 한편으로 소자의 하부 콘택부에 닿으며, 홈의 측면 및 기판의 하부 표면에는 절연층이 제공되고,
도 7은 하부 표면에 보조층 및 하부 차폐 엘리먼트를 제공한 후의 제 1 기판을 도시하며,
도 8은 서로 접합되고 위아래로 배치된 2개의 기판을 도시한다.
본 발명의 목적은, 소자가 고주파 간섭파에 대해 차폐되는 집적 회로 및 그것의 제조 방법을 제공하는 것이다.
상기 목적은 본 발명에 따라, 보호될 소자를 둘러싸고 패러데이 차폐(Faraday screen)와 같이 작용하는 금속 차폐 구조물에 의해 달성된다. 본 발명의 실시예 및 제조 방법은 청구범위에서 다루어진다.
"소자"의 개념은 여기서 다이오드 및 트랜지스터와 같은 개별 소자로 그리고 다수의 엘리먼트를 포함하는 회로 구조물로도 사용된다.
소자를 금속 차폐 구조물로 보호하는 것은, 전술한 SiO2-함유 웨이퍼를 사용하는 것과 관련된 높은 비용을 피할 수 있다는 장점이 있다.
금속 차폐 구조물에 의해 소자가 인접한 파워 반도체 뿐만 아니라 각각의 오리진(origin)의 간섭파로부터 보호된다. 주변의 간섭파에 대한 추가 차폐가 필수적이지 않다. 그 결과, 칩의 체적이 매우 작게 유지된다.
소자는 청구항 제 3항에 따라 3차원 회로내에 내장될 수 있다. 이 경우, 소자를 포함하는 기판은 스택 형태로 위아래로 접합된다. 모든 모듈에 대해 공통의 기판 재료를 사용하는 통상적인 2차원 장치와 반대로, 3차원 장치는 다양한 소자의 재료 및 제조 공정의 측면에서 조합 가능성을 높인다. 따라서, 예를 들어 센서 엘리먼트 또는 빠른 GaAs-Hf-트랜지스터가 실리콘-CMOS-로직과 결합될 수 있다.
차폐 구조물 부분을 제조하기 위해 소자 표면에 금속층이 제공되고, 그 다음 콘택부 둘레에서 금속층을 에칭함으로써 상기 소자의 전기 콘택부가 금속층으로부터 전기적으로 절연된다. 스택에서 서로 접하는 2개의 소자의 금속층으로 2개의 상이한 금속을 사용하는 것이 바람직하며, 상기 금속의 합금은 적어도 상기 금속중 하나의 용융 온도 이상의 용융 온도를 갖는다. 상기 소자를 접합하고 상기 소자의 금속층을, 상기 금속층 중 하나의 금속층은 고체로 남고 다른 금속층은 액체로 되는 합금 용융 온도 이하의 온도로 가열하면, 상기 금속이 서로 혼합되며, 이것은 합금의 더 높은 용융 온도로 인해 경화를 야기한다. 그 결과, 차폐 구조물의 금속이 동시에 스택에서 서로 접하는 2개의 소자를 견고히 접합시킨다.
주석을 그 중 하나의 금속으로 사용하는 것이 바람직하다. 왜냐 하면, 주석이 낮은 용융 온도를 갖기 때문이다. 다른 하나의 금속으로 구리가 선택될 수 있다.
금속을 소자 표면에 제공하기 전에 금속층의 접착을 향상시키고 소자 표면의 금속 부분으로 금속이 확산되는 것에 대한 배리어를 형성하는, 예를 들어 Ti 또는 TiN으로 이루어진 보조층을 소자 표면에 코팅하는 것이 바람직하다.
주석을 제공하기 전에, 접착을 더 향상시키기 위해, 구리로 이루어진 추가 보조층을 제공하는 것이 바람직하다.
첨부한 도면을 참고로 본 발명의 실시예를 자세히 살펴보면 하기와 같다.
제 1 실시예에서 제 1 기판(1)은 예를 들어 하나 또는 다수의 소자를 포함하는, 단결정 실리콘 또는 Ⅲ-Ⅴ-반도체로 이루어진 얇지 않은 반도체 웨이퍼이다. 제 1 기판(1)의 소자는 상부층(도 1 참조)에 다수의 금속층 및/또는 반도체층으로이루어진 예를 들어 트랜지스터 또는 회로 구조물을 포함하며, 상기 금속층 및/또는 반도체층은 예를 들어 금속간 산화물을 포함할 수 있는 둘레의 절연체 내부로 매립되며, 이것은 별도로 도시되지 않는다. 회로 구조물 영역은 S로 표시된다. 상기 소자는 전기 콘택부 및 접속부를 갖는다. 상부 콘택부(K1), 하부 콘택부(K2) 및 전기 접속부(E)는 예를 들어 도 1에 도시된다. 상기 소자를 차폐하기 위해, 금속으로 이루어진 제 1 측면 차폐 엘리먼트(A1a)가 회로 구조물(S) 영역을 둘러싼다. 상기 회로 구조물(S)은 전기 접속부(E) 위치에서, 전기 접속부(E)로의 측면 차폐 엘리먼트의 전기 콘택부가 생략되는 방식으로 중단된다. 제 1 측면 차폐 엘리먼트(A1a)는 회로 구조물과 동시에 형성되고 이에 따라 회로 구조물의 금속 부분과 동일한 금속으로 이루어진다.
기판(1) 표면상에는 상부 보조층(H1)이 제공되고 그 위에는 금속으로 이루어진 상부 수평 차폐 엘리먼트(A2a)가 제공된다(도 2 참조). 이것을 위해, 먼저 예를 들어 스퍼터링에 의해 제 1 층이 형성된다. 상기 제 1 층은 금속의 표면 웨팅을 용이하게 하며 예를 들어 100nm의 두께를 갖는 예를 들어 Ti 또는 TiN과 같은 재료로 이루어진다. 그 다음, 예를 들어 전자빔에 의한 스퍼터링 또는 증착(evaporation)에 의해 제 1 층 위에 금속으로 이루어진 제 2 층이 제공된다. 상기 제 2 층은 예를 들어 구리, 주석, 갈륨, 니켈 또는 텅스텐을 함유하며 예를 들어 1-2㎛의 두께를 갖는다. 이방성 에칭에 의해 포토 레지스트 마스크(도시되지 않음)의 도움으로 한편으로 상기 소자를 커버링하지 않는 제 1 층 및 제 2 층의 부분이 제거되고, 다른 한편으로 콘택부(K1)가 전기적으로 절연된다. 그 결과, 상부 보조층(H1) 및 상부 수평 차폐 엘리먼트(A2a)가 형성된다. 상부 보조층(H1) 없이 표면에 우수하게 웨팅되는 금속을 제 2 층에 사용할 경우 상부 보조층(H1)이 생략될 수 있다. 주석을 사용할 경우 상부 보조층(H1) 위에 있고 상부 보조층(H1)과 같이 형성되는 추가 보조층이 제공될 수 있으며, 상기 보조층은 예를 들어 구리를 함유하며 예를 들어 20nm의 두께를 갖는다.
제 2 실시예에서 적어도 하나의 소자를 포함하는 기판(1'), 상부 콘택부(K1'), 하부 콘택부(K2') 및 전기 접속부(E')가 제 1 실시예와 유사하게 제공된다(도 3 참조). 기판(1')상에는 포토 레지스트 마스크(도시되지 않음)가 제공된다. 상기 포토 레지스트 마스크는 홈(V')을 형성하기 위한 이방성 에칭, 예를 들어 플라스마 에칭시 에칭 마스크로 사용된다. 상기 홈(V')은 소자의 측면을 둘러싼다. 상기 홈(V')은 전기 접속부 위에 인터럽트(interrupt)(U)를 갖는다(도 3 참조).
상기 홈(V')을 전기 접속부(E') 위에서도 계속 연장하는 것(도시되지 않음)도 본 발명의 범주에 포함되며, 이 경우 홈(V')의 바닥은 상기 위치에서 전기 접속부(V')까지 도달하지 않아서, 절연 재료가 전기 접속부(E')를 완전히 둘러싼다.
기판(1') 표면상에는 상부 보조층(H1')이 제공되고, 그 위에 금속으로 이루어진 상부 수평 차폐 엘리먼트(A2a') 및 제 1 측면 차폐 엘리먼트(A1a')가 제공된다(도 4 참조). 또한, 제 1 실시예와 유사하게 제 1 층 및 제 2 층이 형성된다. 이방성 에칭에 의해 포토 레지스트 마스크(도시되지 않음)의 도움으로 한편으로 소자를 커버링하지 않는 제 1 층 및 제 2 층의 부분이 제거되고, 다른 한편으로 콘택부(K1')가 전기적으로 절연된다. 그 결과, 상부 보조층(H1'), 상부 수평층(A2a') 및 제 1 측면 차폐 엘리먼트(A1a')가 형성된다.
제 3 실시예에서는 적어도 하나의 소자를 포함하는 기판(1''), 상부 콘택부(K1''), 하부 콘택부(K2''), 전기 접속부(E'')가 제 1 및 제 2 실시예와 유사하게 제공된다(도 5 참조). 기판(1'')상에는 포토 레지스트 마스크(도시되지 않음)가 제공된다. 포토 레지스트 마스크는 홈(V'')을 형성하기 위한 이방성 에칭, 예를 들어 플라스마 에칭시 에칭 마스크로 사용된다. 상기 홈(V'')은 소자의 측면을 둘러싸고 전기 접속부(E'') 위에서 깊은 에칭을 막고 이에 따라 에치 스탑으로 사용되는 전기 접속부까지 도달한다. 홈(V'')이 형성된 후 표면상에 절연층이 증착되고 포토 레지스트 마스크(도시되지 않음)의 도움으로 이방성 에칭에 의해 구조화된다. 그 결과, 홈(V'')의 측면 및 전기 접속부(E'')의 표면을 커버링하는 절연층(2)이 형성된다.
그 다음, 상보 보조층(H''), 상부 수평 차폐 엘리먼트(A2a'') 및 제 1 측면 차폐 엘리먼트(A1a'')를 제공하기 위해 제 2 실시예와 유사하게 공정이 진행된다.
상부 표면에 상부 수평 차폐 엘리먼트(A2a)를 제조한 후 기판(1)에 캐리어를 접착한 다음 기판(1)의 하부 측면을 얇게 연마하는 것도 본 발명의 범주에 포함된다. 형성된 기판(1)의 하부 표면상에 예를 들어 스퍼터링에 의해 절연 재료, 예를 들어 SiO2가 제공되어, 하부 표면이 완전히 커버링된다. 그 다음, 하부 표면상에 포토 레지스트 마스크(도시되지 않음)가 제공된다. 상기 포토 레지스트 마스크는 홈(V1 또는 V2)를 형성하기 위한 이방성 에칭, 예를 들어 플라스마 에칭시 에칭 마스크로 사용된다(도 6 참조). 상기 홈 (V1)은 제 1 측면 차폐 엘리먼트(A1a)의 하부와 닿도록 형성된다. 상기 홈 (V2)은 하부 콘택부(K2)까지 도달한다. 예를 들어 스퍼터링에 의해 전표면적으로 절연 재료 예를 들어 SiO2가 제공되고, 이에 따라 하부 표면이 홈(V1, V2)의 측면 및 바닥보다 더 두껍게 절연 재료에 의해 커버링된다. 이방성 에칭에 의해 홈(V1, V2)의 바닥에서 절연 재료가 제거되어, 홈(V1, V2)의 측면 및 하부 표면만을 커버링하는(도 6 참조) 절연층(I)이 형성된다.
그 다음, 기판(1)의 하부면에 하부 보조층(H2)이 제공되고 그 위에 금속으로 이루어진 제 2 측면 차폐 엘리먼트(A1b) 및 하부 수평 차폐 엘리먼트(A2b)가 제공된다(도 7 참조). 이것을 위해, 먼저 예를 들어 스퍼터링에 의해 제 3 층이 형성된다. 상기 제 3 층은 금속의 표면 웨팅을 용이하게 하고 예를 들어 100nm의 두께를 갖는 예를 들어 Ti 또는 TiN과 같은 재료로 이루어진다. 그 다음, 예를 들어 전자빔에 의한 스퍼터링 또는 증착에 의해 제 3 층 위에 금속으로 이루어진 제 4 층이 제공된다. 상기 제 4 층은 예를 들어 구리, 주석, 갈륨, 니켈 또는 텅스텐을 함유하며 예를 들어 1-2㎛의 두께를 갖는다. 포토 레지스트층(도시되지 않음)의 도움으로 이방성 에칭에 의해 한편으로 소자를 커버링하지 않는 제 3 층 및 제 4 층의 부분이 제거되고, 다른 한편으로 하부 콘택부(K2)가 전기적으로 절연된다. 그 결과 하부 보조층(H2) 옆에, 상부 수평 차폐 엘리먼트(A2a) 및 제 1 측면 차폐 엘리먼트(A1a)와 함께 소자용 차폐 구조물을 형성하는 하부 수평 차폐 엘리먼트(A2b) 및 제 2 측면 차폐 엘리먼트(A1b)가 형성된다. 절연층(I) 표면에 우수하게 웨팅되는 금속을 제 4층에 사용할 경우, 하부 보조층(H2)이 생략될 수 있다. 주석을 사용할 경우, 하부 보조층(H2) 위에 있으며 하부 보조층과 같이 형성되는 추가 보조층이 제공될 수 있고, 상기 추가 보조층은 예를 들어 구리를 함유하며 예를 들어 20nm의 두께를 갖는다. 홈(V1)의 측면만을 절연층으로 커버링하는 것이 바람직하다. 왜냐 하면, 이것이 제 1 측면 차폐 엘리먼트(A1a)와 제 2 측면 차폐 엘리먼트(A1b) 사이의 전기 접속을 제공하여, 차폐 구조물의 단일 전위가 보장되기 때문이다.
추가 실시예는 제 2 실시예로부터의 기판(1') 및 제 3 실시예로부터의기판(1'')에 대한 유사한 공정에 의해 얻어진다.
3차원 회로를 제조하기 위해 2개의 기판(1a, 1b)이 위아래로 배치된다(도 8 참조). 기판 (1a)은 도 7에 도시된 실시예와 유사하게 상부 전기 콘택부(K1*), 하부 전기 콘택부(K2*), 전기 접속부(E*), 제 1 측면 차폐 엘리먼트(A1a*), 제 2 측면 차폐 엘리먼트(A1b*), 상부 수평 차폐 엘리먼트(A2a*), 하부 수평 차폐 엘리먼트(A2b*), 절연층(I*), 상부 보조층(H1*) 및 하부 보조층(H2*)을 갖는다. 기판 (1b)은 도 7에 도시된 실시예와 유사하게 상부 전기 콘택부(K1**), 하부 전기 콘택부(K2**), 전기 접속부(E**), 절연체(I**) 및 하부 보조층(H2**)을 갖는다. 금속층(도시되지 않음)은 보조층(H2**)을 커버링한다. 기판은, 콘택부 (K2**)가 콘택부 (K1*)와 전기적으로 접속되도록 배치된다. 금속층 및 상부 수평 차폐 엘리먼트(A2a)는 서로 납땜되며, 이에 따라 기판(1a, 1b)이 견고히 접합된다.
금속층의 금속으로 그리고 상부 차폐 엘리먼트(A2a)의 금속으로 상이한 금속을 선택하고, 상기 금속의 합금이 상기 금속 중 적어도 하나의 용융 온도 이상의 용융 온도를 갖는 것이 바람직하다. 기판(1a, 1b)의 접속은, 하나의 금속은 고체로 그리고 다른 하나의 금속은 액체로 되는 합금의 용융 온도 이하의 온도로 가열함으로써 이루어지며, 이에 따라 금속이 서로 혼합되고, 이것은 합금의 더 높은 용융 온도로 인해 경화를 야기한다. 그 결과, 상부 수평 차폐 엘리먼트(A2a*)의 금속이 동시에 기판(1a, 1b)을 견고히 접합한다.
기판 (1a)의 하부면을 기판 (1b)의 하부면과 접합하거나, 기판 (1a)의 상부면을 기판 (1b)의 상부면과 접합하는 것도 본 발명의 범주에 포함된다. 후자의 경우, 기판(1b)의 상부면에 기판(1a, 1b)의 접합시 상부 수평 차폐 구조물(A2a*)에 닿는 금속층을 제공하는 것이 바람직하다.
2개 이상의 기판을 하나의 스택으로 접합하는 것도 본 발명의 범주에 포함된다.
도 1 또는 도 2에 도시된 실시예의 각각의 기판과 같이 얇지 않은 적어도 하나의 기판을 스택에 삽입하는 것도 본 발명의 범주에 포함된다.
예를 들어 Y. Hayashi 등의 Symp. on VLSI Tech.(1990), 95 내지 96 페이지에 따른 접착층에 의한 것과 같은 다른 방법에 의해 여러가지 기판을 접합하는 것도 본 발명의 범주에 포함된다.

Claims (24)

  1. 다수의 소자를 갖는 집적 회로에 있어서,
    - 적어도 하나의 소자가 금속 차폐 구조물에 의해 둘러싸이고,
    - 상기 하나의 소자가 반도체 재료로 이루어진 기판(1)의 상부층에 배치되며,
    - 차폐 구조물이 측면 차폐 엘리먼트(A1a, A1b), 상부 차폐 엘리먼트(A2a) 및 하부 수평 차폐 엘리먼트(A2b)를 포함하고,
    - 측면 차폐 엘리먼트(A1a, A1b)가 적어도 부분적으로 기판(1)에 배치되고, 절연층(I)에 의해 기판(1)으로부터 절연되는 것을 특징으로 하는 집적 회로.
  2. 제 1항에 있어서,
    - 상기 차폐 엘리먼트 구조물이 소자의 콘택부(K1, K2) 및/또는 전기 접속부(E)를 둘러싸는 영역을 제외하고 상기 소자를 완전히 둘러싸는 것을 특징으로 하는 집적 회로.
  3. 제 1항 또는 제 2항에 있어서, 적어도 하나의 소자가 바이폴라 트랜지스터, GaAs-트랜지스터, HEMT, MESFET, HBT, 사이리스터, CMOS-로직, 바이폴라 로직, ECL로 이루어진 그룹에 속하는 것을 특징으로 하는 집적 회로.
  4. 제 1항 또는 제 2항에 있어서, 상기 소자가 옆으로 나란히 및 위아래로 배치되는 것을 특징으로 하는 집적 회로.
  5. 제 4항에 있어서,
    - 소자를 포함하는 기판이 스택으로서 위아래로 배치되고,
    - 차폐 구조물에 의해 둘러싸인 각각의 소자가 절연층에 의해 차폐 구조물로부터 절연되며,
    - 상기 차폐 구조물이 각각의 기판내의 측면 차폐 엘리먼트(A1a, A1b) 및 인접한 기판 사이의 수평 차폐 엘리먼트(A2a, A2b)를 포함하고,
    - 상기 측면 차폐 엘리먼트(A1a, A1b) 및 수평 차폐 엘리먼트(A2a, A2b)가 절연 영역에 의해 중단되며,
    - 소자의 콘택부(K1, K2) 및 전기 접속부(E)를 둘러싸는 영역이 측면 차폐 엘리먼트(A1a, A1b) 및 수평 차폐 엘리먼트(A2a, A2b)를 차단하는 절연 영역에 속하는 것을 특징으로 하는 집적 회로.
  6. 제 5항에 있어서, 각각의 기판의 양쪽 표면에 수평 차폐 엘리먼트(A2a, A2b) 및 기판내에 포함된 소자의 콘택부(K1, K2)의 일부가 존재하는 것을 특징으로 하는 집적 회로.
  7. 제 5항에 있어서, 기판 소자들 사이에 있는 전기 접속부(E)를 둘러싸는 절연 영역이 금속간 산화물을 포함하는 것을 특징으로 하는 집적 회로.
  8. 제 5항에 있어서, 상이한 기판의 소자들 사이에 있는 콘택부(K1, K2)를 둘러싸는 절연 영역이 홈인 것을 특징으로 하는 집적 회로.
  9. 제 6항에 있어서,
    - 금속간 산화물에 의해 서로 절연된 소자의 스위칭 구조물이 각각의 기판의 표면에 접하고,
    - 기판의 일부인 층이 맞은편에 위치하는 표면에 접하며,
    - 기판의 일부이며 맞은편에 위치하는 표면에 접하는 층이 절연되지 않은 경우 그 표면이 절연층에 의해 커버링되는 것을 특징으로 하는 집적 회로.
  10. 제 5항에 있어서, 측면 차폐 엘리먼트(A1a, A1b)가 2가지 금속 성분의 합금을 포함하며, 상기 2가지 금속 중 하나는 처리 온도에서 액체로 되고, 다른 하나는 고체로 남고, 상기 고체 성분이 액체 성분에 용해되며, 이것이 혼합물을 경화시키는 것을 특징으로 하는 집적 회로.
  11. 제 5항에 있어서, 적어도 하나의 수평 차폐 엘리먼트(A2a, A2b) 및 상이한 기판의 소자들 사이의 적어도 하나의 콘택부(K1, K2)가 인접한 기판 사이의 견고한 접합을 위해 2가지 금속 성분의 합금을 포함하여, 상기 2가지 금속 성분 중 하나는 처리 온도에서 액체로 되고 다른 하나는 고체 남으며, 상기 고체 성분이 액체 성분에 용해되고, 이것이 혼합물을 경화시키는 것을 특징으로 하는 집적 회로.
  12. 다수의 소자를 갖는 집적 회로의 제조 방법에 있어서,
    - 반도체 재료로 이루어진 기판(1)의 상부층에 상기 소자를 형성하며,
    - 적어도 하나의 소자를 금속 차폐 구조물로 둘러싸고,
    - 차폐 구조물로 측면 차폐 엘리먼트(A1a, A1b), 상부 차폐 엘리먼트(A2a) 및 하부 수평 차폐 엘리먼트(A2b)를 형성하며,
    - 측면 차폐 엘리먼트(A1a, A1b)를 적어도 부분적으로 기판(1)내에 형성하고,
    - 상기 측면 차폐 엘리먼트(A1a, A1b)를 기판(1)으로부터 분리하는 절연층(I)을 형성하는 것을 특징으로 하는 방법.
  13. 제 12항에 있어서,
    - 소자의 콘택부(K1, K2) 및/또는 전기 접속부(E)를 둘러싸는 영역을 제외하고 상기 소자를 완전히 둘러싸도록 차폐 구조물을 형성하는 것을 특징으로 하는 방법.
  14. 제 12항 또는 제 13항에 따른 집적 회로의 제조 방법에 있어서,
    - 기판의 상부 표면을 금속층으로 커버링하며,
    - 콘택부(K1)의 콘택면 둘레의 금속층의 일부를 에칭함으로써 상기 콘택부(K1)를 잔여 금속층으로부터 전기적으로 절연시키는 방식으로, 금속층으로부터 상부 수평 차폐 엘리먼트(A2a)를 제조하고,
    - 기판의 상부면을 캐리어상에 접착하며,
    - 기판을 하부로부터 얇게 연마하고,
    - 기판의 하부 표면에 제 1 홈(V1) 및 제 2 홈(V2)을 형성하고, 상기 홈(V1, V2)의 측면 및 기판의 하부 표면에 절연층(I)을 제공하며,
    - 제 2 홈(V2)이 기판 내부에 존재하는 콘택부(K2)까지 도달하고,
    - 제 1 홈(V1) 및 제 2 홈(V2) 및 기판의 하부 표면을 금속으로 채우거나 코팅하며,
    - 제 2 홈(V2)을 금속으로 채우고 코팅함으로써, 소자의 콘택부(K2)를 표면으로 안내하고,
    - 제 1 홈(V1)을 금속으로 채우거나 코팅함으로써, 인터럽트를 제외한 사아기 소자를 완전히 금속층으로 둘러싸며, 하부 측면 차폐 엘리먼트(A1b)를 형성하고,
    - 적어도 기판의 소자들 사이의 전기 접속부(E) 영역에 측면 차폐 엘리먼트(A1a, A1b)의 금속층의 인터럽트를 형성하여, 상기 금속층과 상기 전기 접속부(E) 사이의 전기적 콘택을 막으며,
    - 콘택부(K2)의 콘택면 둘레에서 금속으로 코팅된 기판의 하부 표면을 기판의 절연 영역에 도달할 정도의 깊이로 에칭하는 것을 특징으로 하는 방법.
  15. 제 14항에 있어서, 기판 상부 표면을 금속층으로 커버링하기 전에 상부 홈(V' 또는 V'')을 형성하는 것을 특징으로 하는 방법.
  16. 제 15항에 있어서,
    - 상부 홈(V')이 소자의 측면을 둘러싸고,
    - 전기 접속부(E) 위의 상부 홈(V')이 중단되며,
    - 상부 홈(V')은 기판의 도전 영역까지 도달되지 않고,
    - 상부 홈(V')과 닿도록 제 1 홈(V1)을 제공하는 것을 특징으로 하는 방법.
  17. 제 15항에 있어서,
    - 상부 홈(V'')이 소자의 측면을 둘러싸고,
    - 전기 접속부(E) 위의 상부 홈(V'')이 전기 접속부(E)까지 도달하며,
    - 상부 홈(V'')에 절연층을 제공하고,
    - 상부 홈(V'')에 닿도록 제 1 홈(V1)을 제공하는 것을 특징으로 하는 방법.
  18. 제 12항 또는 제 13항에 있어서, 제 1 홈(V1) 및 제 2 홈(V2) 그리고 상부 홈(V'')을 금속으로 채우거나 코팅하기 전에, 그리고 기판 표면을 금속으로 코팅하기 전에, 후속해서 금속이 제공되는 위치에 금속의 접착을 향상시키고 콘택부(K1, K2)로의 금속의 확산을 막는 추가층을 제공하는 것을 특징으로 하는 방법.
  19. 제 12항 또는 제 13항에 있어서,
    - 기판을 스택으로 견고히 접합하고,
    - 기판을 스택으로 접합할 때 인접한 기판에 할당된 제 2 홈(V2) 및/또는 콘택부(K1)에 제 2 홈(V2) 및/또는 기판의 콘택부(K1)가 닿도록, 상기 제 2 홈(V2) 및/또는 콘택부(K1)를 배치하는 것을 특징으로 하는 방법.
  20. 제 19항에 있어서,
    - 기판을 접합하기 위해 인접합 2개의 기판 표면의 금속을 상이하게 선택하고,
    - 인접한 2개의 기판 표면의 상이한 금속의 합금이 상기 금속 중 적어도 하나의 용융 온도 이상의 용융 온도를 가지며,
    - 하나의 금속은 고체로 되고 그리고 다른 하나의 금속은 액체로 되는 합금 용융 온도 이하의 온도로 가열함으로써 인접한 기판을 접합하며, 이에 따라 금속이 서로 혼합되고, 이것은 합금의 더 높은 용융 온도로 인해 경화를 야기하는 것을 특징으로 하는 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR10-1999-7009503A 1997-04-17 1998-03-13 다수의 소자를 갖는 집적 회로 및 그것의 제조 방법 KR100433870B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19716102A DE19716102C2 (de) 1997-04-17 1997-04-17 Integrierte Schaltungsanordnung mit mehreren Bauelementen und Verfahren zu deren Herstellung
DE19716102.2 1997-04-17

Publications (2)

Publication Number Publication Date
KR20010006415A KR20010006415A (ko) 2001-01-26
KR100433870B1 true KR100433870B1 (ko) 2004-06-04

Family

ID=7826820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7009503A KR100433870B1 (ko) 1997-04-17 1998-03-13 다수의 소자를 갖는 집적 회로 및 그것의 제조 방법

Country Status (7)

Country Link
US (1) US6597053B1 (ko)
EP (1) EP0976156A1 (ko)
JP (1) JP3786429B2 (ko)
KR (1) KR100433870B1 (ko)
DE (1) DE19716102C2 (ko)
TW (1) TW405218B (ko)
WO (1) WO1998048459A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19853703A1 (de) 1998-11-20 2000-05-25 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
DE10003112C1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Chip mit allseitigem Schutz sensitiver Schaltungsteile vor Zugriff durch Nichtberechtigte durch Abschirmanordnungen (Shields) unter Verwendung eines Hilfschips
US8212331B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Method for fabricating a backside through-wafer via in a processed wafer and related structure
EP2031653B1 (en) * 2007-08-27 2014-03-05 Denso Corporation Manufacturing method for a semiconductor device having multiple element formation regions
KR101131782B1 (ko) 2011-07-19 2012-03-30 디지털옵틱스 코포레이션 이스트 집적 모듈용 기판
US8890247B2 (en) * 2012-10-15 2014-11-18 International Business Machines Corporation Extremely thin semiconductor-on-insulator with back gate contact
US9786613B2 (en) 2014-08-07 2017-10-10 Qualcomm Incorporated EMI shield for high frequency layer transferred devices
DE102016125042A1 (de) * 2015-12-28 2017-06-29 Oerlikon Surface Solutions Ag, Pfäffikon Infrarotspiegel mit einer thermisch stabilen Schicht

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164088A (ja) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd 混成集積回路装置
US5502431A (en) * 1993-03-04 1996-03-26 Nippon Precision Circuits Inc. Integrated circuit device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPH0770686B2 (ja) * 1985-06-19 1995-07-31 日本電信電話株式会社 相補形ｍｉｓ半導体集積回路装置
JPS62254459A (ja) * 1986-04-28 1987-11-06 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
EP0316799B1 (en) * 1987-11-13 1994-07-27 Nissan Motor Co., Ltd. Semiconductor device
US4839309A (en) * 1988-03-30 1989-06-13 American Telephone And Telegraph Company, At&T Technologies, Inc. Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion
US5306942A (en) * 1989-10-11 1994-04-26 Nippondenso Co., Ltd. Semiconductor device having a shield which is maintained at a reference potential
US5266511A (en) * 1991-10-02 1993-11-30 Fujitsu Limited Process for manufacturing three dimensional IC's
US5196920A (en) * 1992-04-21 1993-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks
EP0576773B1 (en) * 1992-06-30 1995-09-13 STMicroelectronics S.r.l. Integrated circuit entirely protected against ultraviolet rays
US5726485A (en) * 1996-03-13 1998-03-10 Micron Technology, Inc. Capacitor for a semiconductor device
US5729047A (en) * 1996-03-25 1998-03-17 Micron Technology, Inc. Method and structure for providing signal isolation and decoupling in an integrated circuit device
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
KR100285701B1 (ko) * 1998-06-29 2001-04-02 윤종용 트렌치격리의제조방법및그구조

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164088A (ja) * 1991-10-31 1994-06-10 Sanyo Electric Co Ltd 混成集積回路装置
US5502431A (en) * 1993-03-04 1996-03-26 Nippon Precision Circuits Inc. Integrated circuit device

Also Published As

Publication number Publication date
JP3786429B2 (ja) 2006-06-14
WO1998048459A1 (de) 1998-10-29
TW405218B (en) 2000-09-11
JP2001517376A (ja) 2001-10-02
DE19716102C2 (de) 2003-09-25
DE19716102A1 (de) 1998-10-22
EP0976156A1 (de) 2000-02-02
US6597053B1 (en) 2003-07-22
KR20010006415A (ko) 2001-01-26

Similar Documents

Publication Publication Date Title
US5757081A (en) Surface mount and flip chip technology for total integrated circuit isolation
US5767578A (en) Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation
US7498636B2 (en) Semiconductor device and method of manufacturing the same
JP5048230B2 (ja) 半導体装置およびその製造方法
US5841197A (en) Inverted dielectric isolation process
US6124179A (en) Inverted dielectric isolation process
KR100232410B1 (ko) 표면장착 및 플립칩 기술을 이용한 집적회로 및 그 형성방법
US3456335A (en) Contacting arrangement for solidstate components
US4141135A (en) Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier
KR20030027701A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US4265685A (en) Utilizing simultaneous masking and diffusion of peripheral substrate areas
CN105336718A (zh) 源极向下半导体器件及其制造方法
KR100433870B1 (ko) 다수의 소자를 갖는 집적 회로 및 그것의 제조 방법
US7375397B2 (en) Semiconductor device having an SOI structure and method for manufacturing the same
EP0660402B1 (en) Power semiconductor device
US4656055A (en) Double level metal edge seal for a semiconductor device
US4672415A (en) Power thyristor on a substrate
US9263369B2 (en) Chip arrangement, wafer arrangement and method of manufacturing the same
EP4216268A1 (en) Chip-substrate composite semiconductor device
CN117712066A (zh) 半导体器件和半导体器件的制造方法
KR940009351B1 (ko) 반도체 칩의 에지 시일 및 그 제조방법
JPH0194640A (ja) 半導体装置およびその製造方法
JP2001007316A (ja) 半導体装置及びその製造方法
JPH0194652A (ja) 半導体装置およびその製造方法
JPS62105448A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130513

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140509

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160513

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee