JP2009239213A - チップサイズパッケージおよびその製造方法 - Google Patents
チップサイズパッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2009239213A JP2009239213A JP2008086756A JP2008086756A JP2009239213A JP 2009239213 A JP2009239213 A JP 2009239213A JP 2008086756 A JP2008086756 A JP 2008086756A JP 2008086756 A JP2008086756 A JP 2008086756A JP 2009239213 A JP2009239213 A JP 2009239213A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- chip
- oxide film
- size package
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Dicing (AREA)
Abstract
【課題】小型化および薄型化に対応することができると共に、製造工程を簡略化することができ、安価に製造することのできるチップサイズパッケージおよびその製造方法を提供する。
【解決手段】半導体ウェハWaから切り出されるチップサイズパッケージ100であって、半導体ウェハWaが、埋め込み酸化膜21を有するSOI構造の半導体ウェハであり、半導体チップ20aにおける埋め込み酸化膜21上のSOI層22に形成された半導体素子形成領域Sが、埋め込み酸化膜21に達する第1絶縁トレンチT1により取り囲まれて、周囲から絶縁分離されてなり、SOI層22上に、突起電極Dが形成され、SOI層22を覆う保護樹脂24が、突起電極Dの先端を露出するようにして形成されてなり、第1絶縁トレンチT1の外側で、半導体チップ20aが切り出されてなるチップサイズパッケージ100とする。
【選択図】図1
【解決手段】半導体ウェハWaから切り出されるチップサイズパッケージ100であって、半導体ウェハWaが、埋め込み酸化膜21を有するSOI構造の半導体ウェハであり、半導体チップ20aにおける埋め込み酸化膜21上のSOI層22に形成された半導体素子形成領域Sが、埋め込み酸化膜21に達する第1絶縁トレンチT1により取り囲まれて、周囲から絶縁分離されてなり、SOI層22上に、突起電極Dが形成され、SOI層22を覆う保護樹脂24が、突起電極Dの先端を露出するようにして形成されてなり、第1絶縁トレンチT1の外側で、半導体チップ20aが切り出されてなるチップサイズパッケージ100とする。
【選択図】図1
Description
本発明は、半導体ウェハから切り出される半導体チップと略同寸法で形成されてなる、チップサイズパッケージおよびその製造方法に関する。
半導体ウェハから切り出される半導体チップと略同寸法の小型パッケージ、所謂、チップサイズパッケージ(チップスケールパッケージ、CSP)の製造方法が、例えば、特開2001−127206号公報(特許文献1)に開示されている。
図7は、特許文献1に開示されたチップサイズパッケージの製造方法の各工程図である。
図7(a)は、半導体素子形成工程及び突起電極形成工程が終了した状態を示している。例えば、厚みt1が、t1=625μm程度のICウェハ1に、周知の回路形成を行う。また、ICウェハ1の能動面1Aの所定位置に形成された複数個のパッド電極に、突起電極(半田バンプ)2を形成して、バンプ形成を行う。
図7(b)は、第1テープ貼付工程、溝部形成工程及び保護樹脂塗布工程が終了した状態を示している。第1テープ貼付工程では、ICウェハ1の非能動面1Bに、粘着部材である第1の粘着テープ3Aを貼り付ける。そして、ストリートライン(スクライブライン)Xに沿って、ICウェハ1に直交する溝部4を能動面1A側から形成する。次いで、半田バンプ2が露出するように、溝部4を含む能動面1Aに保護樹脂5を塗布する。
図7(c)は、第1テープ除去工程と、第2テープ貼付工程及び研削工程が終了した状態を示している。第1テープ除去工程では非能動面1Bに貼付された第1の粘着テープ3Aを除去する。第2テープ貼付工程では、第1テープ除去工程の後に、保護樹脂5を塗布した能動面1A側に粘着部材である第2の粘着テープ3Bを貼付する。研削工程では、非能動面1Bを研削砥石6で研削して、溝部4の保護樹脂5をICウェハ1の非能動面1Bに露呈させる。このときICチップ15の厚みt2は、例えば、t2=100μm程度である。
図7(d)は、第2テープ除去工程と、第3テープ貼付工程及び分離工程が終了した状態を示している。第2テープ除去工程では、能動面1Aに貼付された第2の粘着テープ3Bを除去する。第3テープ貼付工程では、第2テープ除去工程の後に、研削した非能動面1B(研削面)に粘着部材である第3の粘着テープ3Cを貼付する。分離工程では、ストリートラインXに沿って能動面1A側から、ダイサーにより保護樹脂5を切断し、ICチップ15を個々に分割する。
図7(e)は、第3テープ除去工程を終了して得られたチップサイズパッケージの断面図である。第3テープ除去工程では、ICチップ15の非能動面1Bに貼付された第3の粘着テープ3Cが除去される。これにより、チップサイズパッケージ10が完成する。
特開2001−127206号公報
図7の製造方法により完成されたチップサイズパッケージ10は、能動面及び全側面が保護樹脂5により保護され、かつ、半田バンプ2が保護樹脂5から露出した極薄のものであり、半導体装置の小型化及び薄型化の要求を満足することができる。
一方、該チップサイズパッケージ10は、図7(e)に示すように、突起電極(半田バンプ)2を除く全体が完全に樹脂で覆われていない。このため、信頼性の観点から該チップサイズパッケージ10を使用するにあたっては、ICチップ15の露出面を先に樹脂で覆ってから回路基板へ実装する、あるいはICチップ15を回路基板へ実装した後に全体を樹脂で覆う必要があり、追加の樹脂封止工程が必要となる。
そこで本発明は、半導体ウェハから切り出される半導体チップと略同寸法で形成されてなるチップサイズパッケージおよびその製造方法であって、小型化および薄型化に対応することができると共に、製造工程を簡略化することができ、安価に製造することのできるチップサイズパッケージおよびその製造方法を提供することを目的としている。
請求項1に記載の発明は、半導体ウェハから切り出される半導体チップと略同寸法で形成されてなるチップサイズパッケージであって、前記半導体ウェハが、埋め込み酸化膜を有するSOI構造の半導体ウェハであり、前記半導体チップにおける前記埋め込み酸化膜上のSOI層に形成された半導体素子形成領域が、該埋め込み酸化膜に達する第1絶縁トレンチにより取り囲まれて、周囲から絶縁分離されてなり、前記SOI層上に、突起電極が形成され、前記SOI層を覆う保護樹脂が、前記突起電極の先端を露出するようにして形成されてなり、前記第1絶縁トレンチの外側で、前記半導体チップが切り出されてなることを特徴としている。
上記チップサイズパッケージには、埋め込み酸化膜を有するSOI構造の半導体ウェハから切り出された半導体チップが用いられている。また、該半導体チップのSOI層に形成された半導体素子形成領域は、底面が前記埋め込み酸化膜、側面が前記第1絶縁トレンチ、上面が前記保護樹脂によって、完全に取り囲まれた構造となっている。このため、上記チップサイズパッケージでは、半導体ウェハから切り出されたままの状態で回路基板等に実装して使用しても、耐湿性や電気的耐圧に関する信頼性を確保することができる。従って、上記チップサイズパッケージは、バルク単結晶シリコンウェハを用いた従来のチップサイズパッケージのように露出面を先に保護樹脂で覆ってから回路基板等へ実装したりあるいは回路基板等へ実装した後に全体を保護樹脂で覆ったりする、追加の樹脂封止工程を必要としない。
以上のようにして、上記チップサイズパッケージは、半導体ウェハから切り出される半導体チップと略同寸法で形成されてなる小型のチップサイズパッケージであって、製造工程を簡略化することができ、安価に製造することのできるチップサイズパッケージとすることができる。
上記チップサイズパッケージにおける前記第1絶縁トレンチは、請求項2に記載のように、埋め込み酸化膜を有するSOI構造の半導体ウェハで一般的に用いられる、酸化シリコン(SiO2)または側壁酸化膜を介して多結晶シリコンが埋め込まれてなる絶縁トレンチとすることが好ましい。
また、上記チップサイズパッケージは、請求項3に記載のように、前記埋め込み酸化膜に達するトレンチであって、前記保護樹脂が埋め込まれてなる第2絶縁トレンチが、前記第1絶縁トレンチを取り囲むようにして形成されてなり、前記第2絶縁トレンチの外側または前記第2絶縁トレンチ内で、前記半導体チップが切り出されてなる構成とすることが好ましい。
これによれば、該半導体チップのSOI層に形成された半導体素子形成領域の側面を、前記第1絶縁トレンチと前記第2絶縁トレンチで2重に保護することができる。また、該半導体チップの切り出し前の半導体ウェハにおける前記第2絶縁トレンチ上では、トレンチへの保護樹脂の埋め込みに伴う凹部が表面に形成されるため、該凹部を、切り出し線(スクライブライン)の目印として利用することができる。従って、切り出し時の位置合わせが容易であり、これによって工程が簡略化され、製造コストを低減することができる。
この場合、請求項4に記載のように、前記半導体チップにおける前記第1絶縁トレンチと前記第2絶縁トレンチの間に、前記突起電極が形成された前記SOI層が配置され、該SOI層が、電位固定されてなる構成とするこができる。これによれば、該電位固定されたSOI層を、シールド層として用いることが可能である。
また、上記チップサイズパッケージは、請求項5に記載のように、前記埋め込み酸化膜下の支持基板層が、除去されてなる構成とすることも可能であり、当該チップサイズパッケージは、薄型化に対応することもできる。
請求項6〜9に記載の発明は、上記チップサイズパッケージの製造方法に関する。
請求項6に記載の発明は、半導体ウェハから切り出される半導体チップと略同寸法で形成されてなるチップサイズパッケージの製造方法であって、前記半導体ウェハとして、埋め込み酸化膜を有するSOI構造の半導体ウェハを準備するウェハ準備工程と、前記半導体チップにおける前記埋め込み酸化膜上のSOI層に形成される半導体素子形成領域を取り囲み、前記埋め込み酸化膜に達する第1トレンチを形成し、絶縁体を介し前記第1トレンチを埋め戻して、前記半導体素子形成領域を周囲から絶縁分離する第1絶縁トレンチを形成する第1絶縁トレンチ形成工程と、前記SOI層上に、突起電極を形成する突起電極形成工程と、前記突起電極の先端を露出するようにして、前記SOI層を覆う保護樹脂を形成する保護樹脂形成工程と、前記第1絶縁トレンチの外側で、前記半導体チップを前記半導体ウェハから切り出すチップ切り出し工程とを有してなることを特徴としている。
これによって、上記請求項1に記載のチップサイズパッケージを製造することができる。尚、当該製造方法によって製造されるチップサイズパッケージの効果については、前述したとおりであり、その説明は省略する。
上記製造方法においては、請求項7に記載のように、埋め込み酸化膜を有するSOI構造の半導体ウェハで一般的に用いられている方法により、前記第1絶縁トレンチに、酸化シリコンまたは側壁酸化膜を介して多結晶シリコンを埋め込むことが好ましい。
また、上記製造方法においては、請求項8に記載のように、前記第1絶縁トレンチ形成工程において、前記埋め込み酸化膜に達する第2トレンチを、前記第1トレンチを取り囲むようにして該第1トレンチと同時に形成し、前記第2トレンチを除いて、前記第1トレンチを埋め戻し、前記保護樹脂形成工程において、前記第2トレンチを前記保護樹脂で同時に埋め戻して第2絶縁トレンチを形成し、前記チップ切り出し工程において、前記第2絶縁トレンチの外側または前記第2絶縁トレンチ内で、前記半導体チップを切り出す構成とすることができる。
これによって、上記請求項3に記載のチップサイズパッケージを製造することができる。尚、当該製造方法によって製造されるチップサイズパッケージの効果については、前述したとおりであり、その説明は省略する。
また、この場合、請求項9に記載のように、前記第2トレンチの幅を、前記第1トレンチの幅より広く設定することが好ましい。これによって、前述した半導体チップの切り出し前の半導体ウェハにおける第2絶縁トレンチ上の表面に形成される凹部は、埋め込み性が低下するため、より明確なものとなる。従って、該凹部を切り出し線(スクライブライン)の目印として利用するにあたっては、第2トレンチの幅を第1トレンチの幅と同じかより狭く設定する場合に較べて、切り出し時の位置合わせがより容易となる。
以上のようにして、上記チップサイズパッケージおよびその製造方法は、半導体ウェハから切り出される半導体チップと略同寸法で形成されてなるチップサイズパッケージおよびその製造方法であって、製造工程を簡略化することができ、製造コストの低減が可能なチップサイズパッケージおよびその製造方法とすることができる。
本発明は、半導体ウェハから切り出される半導体チップと略同寸法で形成されてなる、チップサイズパッケージ(以下、CSPと略記)およびその製造方法に関する。以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図1と図2は、それぞれ、本発明の一例であるCSP100,101の模式的な断面図である。また、図3と図4は、それぞれ、図1と図2に示すCSP100,101(半導体チップ20a,20b)を切り出す前の半導体ウェハWa,Wbを示した模式的な断面図である。
図1と図2に示すCSP100,101には、図3と図4に示した埋め込み酸化膜21を有するSOI(Silicon On Insulator)構造の半導体ウェハWa,Wbが用いられており、該半導体ウェハWa,Wbから、それぞれ半導体チップ20a,20bが切り出される。半導体ウェハWa,Wbは、基板貼り合わせ技術により製造されたもので、埋め込み酸化膜21上に当接して薄いSOI層22が形成され、埋め込み酸化膜21下に当接して厚い支持基板層23が形成されている。
図1と図2の半導体チップ20a,20bにおいて、埋め込み酸化膜21上のSOI層22に形成された半導体素子形成領域Sは、埋め込み酸化膜21に達する第1絶縁トレンチT1により取り囲まれて、周囲から絶縁分離されている。第1絶縁トレンチT1は、例えば、埋め込み酸化膜を有するSOI構造の半導体ウェハで一般的に用いられる、酸化シリコン(SiO2)または側壁酸化膜を介して多結晶シリコンが埋め込まれてなる絶縁トレンチとすることが好ましい。該第1絶縁トレンチT1により取り囲まれた半導体素子形成領域Sには、図示を省略した各種半導体素子や回路部品が形成され、電気回路が構成されている。
また、半導体チップ20a,20bのSOI層22上には、突起電極Dが形成され、SOI層22を覆う保護樹脂24が、突起電極Dの先端を露出するようにして形成されている。さらに、図1と図2のCSP100,101には、それぞれ、埋め込み酸化膜21に達するトレンチであって、保護樹脂24が埋め込まれた第2絶縁トレンチT2a,T2bが、第1絶縁トレンチT1を取り囲むようにして形成されている。
図1と図2に示すCSP100,101は、いずれも、第1絶縁トレンチT1の外側で、半導体チップ20a,20bが切り出されて形成されたものである。より詳細には、図3および図4において一点鎖線で示した切り出し線(スクライブライン)に沿って、図1のCSP100は第2絶縁トレンチT2aの外側でダイサーKまたはスクライバーによって切り出されたものであり、図2のCSP101は、第2絶縁トレンチT2b内で切り出されたものである。
以上のように、図1と図2に示すCSP100,101には、埋め込み酸化膜21を有するSOI構造の半導体ウェハWa,Wbから切り出された半導体チップ20a,20bが用いられている。また、該半導体チップ20a,20bのSOI層22に形成された半導体素子形成領域Sは、底面が埋め込み酸化膜21、側面が第1絶縁トレンチT1、上面が保護樹脂24によって、完全に取り囲まれた構造となっている。このため、CSP100,101では、半導体ウェハWa,Wbから切り出されたままの状態で回路基板等に実装して使用しても、耐湿性や電気的耐圧に関する信頼性を確保することができる。従って、図1と図2に示すCSP100,101は、バルク単結晶シリコンウェハを用いた図7に示した従来のCSP10と較べて、露出面を先に保護樹脂で覆ってから回路基板等へ実装したり、あるいは回路基板等へ実装した後に全体を保護樹脂で覆ったりする必要がない。このように、図1と図2に示すCSP100,101は、図7のCSP10を使用する際の追加の樹脂封止工程を必要としないため、工程を簡略化することができ、全体として安価なものとすることができる。
特に、図1と図2に示すCSP100,101は、半導体チップ20a,20bのSOI層22に形成された半導体素子形成領域Sの側面を、第1絶縁トレンチT1と第2絶縁トレンチT2a,T2bで2重に保護している。また、該半導体チップ20a,20bを切り出す前の図3と図4に示す半導体ウェハWa,Wbにおける第2絶縁トレンチT2a,T2b上では、トレンチへの保護樹脂の埋め込みに伴う凹部Oa,Obが表面に形成され。このため、該凹部Oa,Obを、切り出し線(スクライブライン)の目印として利用することができる。従って、切り出し時の位置合わせが容易であり、これによって工程が簡略化され、製造コストを低減することができる。
また、図1と図2のCSP100,101では、半導体チップ20a,20bにおける第1絶縁トレンチT1と第2絶縁トレンチT2a,T2bの間に、突起電極Dが形成されたSOI層22aが配置されている。該SOI層22aは、電位固定することで、シールド層として用いることが可能である。
以上のようにして、図1と図2に例示したCSP100,101は、図3と図4の半導体ウェハWa,Wbから切り出される半導体チップ20a,20bと略同寸法で形成されてなる小型のCSPであって、製造工程を簡略化することができ、安価に製造することのできるCSPとなっている。
尚、図1と図2に例示したCSP100,101は、埋め込み酸化膜21下に当接して厚い支持基板層23が形成されていが、該支持基板層23が除去されたCSPを構成することも可能である。該CSPは、薄型化に対応したCSPとなる。また、埋め込み酸化膜21下を2重に保護する目的で、埋め込み酸化膜21下や支持基板層23下に当接して、追加の保護樹脂を形成するようにしてもよい。
次に、図1に示すCSP100を例にして、その製造方法を簡単に説明する。
図5(a),(b)と図6(a),(b)は、図1のCSP100の製造方法を説明する図で、それぞれ、製造途中にある図3の半導体ウェハWaの各状態を示した模式的な断面図である。尚、図5と図6に示す半導体ウェハWaにおいて、図1に示したCSP100および図3に示した半導体ウェハWaと同様の部分については、同じ符号を付した。
図1のCSP100を製造するにあたっては、最初に、図5(a)に示すように、埋め込み酸化膜21を有するSOI構造の半導体ウェハを準備する。
次に、図5(b)に示すように、図1に示した半導体チップ20aにおいて埋め込み酸化膜21上のSOI層22に形成される半導体素子形成領域Sを取り囲み、埋め込み酸化膜21に達する第1トレンチH1を形成する。この第1トレンチH1の形成時に、同時に、第1トレンチH1を取り囲むようにして、埋め込み酸化膜21に達する第2トレンチH2も形成する。
尚、図5(b)に示す第2トレンチH2の幅w2は、第1トレンチH1の幅w1より広く設定することが好ましい。これによって、前述した図3に示す半導体ウェハWaにおける第2絶縁トレンチT2a上の表面に形成される凹部Oaは、第2トレンチH2の幅w2と第1トレンチH1の幅w1を同じに設定する場合に較べて埋め込み性が低下するため、より明確なものとなる。従って、該凹部を後工程で切り出し線(スクライブライン)の目印として利用するにあたっては、切り出し時の位置合わせがより容易となる。
次に、図6(a)に示すように、図5(b)の第1トレンチH1にマスクを介して酸化シリコンまたは側壁酸化膜を介して多結晶シリコンを埋め込んで、第2トレンチH2を除いて第1トレンチH1のみを絶縁体を介して埋め戻す。これによって、半導体素子形成領域Sを周囲から絶縁分離する第1絶縁トレンチT1が形成される。次に、半導体素子形成領域Sに各種半導体素子や回路部品を形成し、半導体素子形成領域Sで電気回路を構成する。次に、SOI層22上に、突起電極Dを形成する。
次に、図6(b)に示すように、突起電極Dの先端を露出するようにして、SOI層22を覆う保護樹脂24を形成する。この保護樹脂形成工程において、図5(b)の第2トレンチH2を保護樹脂24で同時に埋め戻して、第2絶縁トレンチT2aを形成する。
最後に、図3で説明したように第2絶縁トレンチT2aの外側で切り出すことによって、CSP100が製造される。
以上のようにして、上記したCSPおよびその製造方法は、半導体ウェハから切り出される半導体チップと略同寸法で形成されてなるCSPおよびその製造方法であって、製造工程を簡略化することができ、製造コストの低減が可能なCSPおよびその製造方法となっている。
10,100,101 チップサイズパッケージ(CSP)
Wa,Wb 半導体ウェハ
20a,20b 半導体チップ
21 埋め込み酸化膜
22 SOI層
23 支持基板層
24 保護樹脂
S 半導体素子形成領域
D 突起電極
T1 第1絶縁トレンチ
T2a,T2b 第2絶縁トレンチ
H1 第1トレンチ
H2 第2トレンチ
Wa,Wb 半導体ウェハ
20a,20b 半導体チップ
21 埋め込み酸化膜
22 SOI層
23 支持基板層
24 保護樹脂
S 半導体素子形成領域
D 突起電極
T1 第1絶縁トレンチ
T2a,T2b 第2絶縁トレンチ
H1 第1トレンチ
H2 第2トレンチ
Claims (9)
- 半導体ウェハから切り出される半導体チップと略同寸法で形成されてなるチップサイズパッケージであって、
前記半導体ウェハが、埋め込み酸化膜を有するSOI構造の半導体ウェハであり、
前記半導体チップにおける前記埋め込み酸化膜上のSOI層に形成された半導体素子形成領域が、該埋め込み酸化膜に達する第1絶縁トレンチにより取り囲まれて、周囲から絶縁分離されてなり、
前記SOI層上に、突起電極が形成され、
前記SOI層を覆う保護樹脂が、前記突起電極の先端を露出するようにして形成されてなり、
前記第1絶縁トレンチの外側で、前記半導体チップが切り出されてなることを特徴とするチップサイズパッケージ。 - 前記第1絶縁トレンチが、酸化シリコンまたは側壁酸化膜を介して多結晶シリコンが埋め込まれてなる絶縁トレンチであることを特徴とする請求項1に記載のチップサイズパッケージ。
- 前記埋め込み酸化膜に達するトレンチであって、前記保護樹脂が埋め込まれてなる第2絶縁トレンチが、前記第1絶縁トレンチを取り囲むようにして形成されてなり、
前記第2絶縁トレンチの外側または前記第2絶縁トレンチ内で、前記半導体チップが切り出されてなることを特徴とする請求項1または2に記載のチップサイズパッケージ。 - 前記半導体チップにおける前記第1絶縁トレンチと前記第2絶縁トレンチの間に、前記突起電極が形成された前記SOI層が配置され、
該SOI層が、電位固定されてなることを特徴とする請求項3に記載のチップサイズパッケージ。 - 前記埋め込み酸化膜下の支持基板層が、除去されてなることを特徴とする請求項1乃至4のいずれか一項に記載のチップサイズパッケージ。
- 半導体ウェハから切り出される半導体チップと略同寸法で形成されてなるチップサイズパッケージの製造方法であって、
前記半導体ウェハとして、埋め込み酸化膜を有するSOI構造の半導体ウェハを準備するウェハ準備工程と、
前記半導体チップにおける前記埋め込み酸化膜上のSOI層に形成される半導体素子形成領域を取り囲み、前記埋め込み酸化膜に達する第1トレンチを形成し、
絶縁体を介し前記第1トレンチを埋め戻して、前記半導体素子形成領域を周囲から絶縁分離する第1絶縁トレンチを形成する第1絶縁トレンチ形成工程と、
前記SOI層上に、突起電極を形成する突起電極形成工程と、
前記突起電極の先端を露出するようにして、前記SOI層を覆う保護樹脂を形成する保護樹脂形成工程と、
前記第1絶縁トレンチの外側で、前記半導体チップを前記半導体ウェハから切り出すチップ切り出し工程とを有してなることを特徴とするチップサイズパッケージの製造方法。 - 前記第1絶縁トレンチに、酸化シリコンまたは側壁酸化膜を介して多結晶シリコンを埋め込むことを特徴とする請求項6に記載のチップサイズパッケージの製造方法。
- 前記第1絶縁トレンチ形成工程において、
前記埋め込み酸化膜に達する第2トレンチを、前記第1トレンチを取り囲むようにして該第1トレンチと同時に形成し、
前記第2トレンチを除いて、前記第1トレンチを埋め戻し、
前記保護樹脂形成工程において、
前記第2トレンチを前記保護樹脂で同時に埋め戻して第2絶縁トレンチを形成し、
前記チップ切り出し工程において、
前記第2絶縁トレンチの外側または前記第2絶縁トレンチ内で、前記半導体チップを切り出すことを特徴とする請求項6または7に記載のチップサイズパッケージの製造方法。 - 前記第2トレンチの幅を、前記第1トレンチの幅より広く設定することを特徴とする請求項8に記載のチップサイズパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086756A JP2009239213A (ja) | 2008-03-28 | 2008-03-28 | チップサイズパッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086756A JP2009239213A (ja) | 2008-03-28 | 2008-03-28 | チップサイズパッケージおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009239213A true JP2009239213A (ja) | 2009-10-15 |
Family
ID=41252773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008086756A Pending JP2009239213A (ja) | 2008-03-28 | 2008-03-28 | チップサイズパッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009239213A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129643A (ja) * | 2009-12-16 | 2011-06-30 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2018182001A (ja) * | 2017-04-10 | 2018-11-15 | 株式会社ディスコ | 発光ダイオードチップの製造方法及び発光ダイオードチップ |
JP2018182095A (ja) * | 2017-04-14 | 2018-11-15 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
CN113035793A (zh) * | 2019-12-25 | 2021-06-25 | 珠海格力电器股份有限公司 | 芯片的制作方法 |
-
2008
- 2008-03-28 JP JP2008086756A patent/JP2009239213A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129643A (ja) * | 2009-12-16 | 2011-06-30 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2018182001A (ja) * | 2017-04-10 | 2018-11-15 | 株式会社ディスコ | 発光ダイオードチップの製造方法及び発光ダイオードチップ |
JP2018182095A (ja) * | 2017-04-14 | 2018-11-15 | 新日本無線株式会社 | 半導体装置およびその製造方法 |
CN113035793A (zh) * | 2019-12-25 | 2021-06-25 | 珠海格力电器股份有限公司 | 芯片的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7498636B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5330863B2 (ja) | 半導体装置の製造方法 | |
TWI629460B (zh) | MEMS pressure sensor and method of forming same | |
KR101767654B1 (ko) | 에어 갭 절연 구조를 갖는 관통전극을 구비한 반도체 소자 및 그 제조방법 | |
US8053353B2 (en) | Method of making connections in a back-lit circuit | |
JP5114017B2 (ja) | 半導体装置、該半導体装置の製造方法 | |
JP5206826B2 (ja) | 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法 | |
JP2001085361A (ja) | 半導体装置およびその製造方法 | |
US10325946B2 (en) | Packaging method and package structure for image sensing chip | |
US8785297B2 (en) | Method for encapsulating electronic components on a wafer | |
JP2009239213A (ja) | チップサイズパッケージおよびその製造方法 | |
JP4837939B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2009099841A (ja) | 半導体装置及びその製造方法 | |
JP4696152B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US10283483B2 (en) | Packaging method and package structure for image sensing chip | |
US7973392B2 (en) | Electronic device and method for manufacturing structure for electronic device | |
US20190296064A1 (en) | Packaging method and packaging structure for semiconductor chip | |
TWI473178B (zh) | 一種晶圓級的封裝結構及其製備方法 | |
EP2584598B1 (en) | Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device | |
JP2010016150A (ja) | 半導体装置の製造方法 | |
JP2009212438A (ja) | 半導体装置およびその製造方法 | |
CN103137655B (zh) | 具有底部源极的功率mosfet器件及其制作方法 | |
CN115734609A (zh) | 半导体装置 | |
JP2011243668A (ja) | 半導体パッケージの製造方法 | |
JP2001007316A (ja) | 半導体装置及びその製造方法 |