JP5440031B2 - 薄膜トランジスタアレイの製造方法 - Google Patents
薄膜トランジスタアレイの製造方法 Download PDFInfo
- Publication number
- JP5440031B2 JP5440031B2 JP2009197899A JP2009197899A JP5440031B2 JP 5440031 B2 JP5440031 B2 JP 5440031B2 JP 2009197899 A JP2009197899 A JP 2009197899A JP 2009197899 A JP2009197899 A JP 2009197899A JP 5440031 B2 JP5440031 B2 JP 5440031B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- ink
- hole
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 108
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000010409 thin film Substances 0.000 title claims description 36
- 239000010408 film Substances 0.000 claims description 62
- 239000011229 interlayer Substances 0.000 claims description 44
- 238000007639 printing Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 20
- 238000003825 pressing Methods 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000576 coating method Methods 0.000 description 5
- 239000004205 dimethyl polysiloxane Substances 0.000 description 5
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 5
- 239000012769 display material Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 5
- -1 polyethylene terephthalate Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 239000010419 fine particle Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000813 microcontact printing Methods 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229920000301 poly(3-hexylthiophene-2,5-diyl) polymer Polymers 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 125000001731 2-cyanoethyl group Chemical group [H]C([H])(*)C([H])([H])C#N 0.000 description 1
- NLHHRLWOUZZQLW-UHFFFAOYSA-N Acrylonitrile Chemical compound C=CC#N NLHHRLWOUZZQLW-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 239000004373 Pullulan Substances 0.000 description 1
- 229920001218 Pullulan Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010538 cationic polymerization reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 235000019423 pullulan Nutrition 0.000 description 1
- 238000010526 radical polymerization reaction Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007761 roller coating Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、薄膜トランジスタアレイの製造方法に関し、特に版を用いた印刷法による薄膜トランジスタアレイの製造方法に関する。
近年、液晶モニタやプラズマディスプレイ等の、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴと言う）を駆動素子としたディスプレイが盛んに用いられている。
それに伴い、高コストなフォトリソグラフィや真空プロセスに頼らず、塗布法や印刷法等による有機ＴＦＴアレイの作製方法に関する研究開発が、活発に行われている。配線、半導体、電極、絶縁膜等の部材をインク化し、安価で高速な印刷プロセスで微細な有機ＴＦＴアレイを製造することができれば、ディスプレイの大幅なコストダウンとスループットの向上とが期待できる。
印刷用のインク材料としては、固形分を溶媒に溶かした溶液や、微粒子の分散液、あるいは、それらの混合液等が用いられる。半導体や電極材料は１０ｎｍ〜２００ｎｍ程度の薄膜でも機能するため、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、反転オフセット印刷法等の手法を用いて印刷できることが報告されている。
特に、例えば非特許文献１に示されるように、マイクロコンタクトプリント法（以下、μＣＰ法と言う）は、１μｍの解像度で電極や半導体を印刷できる技術として注目を集めている。
印刷に適した半導体材料としては、溶剤への可溶性がある有機半導体が有望である。しかし、有機半導体の上層には、酸素や水分から有機半導体層を保護するための保護膜や、画素電極を形成するための層間絶縁膜を成膜することが必要となる。保護膜と層間絶縁膜とは、ガスバリヤ性や絶縁性の機能を満たすために、望ましくは５００ｎｍ以上、さらに望ましくは１０００ｎｍ以上の厚膜で形成される。
例えば特許文献１に示されているように、ＴＦＴを駆動素子としたディスプレイでは、通常はＴＦＴ素子とディスプレイの画素電極とは、上述した層間絶縁膜に形成されたスルーホールによって電気的に接続された構造で作製される。
あるいは、特許文献２に示されているように、層間絶縁膜に貫通穴を形成し、インクジェット法によって導電性インクを塗布することで、スルーホールと画素電極とが一括して形成される。
（独）産業技術総合研究所 プレスリリース ２００８年６月９日 「フレキシブル基板へ有機薄膜トランジスタアレイを印刷」ｈｔｔｐ：／／ｗｗｗ．ａｉｓｔ．ｇｏ．ｊｐ／ａｉｓｔ＿ｊ／ｐｒｅｓｓ＿ｒｅｌｅａｓｅ／ｐｒ２００８／ｐｒ２００８０６０９／ｐｒ２００８０６０９．ｈｔｍｌ（２００９年８月３日検索）
しかしながら、特許文献１の方法では、凹凸のあるスルーホールの段差を乗り越えて画素電極を形成する必要があるが、例えばμＣＰ法のような高精細化が可能な印刷法では、版を接触させることによって電極材料を転写するので、スルーホールの段差を乗り越えて層間絶縁膜の上下の導電層間で良好な電気的な接続を得ることは難しく、電気的な接続の不良が発生しやすい。
また、特許文献２の方法では、スルーホールと画素電極とを一括して形成することはできるが、解像度がインク滴の大きさに依存し、高精細化が困難である。
本発明は、上記事情に鑑みてなされたもので、凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供することを目的とする。
本発明の目的は、下記構成により達成することができる。
１．基板と、
前記基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタの上に形成され、前記薄膜トランジスタのドレイン電極の位置に形成されたスルーホールを有する層間絶縁膜と、
前記スルーホールを介して前記ドレイン電極と電気的に接続された画素電極とを備えた薄膜トランジスタアレイの製造方法において、
前記画素電極を、版を用いて印刷によって形成する画素電極形成工程を備え、
前記画素電極形成工程は、
前記版に形成された画素電極パターンに前記画素電極の材料を含むインクを塗布するインク塗布工程と、
前記版に塗布された前記インクを前記層間絶縁膜の上に転写する転写工程とを有し、
前記インク塗布工程で、前記版に形成された画素電極パターンの前記スルーホールに対向する位置にインク溜まりを形成し、
前記転写工程で、前記インク溜まりに溜められたインクを前記スルーホールに進入させて、前記ドレイン電極と前記画素電極とを電気的に接続することを特徴とする薄膜トランジスタアレイの製造方法。
前記基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタの上に形成され、前記薄膜トランジスタのドレイン電極の位置に形成されたスルーホールを有する層間絶縁膜と、
前記スルーホールを介して前記ドレイン電極と電気的に接続された画素電極とを備えた薄膜トランジスタアレイの製造方法において、
前記画素電極を、版を用いて印刷によって形成する画素電極形成工程を備え、
前記画素電極形成工程は、
前記版に形成された画素電極パターンに前記画素電極の材料を含むインクを塗布するインク塗布工程と、
前記版に塗布された前記インクを前記層間絶縁膜の上に転写する転写工程とを有し、
前記インク塗布工程で、前記版に形成された画素電極パターンの前記スルーホールに対向する位置にインク溜まりを形成し、
前記転写工程で、前記インク溜まりに溜められたインクを前記スルーホールに進入させて、前記ドレイン電極と前記画素電極とを電気的に接続することを特徴とする薄膜トランジスタアレイの製造方法。
２．前記画素電極パターンの前記スルーホールに対向する位置に、凹部または凸部が形成されていることを特徴とする前記１に記載の薄膜トランジスタアレイの製造方法。
３．前記インク塗布工程は、前記画素電極パターンにインクジェット方式でインクを吐出して塗布する工程であり、
前記画素電極パターンの前記スルーホールに対向する位置に吐出されたインクの量が、前記画素電極パターンの前記スルーホールに対向する位置以外の部分に吐出されたインクの量よりも多いことを特徴とする前記１または２に記載の薄膜トランジスタアレイの製造方法。
前記画素電極パターンの前記スルーホールに対向する位置に吐出されたインクの量が、前記画素電極パターンの前記スルーホールに対向する位置以外の部分に吐出されたインクの量よりも多いことを特徴とする前記１または２に記載の薄膜トランジスタアレイの製造方法。
４．前記インク塗布工程は、前記版に形成された画素電極パターンの全面に均一にインクを塗布した後に、前記画素電極パターンの前記スルーホールに対向する位置に、インクジェット方式でインクを吐出して追加して塗布することを特徴とする前記１または２に記載の薄膜トランジスタアレイの製造方法。
５．前記画素電極形成工程は、
前記転写工程で前記層間絶縁膜の上に転写されたインクを、プレスまたはローラで前記層間絶縁膜に押圧する押圧工程を有することを特徴とする前記１から４の何れか１項に記載の薄膜トランジスタアレイの製造方法。
前記転写工程で前記層間絶縁膜の上に転写されたインクを、プレスまたはローラで前記層間絶縁膜に押圧する押圧工程を有することを特徴とする前記１から４の何れか１項に記載の薄膜トランジスタアレイの製造方法。
本発明によれば、版に形成された画素電極パターンのスルーホールに対向する位置に保持されたインクの量を、画素電極パターンのスルーホールに対向する位置以外の部分に保持されたインクの量よりも多くすることによって、凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供することができる。
以下、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限らない。なお、図中、同一あるいは同等の部分には同一の番号を付与し、重複する説明は省略する。
最初に、本発明のＴＦＴアレイの製造方法が適用されるディスプレイの一例について、図１を用いて説明する、図１は、本発明のＴＦＴアレイの製造方法が適用されるディスプレイの一例の１画素の断面図である。
図１において、ディスプレイ１の１画素は、下側基板１０１、上側基板２０１、ＴＦＴアレイ１０および表示材料２２１等で構成される。ＴＦＴアレイ１０は、ＴＦＴ１１と、層間絶縁膜１５１、スルーホール１６１および画素電極１７１等で構成される。ＴＦＴ１１は、下側基板１０１の上に形成され、図１の下側から順に、ゲート電極１１１、ゲート絶縁膜１２１、ソース電極１３１、ドレイン電極１３３、半導体層１４１等で構成される。
上側基板２０１の下側基板１０１に対向する面には、ディスプレイ１の全画素に共通の透明なコモン電極２１１が形成されている。コモン電極２１１とソース電極１３１との間には、表示のための電圧が印加され、ゲート電極１１１に印加される表示信号により、コモン電極２１１と画素電極１７１との間の表示材料２２１に電圧が印加されることで表示が行われる。
表示材料２２１としては、上述した液晶材料の他に、例えば電気化学表示素子と呼ばれるエレクトロデポジション素子材料やエレクトロクロミック素子材料、電気泳動表示素子材料等が考えられる。
ディスプレイ１は、図１の画素が２次元マトリクス状に配置されて構成され、ディスプレイ１の端部では、下側基板１０１と上側基板２０１とが、図示しないシールパターンで接続され、下側基板１０１と上側基板２０１とシールパターンとで形成される空間（セルギャップ）に、表示材料２２１が封入されている。
ここで、ディスプレイ１を構成する各要素の材料や形成方法について、簡単に述べる。
まず、下側基板１０１および上側基板２０１の材料としては、ガラス、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート、ポリカーボネート、ポリエーテルスルホン等の薄板やシートを用いることができる。
ゲート電極１１１、ソース電極１３１、ドレイン電極１３３および画素電極１７１の形成方法としては、真空蒸着法、スパッタ法、スピンコート法、バーコート法、スリットコート法、ローラーコート法、キャピラリーコート法等の成膜方法や、フレキソ印刷法やμＣＰ法等の凸版印刷法、グラビア印刷法等の凹版印刷法、スクリーン印刷法、インクジェット法等の手法を用いることができる。スピンコート法のように、ベタ膜の成膜方法を用いる場合は、成膜後にフォトリソグラフィ法等によってパターンを形成する必要がある。
上述した各電極の材料としては、例えばＡｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｗ、Ｔａ、ＩＴＯ（酸化インジウムスズ）等の無機材料や、ＰＥＤＯＴ／ＰＳＳ（Ｐｏｌｙ（３，４−ＥｔｈｙｌｅｎｅＤｉＯｘｙＴｈｉｏｐｈｅｎｅ）−Ｐｏｌｙ−（ＳｔｙｒｅｎｅＳｕｌｆｏｎａｔｅ））、ポリアニリン、ポリピロール等の導電性高分子材料を用いることができる。各種印刷法のような塗布プロセスを用いて電極を形成する場合には、必要に応じて溶液化、微粒子の分散液化等を行う。
ゲート絶縁膜１２１の材料としては、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム等の無機膜や、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系等の光硬化性樹脂、アクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、エポキシ樹脂、フッ素樹脂、シアノエチルプルラン等の有機化合物等を用いることができる。
また、それらの有機化合物に、酸化珪素、酸化アルミニウム、酸化タンタル、酸化チタン等の無機酸化物や、窒化珪素、窒化アルミニウム等の無機窒化物の微粒子を分散させてもよい。また、それらを積層した多層構造になっていてもよい。
半導体層１４１の形成方法は、上述した各電極の形成方法と同様の方法を用いることができる。また、半導体層１４１の材料としては、ペンタセンおよびその誘導体、ポリチオフェン、オリゴチオフェン等の一般的に知られている有機半導体材料を用いることができる。
層間絶縁膜１５１の形成方法は、上述した各電極の形成方法と同様の方法を用いることができる。また、層間絶縁膜１５１の材料としては、上述したゲート絶縁膜１２１の材料と同じ材料を用いることができる。
スルーホール１６１の形成方法としては、層間絶縁膜１５１にフォトリソグラフィやレーザーアブレーション等により開口を形成してもよいし、印刷法による層間絶縁膜１５１の形成時に、スルーホール１６１の部分だけインクを塗布しないことで、層間絶縁膜１５１とスルーホール１６１とを同時に形成することでもよい。
本発明のＴＦＴアレイの製造方法を適用するためには、ＴＦＴ１１の構成としては、ソース電極１３１、ドレイン電極１３３および半導体層１４１よりも前にゲート電極１１１とゲート絶縁膜１２１とを形成するボトムゲート型のＴＦＴの構成をとることが望ましい。本発明のＴＦＴアレイの製造方法は、トップゲート型のＴＦＴ構成でも有効であるが、画素電極１７１とドレイン電極１３３との間に、ゲート絶縁膜１２１と層間絶縁膜１５１とが介在するために、電気的接続がより難しくなる。
なお、ソース電極１３１およびドレイン電極１３３と半導体層１４１との位置関係については、図１に示したボトムコンタクト型であっても、トップコンタクト型であっても、どちらでもよい。
次に、図１のディスプレイ１の印刷法による製造方法の第１の実施の形態について、図２、図３および図４を用いて説明する。図２は、ディスプレイ１の印刷法による製造方法の第１の実施の形態を示す工程図であり、図３および図４は、図２の工程中の画素電極形成工程（工程Ｓ０５）を説明するための模式図である。
以下、図２に示した各工程を、順に説明する。
ＴＦＴ形成工程（工程Ｓ０１）
図１に示したＴＦＴ１１を形成する工程である。例えばμＣＰ法により、下側基板１０１の上にゲート電極１１１を形成し、その上にゲート絶縁膜１２１を成膜する。次に、ゲート絶縁膜１２１の上にソース電極１３１とドレイン電極１３３とを同時に形成し、ソース電極１３１とドレイン電極１３３とに跨るように半導体層１４１を形成する。ドレイン電極１３３は、次工程で形成されるスルーホール１６１の位置まで延伸して形成される。
図１に示したＴＦＴ１１を形成する工程である。例えばμＣＰ法により、下側基板１０１の上にゲート電極１１１を形成し、その上にゲート絶縁膜１２１を成膜する。次に、ゲート絶縁膜１２１の上にソース電極１３１とドレイン電極１３３とを同時に形成し、ソース電極１３１とドレイン電極１３３とに跨るように半導体層１４１を形成する。ドレイン電極１３３は、次工程で形成されるスルーホール１６１の位置まで延伸して形成される。
層間絶縁膜、スルーホール形成工程（工程Ｓ０３）
図１に示した層間絶縁膜１５１とスルーホール１６１とを形成する工程である。例えばμＣＰ法により、ソース電極１３１、ドレイン電極１３３および半導体層１４１の上に、層間絶縁膜１５１を形成する。この時、スルーホール１６１が形成される位置には、層間絶縁膜１５１のパターンを形成しない。これによって、層間絶縁膜１５１とスルーホール１６１とを同時に形成することができる。層間絶縁膜１５１をベタで成膜し、その後で、フォトリソグラフィ法によりスルーホール１６１を形成してもよい。
図１に示した層間絶縁膜１５１とスルーホール１６１とを形成する工程である。例えばμＣＰ法により、ソース電極１３１、ドレイン電極１３３および半導体層１４１の上に、層間絶縁膜１５１を形成する。この時、スルーホール１６１が形成される位置には、層間絶縁膜１５１のパターンを形成しない。これによって、層間絶縁膜１５１とスルーホール１６１とを同時に形成することができる。層間絶縁膜１５１をベタで成膜し、その後で、フォトリソグラフィ法によりスルーホール１６１を形成してもよい。
画素電極形成工程（工程Ｓ０５）
図１に示した画素電極１７１を形成し、前工程で形成されたスルーホール１６１を介して、ドレイン電極１３３と画素電極１７１とをコンタクトさせる工程である。この工程には、インク塗布工程（工程Ｓ５１）、転写工程（工程Ｓ５３）、押圧工程（工程Ｓ５５）および焼成工程（工程Ｓ５７）等が含まれる。本工程を、図３および図４を用いて説明する。
図１に示した画素電極１７１を形成し、前工程で形成されたスルーホール１６１を介して、ドレイン電極１３３と画素電極１７１とをコンタクトさせる工程である。この工程には、インク塗布工程（工程Ｓ５１）、転写工程（工程Ｓ５３）、押圧工程（工程Ｓ５５）および焼成工程（工程Ｓ５７）等が含まれる。本工程を、図３および図４を用いて説明する。
インク塗布工程（工程Ｓ５１）
図３（ｂ）において、工程Ｓ０１で形成されたＴＦＴ１１のドレイン電極１３３の上に、工程Ｓ０３で形成された層間絶縁膜１５１が積層されており、ドレイン電極１３３の上の層間絶縁膜１５１の一部には、同じく工程Ｓ０３で形成されたスルーホール１６１が開口している。
図３（ｂ）において、工程Ｓ０１で形成されたＴＦＴ１１のドレイン電極１３３の上に、工程Ｓ０３で形成された層間絶縁膜１５１が積層されており、ドレイン電極１３３の上の層間絶縁膜１５１の一部には、同じく工程Ｓ０３で形成されたスルーホール１６１が開口している。
図３（ａ）において、μＣＰ法に用いられる版３０１の層間絶縁膜１５１に対向する面には、画素電極１７１を形成するための画素電極パターン３０３が形成されており、画素電極パターン３０３のスルーホール１６１に対向する位置には、凸部３０５が形成されている。図３（ａ）の例では凸部３０５は３本であるが、これに限るものではない。
凸部３０５が形成された電極パターン３０３に、上述した画素電極１７１の材料を含むインク３７１を塗布すると、凸部３０５およびその周辺にインク３７１が多く付着し、インク溜まり３７３が形成される。電極パターン３０３へのインク３７１の塗布方法は、特に問わない。また、インク溜まり３７３のインク３７１は、未乾燥状態であっても乾燥状態であってもよい。
転写工程（工程Ｓ５３）
上述したインク溜まり３７３が形成された版３０１を、図の矢印Ａ方向に、図３（ｂ）に示した層間絶縁膜１５１に押し付けることで、インク３７１が層間絶縁膜１５１上に転写され、図３（ｂ）に破線で示したように、画素電極１７１の形状が形成される。この時、インク溜まり３７３に溜まったインク３７１は、スルーホール１６１内に進入し、画素電極１７１とドレイン電極１３３とを接続する。
上述したインク溜まり３７３が形成された版３０１を、図の矢印Ａ方向に、図３（ｂ）に示した層間絶縁膜１５１に押し付けることで、インク３７１が層間絶縁膜１５１上に転写され、図３（ｂ）に破線で示したように、画素電極１７１の形状が形成される。この時、インク溜まり３７３に溜まったインク３７１は、スルーホール１６１内に進入し、画素電極１７１とドレイン電極１３３とを接続する。
押圧工程（工程Ｓ５５）
図４において、転写工程（工程Ｓ５３）で層間絶縁膜１５１上に転写された画素電極１７１の上に、ローラ５０１を図の時計方向に回転させながら、矢印Ｂ方向に移動させて、画素電極１７１を圧力Ｐで層間絶縁膜１５１に押圧する。これによって、画素電極１７１と層間絶縁膜１５１との密着性、特にスルーホール１６１の部分での画素電極１７１とドレイン電極１３３とのスルーホール１６１を介した密着性を向上させることができる。
図４において、転写工程（工程Ｓ５３）で層間絶縁膜１５１上に転写された画素電極１７１の上に、ローラ５０１を図の時計方向に回転させながら、矢印Ｂ方向に移動させて、画素電極１７１を圧力Ｐで層間絶縁膜１５１に押圧する。これによって、画素電極１７１と層間絶縁膜１５１との密着性、特にスルーホール１６１の部分での画素電極１７１とドレイン電極１３３とのスルーホール１６１を介した密着性を向上させることができる。
ローラ５０１の代わりに、例えば版３０１と同等の平板を用いてプレスすることで、画素電極１７１を押圧してもよい。なお、本工程は、スルーホール１６１の部分での画素電極１７１とドレイン電極１３３との密着性を向上させ、電気的な接続性をより向上させるための工程であるので、必須の工程ではなく、適宜省略することも可能である。
焼成工程（工程Ｓ５７）
押圧工程（工程Ｓ５５）終了後に、焼成を行うことで、転写されたインク３７１が導電性となり、画素電極１７１が完成されて、画素電極１７１とドレイン電極１３３とが電気的に接続される。
押圧工程（工程Ｓ５５）終了後に、焼成を行うことで、転写されたインク３７１が導電性となり、画素電極１７１が完成されて、画素電極１７１とドレイン電極１３３とが電気的に接続される。
上述したように、第１の実施の形態によれば、版に形成された画素電極パターンのスルーホールに対向する位置に凸部を形成して、スルーホールに対向する位置に保持されたインクの量を、画素電極パターンのスルーホールに対向する位置以外の部分に保持されたインクの量よりも多くすることによって、凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供することができる。
さらに、ローラやプレスによって転写された画素電極に押圧して、スルーホールの部分での画素電極とドレイン電極との密着性を向上させることによって、凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供することができる。
次に、ディスプレイ１の印刷法による製造方法の第２の実施の形態について、図５を用いて説明する。図５は、ディスプレイ１の印刷法による製造方法の第２の実施の形態の版の形状の例を示す模式図である。第２の実施の形態が第１の実施の形態と異なる点は、版３０１のスルーホール１６１に対向する位置に設けられたインク３７１を溜めるための形状であり、その他は第１の実施の形態と同じである。
図５（ａ）の例においては、画素電極パターン３０３のスルーホール１６１に対向する位置には、凹部３１５が設けられており、インク３７１は凹部３１５内に多く付着してインク溜まり３７３が形成される。
図５（ｂ）の例においては、画素電極パターン３０３のスルーホール１６１に対向する位置には、複数個（図の例では２個）の凹部３１５が形成されている。これにより、インク３７１は凹部３１５内に多く付着してインク溜まり３７３が形成される。
図５（ｃ）の例においては、画素電極パターン３０３のスルーホール１６１に対向する位置には、凹部３１５と凸部３０５との繰り返しパターンが形成され、インク３７１は凹部３１５と凸部３０５との繰り返しパターン内に多く付着してインク溜まり３７３が形成される。
上述したように、第２の実施の形態によれば、版に形成された画素電極パターンのスルーホールに対向する位置に凹部または凸部のパターンを形成して、スルーホールに対向する位置に保持されたインクの量を、画素電極パターンのスルーホールに対向する位置以外の部分に保持されたインクの量よりも多くすることによって、凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供することができる。
次に、ディスプレイ１の印刷法による製造方法の第３の実施の形態について、図６を用いて説明する。図６は、ディスプレイ１の印刷法による製造方法の第３の実施の形態を示す模式図である。第３の実施の形態が第１および第２の実施の形態と異なる点は、版３０１のスルーホール１６１に対向する位置には特にインク３７１を溜めるための形状は設けず、インクの塗布方法によってインク３７１を溜める点であり、その他は第１および第２の実施の形態と同じである。
図６（ａ）の例において、まず、版３０１の画素電極パターン３０３に、画素電極１７１の材料である導電性のインク３７１を均一に塗布する。電極パターン３０３へのインク３７１の塗布方法は、特に問わない。続いて、インクジェット法を用いて、ノズル４０１から画素電極１７１の材料である導電性のインク３７１を吐出させて、図に破線で示したように、画素電極パターン３０３のスルーホール１６１に対向する位置にインク３７１を多く付着させ、インク溜まり３７３を形成する。
図６（ｂ）の例において、インクジェット法を用いて、ノズル４０１を図の矢印Ｃ方向に移動させながら、版３０１の画素電極パターン３０３の端部から、画素電極１７１の材料である導電性のインク３７１を均一に塗布していく。
ノズル４０１が画素電極パターン３０３のスルーホール１６１に対向する位置に来たところで、ノズル４０１から吐出させるインク３７１の吐出量を増加させて、画素電極パターン３０３のスルーホール１６１に対向する位置にインク３７１を多く付着させ、インク溜まり３７３を形成する。インク３７１の吐出量は同じで、ノズル４０１の移動速度を遅くしてもよい。ノズル４０１が画素電極パターン３０３のスルーホール１６１に対向する位置を過ぎると、画素電極パターン３０３の端部までインク３７１を均一に塗布する。
上述したように、第３の実施の形態によれば、インクジェット法を用いて、版に形成された画素電極パターンのスルーホールに対向する位置に保持されたインクの量を、画素電極パターンのスルーホールに対向する位置以外の部分に保持されたインクの量よりも多くすることによって、凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供することができる。
以上に述べたように、本発明によれば、版に形成された画素電極パターンのスルーホールに対向する位置に保持されたインクの量を、画素電極パターンのスルーホールに対向する位置以外の部分に保持されたインクの量よりも多くすることによって、凹凸のあるスルーホール部分であっても、層間絶縁膜の上下の導電層間で良好な電気的な接続が得られる、版を用いた印刷法による薄膜トランジスタアレイの製造方法を提供することができる。
なお、本発明に係る薄膜トランジスタアレイの製造方法を構成する各構成の細部構成および細部動作に関しては、本発明の趣旨を逸脱することのない範囲で適宜変更可能である。
以下に、本発明の実施の形態の詳細な実施例について説明するが、本発明はこれらの実施例に限るものではない。
（実施例１）
ポリエチレンナフタレート基板に、μＣＰ法を用いて、ボトムゲート、ボトムコンタクト型の２次元マトリクス状のＴＦＴを作製した。各電極の材料にはナノ銀インクを、半導体層の材料にはＰ３ＨＴ（Ｐｏｌｙ−３−ｈｅｘｙｌｔｈｉｏｐｈｅｎｅ）インクを、版の材料には、ポリジメチルシロキサン（以下、ＰＤＭＳと言う）を用いた。ゲート絶縁膜は、ポリイミドをスピンコータで塗布した。ドレイン電極は、スルーホールの位置まで延伸して形成した。
ポリエチレンナフタレート基板に、μＣＰ法を用いて、ボトムゲート、ボトムコンタクト型の２次元マトリクス状のＴＦＴを作製した。各電極の材料にはナノ銀インクを、半導体層の材料にはＰ３ＨＴ（Ｐｏｌｙ−３−ｈｅｘｙｌｔｈｉｏｐｈｅｎｅ）インクを、版の材料には、ポリジメチルシロキサン（以下、ＰＤＭＳと言う）を用いた。ゲート絶縁膜は、ポリイミドをスピンコータで塗布した。ドレイン電極は、スルーホールの位置まで延伸して形成した。
層間絶縁膜用のインクとしては、ポリイミド前駆体溶液を含むインクを用いた。μＣＰ法を用いて、上述したＴＦＴの上にスルーホールを含むパターンを形成した。オーブン中で１８０℃で焼成し、イミド化をした。層間絶縁膜の上に、図５（ｂ）に示した凹凸パターンを形成したＰＤＭＳの版を用いて、μＣＰ法により、画素電極を形成した。
このようにして作製したＴＦＴアレイをバックプレーンとして、真空注入法による一般的な液晶パネル作製プロセスを用いて、高分子分散液晶ディスプレイを作製した。
作製したディスプレイの駆動テストを行ったところ、正常な動作を示し、スルーホール部において、良好な電気的接続が得られたことが分かった。
（実施例２）
実施例１に対して、画素電極の形成のためのＰＤＭＳ版として凹凸パターンのない平面の版を用い、図６（ａ）に示したインクジェット法によってインク溜まりを形成する方法により画素電極を形成した。その他は、実施例１と同じである。
実施例１に対して、画素電極の形成のためのＰＤＭＳ版として凹凸パターンのない平面の版を用い、図６（ａ）に示したインクジェット法によってインク溜まりを形成する方法により画素電極を形成した。その他は、実施例１と同じである。
このようにして作製したＴＦＴアレイをバックプレーンとして、真空注入法による一般的な液晶パネル作製プロセスを用いて、高分子分散液晶ディスプレイを作製した。
作製したディスプレイの駆動テストを行ったところ、正常な動作を示し、スルーホール部において、良好な電気的接続が得られたことが分かった。
（比較例）
実施例１および２に対して、画素電極の形成のためのＰＤＭＳ版として凹凸パターンのない平面の版を用い、インク溜まりを形成せずに画素電極を形成した。その他は、実施例１および２と同じである。
実施例１および２に対して、画素電極の形成のためのＰＤＭＳ版として凹凸パターンのない平面の版を用い、インク溜まりを形成せずに画素電極を形成した。その他は、実施例１および２と同じである。
このようにして作製したＴＦＴアレイをバックプレーンとして、真空注入法による一般的な液晶パネル作製プロセスを用いて、高分子分散液晶ディスプレイを作製した。
作製したディスプレイの駆動テストを行ったところ、１割程度の画素で正常な動作が行われず、確認の結果、スルーホール部において、電気的接続の不良が発生していたことが分かった。
１ ディスプレイ
１０ 薄膜トランジスタ（ＴＦＴ）アレイ
１１ 薄膜トランジスタ（ＴＦＴ）
１０１ 下側基板
１１１ ゲート電極
１２１ ゲート絶縁膜
１３１ ソース電極
１３３ ドレイン電極
１４１ 半導体層
１５１ 層間絶縁膜
１６１ スルーホール
１７１ 画素電極
２０１ 上側基板
２１１ コモン電極
２２１ 表示材料
３０１ 版
３０３ 画素電極パターン
３０５ 凸部
３１５ 凹部
３７１ インク
３７３ インク溜まり
４０１ ノズル
５０１ ローラ
１０ 薄膜トランジスタ（ＴＦＴ）アレイ
１１ 薄膜トランジスタ（ＴＦＴ）
１０１ 下側基板
１１１ ゲート電極
１２１ ゲート絶縁膜
１３１ ソース電極
１３３ ドレイン電極
１４１ 半導体層
１５１ 層間絶縁膜
１６１ スルーホール
１７１ 画素電極
２０１ 上側基板
２１１ コモン電極
２２１ 表示材料
３０１ 版
３０３ 画素電極パターン
３０５ 凸部
３１５ 凹部
３７１ インク
３７３ インク溜まり
４０１ ノズル
５０１ ローラ
Claims (5)
- 基板と、
前記基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタの上に形成され、前記薄膜トランジスタのドレイン電極の位置に形成されたスルーホールを有する層間絶縁膜と、
前記スルーホールを介して前記ドレイン電極と電気的に接続された画素電極とを備えた薄膜トランジスタアレイの製造方法において、
前記画素電極を、版を用いて印刷によって形成する画素電極形成工程を備え、
前記画素電極形成工程は、
前記版に形成された画素電極パターンに前記画素電極の材料を含むインクを塗布するインク塗布工程と、
前記版に塗布された前記インクを前記層間絶縁膜の上に転写する転写工程とを有し、
前記インク塗布工程で、前記版に形成された画素電極パターンの前記スルーホールに対向する位置にインク溜まりを形成し、
前記転写工程で、前記インク溜まりに溜められたインクを前記スルーホールに進入させて、前記ドレイン電極と前記画素電極とを電気的に接続することを特徴とする薄膜トランジスタアレイの製造方法。 - 前記画素電極パターンの前記スルーホールに対向する位置に、凹部または凸部が形成されていることを特徴とする請求項１に記載の薄膜トランジスタアレイの製造方法。
- 前記インク塗布工程は、前記画素電極パターンにインクジェット方式でインクを吐出して塗布する工程であり、
前記画素電極パターンの前記スルーホールに対向する位置に吐出されたインクの量が、前記画素電極パターンの前記スルーホールに対向する位置以外の部分に吐出されたインクの量よりも多いことを特徴とする請求項１または２に記載の薄膜トランジスタアレイの製造方法。 - 前記インク塗布工程は、前記版に形成された画素電極パターンの全面に均一にインクを塗布した後に、前記画素電極パターンの前記スルーホールに対向する位置に、インクジェット方式でインクを吐出して追加して塗布することを特徴とする請求項１または２に記載の薄膜トランジスタアレイの製造方法。
- 前記画素電極形成工程は、
前記転写工程で前記層間絶縁膜の上に転写されたインクを、プレスまたはローラで前記層間絶縁膜に押圧する押圧工程を有することを特徴とする請求項１から４の何れか１項に記載の薄膜トランジスタアレイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009197899A JP5440031B2 (ja) | 2009-08-28 | 2009-08-28 | 薄膜トランジスタアレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009197899A JP5440031B2 (ja) | 2009-08-28 | 2009-08-28 | 薄膜トランジスタアレイの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011049423A JP2011049423A (ja) | 2011-03-10 |
| JP5440031B2 true JP5440031B2 (ja) | 2014-03-12 |
Family
ID=43835458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009197899A Expired - Fee Related JP5440031B2 (ja) | 2009-08-28 | 2009-08-28 | 薄膜トランジスタアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5440031B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5779933B2 (ja) * | 2011-03-25 | 2015-09-16 | 凸版印刷株式会社 | 薄膜トランジスタ装置およびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6506438B2 (en) * | 1998-12-15 | 2003-01-14 | E Ink Corporation | Method for printing of transistor arrays on plastic substrates |
| JP4591451B2 (ja) * | 2007-01-10 | 2010-12-01 | ソニー株式会社 | 半導体装置および表示装置 |
| JP4952915B2 (ja) * | 2007-03-08 | 2012-06-13 | セイコーエプソン株式会社 | インク層の転写方法および電子装置の製造方法 |
| JP2009059737A (ja) * | 2007-08-29 | 2009-03-19 | Ricoh Co Ltd | シリコーン・エラストマー・スタンプおよびその製造方法。 |
| JP2009152358A (ja) * | 2007-12-20 | 2009-07-09 | Toppan Printing Co Ltd | 薄膜トランジスタアレイの製造方法 |
| WO2009096241A1 (ja) * | 2008-02-01 | 2009-08-06 | Konica Minolta Holdings, Inc. | 電子部材の製造方法および電子部材 |
-
2009
- 2009-08-28 JP JP2009197899A patent/JP5440031B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011049423A (ja) | 2011-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4552160B2 (ja) | 有機半導体薄膜の形成方法および薄膜半導体装置の製造方法 | |
| US20100118243A1 (en) | Polymeric conductive donor and transfer method | |
| JP2008042043A (ja) | 表示装置 | |
| CN101359720B (zh) | 有机晶体管及有源矩阵基板 | |
| US9331132B2 (en) | Multiple conductive layer TFT | |
| US8097488B2 (en) | Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display | |
| KR20070111378A (ko) | 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 및디스플레이 장치 | |
| US10374025B2 (en) | Thin film transistor array | |
| JP2010212587A (ja) | 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機薄膜トランジスタアレイ及び表示装置 | |
| CN101361192A (zh) | 半导体设备 | |
| JP5141476B2 (ja) | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
| JP2007071928A (ja) | 液晶表示装置 | |
| JP2018041759A (ja) | 薄膜トランジスタおよび画像表示装置 | |
| JP5440031B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP2008103680A (ja) | ドナーシートの製造方法、ドナーシート、及び有機薄膜トランジスタの製造方法 | |
| JP2010080896A (ja) | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
| JP5671911B2 (ja) | 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法 | |
| JP5790075B2 (ja) | 電界効果トランジスタの製造方法及びそれに用いる製造装置 | |
| JP5779933B2 (ja) | 薄膜トランジスタ装置およびその製造方法 | |
| JP5540491B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置 | |
| JP2018182114A (ja) | 薄膜トランジスタアレイ、その製造方法、及び画像表示装置 | |
| JP2016163029A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置 | |
| JP5359032B2 (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置 | |
| JP2013074191A (ja) | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置 | |
| JP6064356B2 (ja) | 薄膜トランジスタアレイおよび画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120416 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5440031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |