CN101361192A - 半导体设备 - Google Patents

半导体设备 Download PDF

Info

Publication number
CN101361192A
CN101361192A CNA2007800017814A CN200780001781A CN101361192A CN 101361192 A CN101361192 A CN 101361192A CN A2007800017814 A CNA2007800017814 A CN A2007800017814A CN 200780001781 A CN200780001781 A CN 200780001781A CN 101361192 A CN101361192 A CN 101361192A
Authority
CN
China
Prior art keywords
organic semiconductor
electrode
drain electrode
semiconductor device
separation levee
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800017814A
Other languages
English (en)
Other versions
CN101361192B (zh
Inventor
吉田英博
永井久雄
北村嘉朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101361192A publication Critical patent/CN101361192A/zh
Application granted granted Critical
Publication of CN101361192B publication Critical patent/CN101361192B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体设备，具有：配置在基板表面的源极电极和漏极电极；隔开所述源极电极和所述漏极电极的沟道间隙；配置在所述源极电极、所述漏极电极、以及所述沟道间隙上的有机半导体层；配置在所述有机半导体层上的绝缘膜；配置在所述绝缘膜上的栅极电极；以及规定所述有机半导体层的隔堤，该半导体设备包括有机半导体元件(A)和有机半导体元件(B)，所述有机半导体元件(A)中，所述隔堤的自所述基板表面的高度高于所述沟道间隙的自基板表面的高度，并且在所述隔堤上形成有沟槽，所述有机半导体元件(B)具有源极电极或漏极电极，所述源极电极或漏极电极通过形成在所述有机半导体元件(A)的隔堤上的沟槽与所述有机半导体元件(A)的栅极电极连接。

Description

半导体设备
技术领域
本发明涉及半导体设备及其制造方法。
背景技术
利用有机半导体作为活性层(active layer)的半导体设备备受瞩目。利用了有机半导体的半导体设备，能够以低温涂布有机半导体来形成活性层，所以也有利于低成本化。另外，除了活性层之外，还可将能够涂布的材料进行涂布图形化(patterning)来形成栅极绝缘膜层(gate insulating film layer)、源极电极(source electrode)和漏极电极(drain electrode)，甚至栅极电极(gateelectrode)。
若以涂布方法形成活性层等，则可实现制造成本的降低，还可利用塑料(plastic)等的无耐热性的柔性(flexible)的基板来制造半导体设备。
在喷墨(ink-jet)等的涂布方法中，将粘度低的材料涂布在基板等上。为了使用涂布方法对粘度低的材料进行图形化，则需要规定涂布区域的物理性边界。因此，提案有在喷墨方法等的涂布方法中，在要涂布的区域的周围形成隔堤(bank)的方法。
在专利文献1中记载了以下的方法，即通过将电极材料涂布在基板上以纳米压印(nanoimprint)技术形成的隔堤所规定的源极电极和漏极电极的区域，来形成电极(参照专利文献1)。
另外，在专利文献2中记载了以下的方法，即通过将电极材料和有机半导体涂布在基板上以光刻(photolithography)方法形成的隔堤所规定的源极电极、漏极电极和活性层的区域，来制造有机半导体元件(参照专利文献2)。
[专利文献1](日本)特开2007-35981号公报
[专利文献2](日本)特开2006-245582号公报
发明内容
在有机EL(电致发光)显示器(display)中，包含配置成矩阵(matrix)状的多个有机发光元件。为了驱动有机发光元件，通常需要互相连接的两个以上的有机半导体元件(TFT)。在两个以上的有机半导体元件中，至少包含一个驱动薄膜晶体管(driving TFT)和一个开关薄膜晶体管(switching TFT)。通常，开关TFT的漏极电极和驱动TFT的栅极电极通过导电层连接。另外，驱动TFT的漏极电极和有机发光元件的像素电极(pixel electrode)通过导电层连接。至目前为止，尚未试行以涂布方法形成连接两个TFT的导电层，只是通过接触孔(contact hole)进行连接。
本发明的目的在于，通过简便的工艺来制造包含两个以上的有机半导体元件(例如，开关TFT和驱动TFT)的半导体设备。也就是说，将一个有机半导体元件的源极电极或漏极电极与另外的有机半导体元件的栅极电极一并进行涂布形成，从而通过简便的工艺来制造包含两个以上的有机半导体元件的半导体设备。由此，有机EL设备也可通过简便的工艺来制造。
也就是说，本发明的第一方面，是有关以下所述的半导体设备。
[1]一种半导体设备，具有：配置在基板表面的源极电极和漏极电极；隔开所述源极电极和所述漏极电极的沟道间隙(channel gap)；配置在所述源极电极、所述漏极电极以及所述沟道间隙上的有机半导体层；配置在所述有机半导体层上的绝缘膜；配置在所述绝缘膜上的栅极电极；以及规定所述有机半导体层的隔堤，
其中，该半导体设备包括有机半导体元件A和有机半导体元件B，所述有机半导体元件A中，所述隔堤的自所述基板表面的高度高于所述沟道间隙的自基板表面的高度，并且在所述隔堤上形成沟槽(groove)，所述有机半导体元件B具有源极电极或漏极电极，该源极电极或漏极电极通过形成在所述有机半导体元件A的隔堤上的沟槽与所述有机半导体元件A的栅极电极连接。
[2]如[1]所述的半导体设备，其中，所述有机半导体元件A的栅极电极与所述有机半导体元件B的源极电极或漏极电极位于同一个平面上。
[3]如[1]所述的半导体设备，其中，所述有机半导体元件B具有：配置在所述基板表面的栅极电极；配置在所述栅极电极上的绝缘膜；配置在所述绝缘膜上的源极电极和漏极电极；配置在所述源极电极和漏极电极上的有机半导体层；以及规定所述有机半导体层的隔堤，
在所述有机半导体元件B的隔堤上形成有与所述有机半导体元件A的隔堤的沟槽连通的沟槽，
通过该连通的沟槽，所述有机半导体元件A的栅极电极与所述有机半导体元件B的源极电极或漏极电极连接。
[4]如[1]所述的半导体设备，其中，所述沟槽的宽度是3～200μm。
[5]一种半导体设备，具有：配置在基板表面的源极电极和漏极电极；隔开所述源极电极和所述漏极电极的沟道间隙；配置在所述源极电极、所述漏极电极以及所述沟道间隙上的有机半导体层；配置在所述有机半导体层上的绝缘膜；配置在所述绝缘膜上的栅极电极；以及规定所述有机半导体层的隔堤，
其中，该半导体设备包括有机半导体元件A和有机半导体元件B，所述有机半导体元件A中，所述隔堤的自所述基板表面的高度高于所述沟道间隙的自基板表面的高度，并且在所述隔堤上形成有开口部，所述有机半导体元件B具有栅极电极，该栅极电极通过形成在所述有机半导体元件A的隔堤上的开口部，与所述有机半导体元件A的源极电极或漏极电极连接。
[6]如[5]所述的半导体设备，其中，所述有机半导体元件A的源极电极或漏极电极与所述有机半导体元件B的栅极电极位于同一个平面上。
[7]如[5]所述的半导体设备，其中，所述半导体元件B具有：配置在所述基板表面的栅极电极；配置在所述栅极电极上的绝缘膜；配置在所述绝缘膜上的源极电极和漏极电极；配置在所述源极电极和漏极电极上的有机半导体层；以及规定所述有机半导体层的隔堤，在所述有机半导体元件B的隔堤上形成有与所述有机半导体元件A的隔堤的开口部连通的开口部，通过该连通的开口部，使所述有机半导体元件A的源极电极或漏极电极与所述有机半导体元件B的栅极电极连接。
[8]如[5]所述的半导体设备，其中，所述开口部的宽度是3～200μm，高度是20～200nm。
另外，本发明的第二方面，是有关以下所述的有机EL设备。
[9]一种有机EL设备，包括[1]所述的半导体设备以及有机发光元件，该有机发光元件具有与所述半导体元件A的漏极电极连接的像素电极。
[10]一种有机EL设备，包括[5]所述的半导体设备以及有机发光元件，该有机发光元件具有与所述半导体元件B的漏极电极连接的像素电极。
通过以涂布方法形成用于连接驱动TFT和开关TFT的导电层，能够提供简便的有机半导体设备的制造方法，并且能够提供廉价的有机半导体设备。
附图说明
图1是表示实施方式1的半导体设备的平面图；
图2A是表示实施方式1的半导体设备的线A的剖面图，图2B是表示实施方式1的半导体设备的线B的剖面图；
图3A～3D是表示实施方式1的半导体设备的制造工艺的示意图；
图4A～4D是表示实施方式1的半导体设备的顶栅(top gate)型TFT的制造工艺的一部分的示意图；
图5A～5D是表示实施方式1的半导体设备的底栅(bottom gate)型TFT的制造工艺的一部分的示意图；
图6是表示实施方式2的半导体设备的平面图；
图7A是表示实施方式2的半导体设备的线A的剖面图，图7B是表示实施方式2的半导体设备的线B的剖面图，而图7C是表示实施方式2的半导体设备的线C的剖面图；
图8A～8D是表示实施方式2的半导体设备的制造工艺的示意图；
图9是表示实施方式3的有机EL设备的剖面图。
具体实施方式
本发明的半导体设备具有有机半导体元件A(以下，也称为“元件A”)和有机半导体元件B(以下，也称为“元件B”)，元件A的栅极电极或漏极电极等与元件B的漏极电极等或栅极电极连接。
1.关于有机半导体元件A
本发明的半导体设备中的元件A，具有：源极电极和漏极电极、沟道间隙、有机半导体层、栅极绝缘膜以及隔堤。元件A是顶栅型的TFT元件。
基板是由绝缘材质构成的基板。作为绝缘材质的例子，包括玻璃或树脂。作为树脂的例子，包括：聚对苯二甲酸乙二醇酯(polyethyleneterephthalate；PET)、聚萘乙烯(polyethylene naphthalate；PEN)、聚醚砜(polyether sulfone；PES)、聚醚酰亚胺(polyetherimide)、聚苯硫醚(polyphenylene sulfide；PPS)、聚芳酯(polyary late)、聚酰亚胺(polyimide)、聚碳酸酯(polycarbonate；PC)、聚丙烯酸酯(polyacrylate；PAR)、三醋酸纤维素(cellulose triacetate)以及醋酸丙酸纤维素(Cellulose Acetatepro Pionate；CAP)等。
基板优选是可压印加工的基板，因此优选是树脂基板。
源极电极和漏极电极是配置在基板上的导电层。源极电极和漏极电极的材质可为导电聚合物(conducting polymer)或金属的其中一个。作为导电聚合物的例子，包括聚乙撑二氧噻吩(polyethylenedioxythiophene；PEDOT)或聚苯胺(polyaniline；PANI)等。作为金属的例子，包括Ag或Cu、Au以及Pt等。源极电极和漏极电极的厚度可适当地选择，但优选是20～200nm。
例如，将含有金属纳米粒子(nano particle)或碳素(carbon)纳米粒子和有机粘结剂(binder)的物质涂布在后述的沟道间隙和隔堤所规定的区域之后进行煅烧，从而形成源极和漏极电极。作为金属纳米粒子的例子，包括Ag纳米粒子或Cu纳米粒子、Au纳米粒子，或者Pt纳米粒子等。
沟道间隙是配置在基板上的源极电极和漏极电极之间的绝缘性构件。通过沟道间隙和后述的隔堤，规定源极电极和漏极电极的区域。沟道间隙的材质可与基板的材质相同。沟道间隙的高度优选是0.01～10μm。沟道间隙的宽度(源极电极和漏极电极之间的间隔)优选是1～5μm。
沟道间隙可通过光刻方法来形成在基板上，但优选是通过对基板进行压印加工，与隔堤(后述)一起形成。作为压印加工，有热压印加工和光压印加工。热压印加工是以模具(mold)对加热后的基板进行冲压(press)而成形的技术，而光压印加工是以模具形成滴落在基板上的光固化树脂，并对其曝光和固化的技术。无论是哪个技术，都通过利用压印用模具冲压来进行压印加工。通过利用压印来形成沟道间隙和隔堤，能够不利用光刻过程而对源极电极、漏极电极和有机半导体层的区域进行图形化。因此，能够削减半导体设备的偏差，同时能够实现大幅度的成本削减。
有机半导体层配置在由隔堤(后述)规定的区域内且配置在源极电极、漏极电极和沟道间隙上。
作为有机半导体层的材质的例子，包括并五苯(pentacene)或并四苯(tetracene)、并三苯(anthracene)、萘(naphthalene)、α-6-噻吩(α-6-thiophene)、α-4-噻吩(α-4-thiophene)、二萘嵌苯(perylene)及其诱导体、红荧烯(rubrene)及其诱导体、晕苯(coronene)及其诱导体、苝四羧二酰亚胺(perylenetetracarboxylic diimide)、苝四羧酸二酐(perylene tetracarboxylic dianhydride)及其诱导体、聚对苯乙炔(poly(para-phenylene vinylene))及其诱导体、聚芴(polyfluorene)及其诱导体、聚对苯二甲酸(poly(para-phenylene))及其诱导体、萘的寡脱氧并苯(oligoacene)和这些的诱导体、α-5-噻吩(α-5-thiophene)的寡脱氧并苯和这些的诱导体、均苯四甲酸二酐(pyromellitic dianhydride)及其诱导体、均苯四甲酸二酰亚胺(pyromellitic diimide)和这些的诱导体、吡嗪四羧酸二酐(parylenetetracarboxylic dianhydride)及其诱导体、酞菁(phthalocyanine)及其诱导体、萘四羧二酰亚胺(naphthalene tetracarboxylic diimide)及其诱导体、萘四甲酸酐(Naphthalene Tetracarboxylic Dianhydride)及其诱导体、包含被置换或非置换的噻吩(thiophene)的共轭系高分子诱导体、以及包含被置换的芴(fluorene)的共轭系高分子诱导体等。有机半导体层的材质优选是可溶性并五苯。
有机半导体层的厚度并无特别限定，只要不超过隔堤的高度即可，作为指标为2～100nm。
有机半导体层优选通过涂布有机半导体材料形成。作为涂布的方法的例子，包括喷墨法或分配(dispense)法等。
栅极绝缘膜是配置在有机半导体层上的绝缘性构件。栅极绝缘膜的材质可为无机物质，也可为绝缘性的有机物质。作为绝缘性的有机物质的例子，包括苯并环丁烯(benzocyclobutene；BCB)、聚酰亚胺、聚乙烯苯酚(polyvinyl phenol)、以及聚对二甲苯(parylene)等。栅极绝缘膜的厚度可适当地选择。栅极绝缘膜也可例如通过喷墨法或分配法等将上述材质涂布在有机半导体层上而形成。
栅极电极是配置在栅极绝缘膜上的导电层。栅极电极的材质可与源极电极或漏极电极相同。
例如，在将包含金属纳米粒子或碳素纳米粒子和有机粘结剂的物质涂布在后述的隔堤所规定的区域之后进行煅烧，从而形成栅极电极。作为金属纳米粒子的例子，包含Ag纳米粒子或Cu纳米粒子、Au纳米粒子、以及Pt纳米粒子等。
隔堤是对有机半导体层和栅极绝缘膜的区域进行规定的绝缘性构件。隔堤的材质优选与基板相同。本发明中的隔堤的自基板表面的高度优选高于沟道间隙。隔堤的高度(深度)优选是0.1～5μm。
本发明的特征在于，在本发明的半导体设备的隔堤上形成沟槽或开口部。隔堤的沟槽能够连接元件A的栅极电极和元件B的漏极电极或源极电极(以下，称为“漏极电极等”)。隔堤的沟槽形成在隔堤的一部分上，以能够使元件A的栅极电极和后述的元件B的漏极电极等相连接。元件A的栅极电极和元件B的漏极电极等优选在同一个平面上连接。另外，隔堤的开口部能够使元件A的漏极电极等和元件B的栅极电极等相连接。开口部形成在隔堤的一部分上，以能够使元件A的漏极电极等和元件B的栅极电极连接。元件A的漏极电极等和元件B的栅极电极优选在同一个平面上连接。
沟槽的宽度优选是窄到所涂布的有机半导体材料不流入至该沟槽中的程度。另一方面，所涂布的电极(源极·漏极电极或栅极电极)材料优选流入至该沟槽中。因此，沟槽的宽度优选是3～200μm，更优选是50～100μm。
另外，沟槽的底面优选与元件A的栅极电极的底面和元件B的漏极电极等的底面为同一个平面。若这些底面为同一个平面，则能够通过涂布将元件A的栅极电极和元件B的漏极电极等一并形成。沟槽的深度因隔堤的深度不同而有所不同，但通常是0.1～5μm。
开口部的宽度也优选是3～200μm，更优选是50～100μm。开口部的高度优选是20～200nm。
开口部的底面优选与元件A的漏极电极等的底面和元件B的栅极电极等的底面为同一个平面。若这些底面为同一个平面，则能够通过涂布将元件A的漏极电极等和元件B的栅极电极一并形成。
如上所述，隔堤和形成在隔堤上的沟槽，优选通过纳米压印与沟道间隙一起形成。通过以纳米压印来形成隔堤，能够不利用曝光过程而对有机半导体、绝缘膜和栅极电极的区域层的区域进行图形化，并且能够减低有机半导体设备的偏差，同时也能够削减制造成本。
2.关于有机半导体元件B
元件B优选与元件A同样地还具有基板、栅极电极、栅极绝缘膜、源极电极和漏极电极、沟道间隙、有机半导体层、以及隔堤。各自的功能可与元件A相同。另外，元件B通常是底栅的有机TFT元件。
基板的材质与元件A的基板相同即可，并且优选共用一个基板。
元件B中的栅极电极优选配置在基板上。栅极电极的材质等可与元件A的栅极电极相同。在后述的隔堤具有开口部的情况下，栅极电极经由开口部在同一个平面上与元件A的漏极电极等连接。
栅极绝缘膜配置在栅极电极上。绝缘膜的材质和厚度可与元件A的栅极绝缘膜相同。
沟道间隙形成在绝缘膜上的源极电极和漏极电极之间。沟道间隙的高度和宽度可与元件A的沟道间隙相同。元件B中的沟道间隙的材质没有特别的限定，可以是与绝缘膜相同的材质。元件B中的沟道间隙优选通过对绝缘膜进行纳米压印来形成，但也可以通过光刻法来形成。
源极电极和漏极电极配置在栅极绝缘膜上。源极电极和漏极电极的材质可与元件A的源极电极和漏极电极相同。在隔堤具有沟槽的情况下，元件B的漏极电极等经由沟槽在同一个平面上与元件A的栅极电极连接。
隔堤的高度可与元件A的隔堤相同。隔堤与元件A的隔堤同样地具有沟槽或开口部。沟槽或开口部与元件A的隔堤的沟槽或开口部连接。另外，沟槽或开口部形成为元件A的栅极电极或漏极电极等与元件B的漏极电极等或栅极电极连接。元件A的栅极电极或漏极电极等和元件B的漏极电极或栅极电极优选在同一个平面上连接。沟槽的宽度和深度以及开口部的宽度和高度可与元件A的沟槽和开口部相同。
有机半导体层配置在源极电极、漏极电极和沟道间隙上。有机半导体层的材质和厚度可与元件A的有机半导体层相同。
3.关于元件A和元件B之间的关系
在本发明中，元件A和元件B在基板上相邻配置。本发明的特征在于，元件A的栅极电极与元件B的漏极电极等经由形成在隔堤上的沟槽而在同一个平面上连接，或者元件A的漏极电极等与元件B的栅极电极经由开口部在同一个平面上连接。通过将元件A设为顶栅型有机TFT，将元件B设为底栅型有机TFT，能够不使各个元件的结构变得复杂而使元件A的栅极电极或漏极电极等与元件B的漏极电极等或栅极电极在同一个平面上连接(参照图2和图7)。
这样，由于将元件A的栅极电极或漏极电极等与元件B的漏极电极等或栅极电极以互相连接的状态配置在同一个平面上，所以通过利用喷墨法等涂布电极材料，而能够将两者一并形成。由此，能够减少半导体设备的制造工艺数量。
本发明的有机设备可适用于有机EL元件。也就是说，将元件A或元件B作为驱动TFT来使用，使有机发光元件(包含像素电极、阴极和被其挟持的有机发光层)的像素电极与元件A或元件B的漏极电极连接。由此，能够驱动有机发光元件(参照图9)。
以下，参照附图说明本发明的实施方式。但是，以下所说明的实施方式并不限定本发明的范围。
(实施方式1)
在实施方式1中，对隔堤上具有沟槽的半导体设备进行说明。图1是表示实施方式1的半导体设备的平面图。图2A和图2B是表示实施方式1的半导体设备的剖面图。
在图1和图2中，半导体设备10具有顶栅型TFT11和底栅型TFT12。
1.关于顶栅型TFT11
顶栅型TFT11具有基板100、源极电极210和漏极电极220、沟道间隙110、有机半导体层300、栅极绝缘膜400、栅极电极230以及隔堤120。
基板100例如是PET薄膜。源极电极210和漏极电极220配置在基板100上。源极电极210和漏极电极220的材质例如是银。沟道间隙110配置在源极电极210和漏极电极220之间。沟道间隙的材质例如是PET。沟道间隙的高度是0.01～10μm，宽度是1～50μm。有机半导体层300配置在源极电极210、漏极电极220和沟道间隙110上。栅极绝缘膜400配置在有机半导体层300上。栅极电极230配置在栅极绝缘膜400上。栅极电极230的材质例如是银。
隔堤120配置在基板上以规定栅极电极230、栅极绝缘膜400和有机半导体层300的区域。另外，在隔堤120上形成有沟槽130(图1)。沟槽130与后述的底栅型TFT12的沟槽131连接(图2B)。通过沟槽130和沟槽131，能够使栅极电极230与底栅型TFT12的漏极电极221在同一个平面上连接而配置。
隔堤120的高度是0.1～5μm。在隔堤上所形成的沟槽130的宽度是3～200μm，深度是0.1～5μm。隔堤120的材质例如是PET。
2.关于底栅型TFT12
底栅型TFT12具有基板100、栅极电极231、栅极绝缘膜401、源极电极211和漏极电极221、沟道间隙111、有机半导体层301和隔堤121。
底栅型TFT12的基板100与顶栅型TFT11的基板相同，底栅型TFT12和顶栅型TFT11共用基板100。栅极电极231配置在基板100上。栅极电极231的材质例如是银。栅极绝缘膜401配置在栅极电极231上。源极电极211和漏极电极221配置在栅极绝缘膜401上。源极电极211和漏极电极221的材质例如是银。
沟道间隙111配置在源极电极211和漏极电极221之间。沟道间隙的高度是0.01～10μm，宽度是1～50μm。沟道间隙111可为与绝缘膜401相同的材质，也可为不同的材质。有机半导体层301配置在源极电极211、漏极电极221和沟道间隙111上。
隔堤121配置在基板上以规定栅极电极231、栅极绝缘膜401和有机半导体层301的区域。另外，在隔堤121上形成有沟槽131。沟槽131与上述顶栅型TFT11的沟槽130连接(图1)。通过沟槽131和沟槽130，能够使栅极电极230与漏极电极221在同一个平面上连接而配置。隔堤121上所形成的沟槽131的宽度优选与沟槽130相同。深度也优选与沟槽130相同。
3.关于半导体设备10的制造方法
作为半导体设备10的制造方法，例如，具有以下的步骤：
1)通过压印加工适当地对基板100进行成形(图3A)；
2)形成顶栅型TFT11的源极电极210、漏极电极220、沟道间隙110、有机半导体层300和栅极绝缘膜400，并且形成底栅型TFT12的栅极电极231、栅极绝缘膜401和沟道间隙111(图3B)；
3)形成栅极电极230、漏极电极221和源极电极211(图3C)；
4)形成有机半导体层301(图3D)。
在步骤1)中，通过对基板100进行压印加工，形成顶栅型TFT11的隔堤和沟道间隙110、以及隔堤120，也可形成底栅型TFT12的隔堤121或可根据情况而形成用于规定需形成栅极电极的区域的凹处。压印模具例如由硅(silicon)、二氧化硅(silicon dioxide)或碳素构成。
在步骤2)中，包括：a)形成顶栅型TFT11的构件；以及b)形成底栅型TFT12的构件(图5A至D)。以下，分别说明a)和b)。
关于a)
首先，对基板100冲压压印模具，形成沟道间隙110和隔堤120(图4A)。压印模具例如由硅、二氧化硅或碳构成。
优选对通过压印形成的沟道间隙110的上表面进行防液化处理。防液化处理只要涂布防水材料并使其干燥即可。作为防液材料的例子，包括含氟表面活性剂(fluorine-containing surfactant)。通过对沟道间隙110的上表面进行防液化处理，能够可靠地对通过涂布法形成的源极电极210和漏极电极220(后述)进行分离，从而形成沟道区域。
接着，通过喷墨法等，将包含电极材料的油墨(ink)(例如，包含银纳米粒子和有机粘结剂的油墨)涂布在由沟道间隙110和隔堤120规定的区域中，并且使涂布油墨干燥和固化，从而形成源极电极210和漏极电极220(图4B)。也可利用染色层(dye coat)法涂布包含电极材料的油墨，此时，也可利用涂刷器(squeegee)去除涂布在沟道间隙110的上表面的油墨。需要以基板100不会熔融的程度的温度来进行涂布油墨的干燥。当基板100是树脂基板时，必须以低于该树脂的玻璃化转变温度(glass transition temperature)的温度进行干燥，例如，在其是PET基板时，以约50～100℃进行干燥，在其是PEN基板时，以250℃以下进行干燥即可。
如上所述，对沟道间隙110的上表面进行了防液化处理时，在形成源极电极210和漏极电极220后，去除防液性。为了去除防液性，既可采用高温干燥又可采用洗净(例如，以臭氧水(ozone water)进行洗净)。也可在使涂布油墨干燥时，同时进行防液性的去除。
例如，通过喷墨法将包含有机半导体物质和溶剂(solvent)的油墨涂布在源极电极210、漏极电极220和沟道间隙110上的隔堤120所规定的区域中，并使其干燥和固化，从而形成有机半导体层300(图4C)。
然后，将绝缘性物质涂布(例如，通过喷墨法涂布)在有机半导体层300上的隔堤120所规定的区域中，并使其干燥和固化，从而形成栅极绝缘膜400(图4D)。其后，通过涂布法在栅极绝缘膜400上形成栅极电极230(图3C)。栅极电极230既可形成在栅极绝缘膜400的整体，也可仅形成在沟道区域的附近。为了在期望的位置形成栅极电极，只要在绝缘膜400上对防水材料进行图形化即可。
关于b)
首先，对基板100冲压压印模具，形成隔堤121(图5A)。压印模具例如由硅、二氧化硅或碳构成。
接着，例如，通过喷墨法将包含电极材料的油墨(例如，包含银纳米粒子和有机粘结剂的油墨)涂布在隔堤121所规定的区域内，并且使其干燥和固化，从而形成栅极电极231(图5B)。
接着，通过喷墨法等将绝缘性物质涂布在栅极电极231上的隔堤121所规定的区域上，使其干燥和固化，从而形成栅极绝缘膜401(图5C)。
在栅极绝缘膜401上形成沟道间隙111(图5D)。若将栅极绝缘膜401的绝缘性物质选为可热变形的物质(聚酰亚胺等树脂)，则能够通过将压印模具冲压到栅极绝缘膜401来形成沟道间隙111。另外，沟道间隙111也可通过光刻形成在栅极绝缘膜401上。
在形成有沟道间隙111的栅极绝缘膜401上，通过涂布法形成源极电极和漏极电极(图3C)。通过对沟道间隙111的上表面进行防液化处理，可分离源极电极和漏极电极，从而形成沟道区域。
在a)中所形成的栅极绝缘膜400的表面和在b)中所形成的栅极绝缘膜401的表面，实质上配置在同一个平面(图3B)。因此，也可通过统一涂布，同时进行在a)中的栅极绝缘膜400的形成和在b)中的栅极绝缘膜401的形成。此时，将包含所涂布的栅极绝缘膜的油墨的粘度，调节为流入至用于连接顶栅型TFT11和底栅型TFT12的沟槽中的程度。
在步骤3)中，通过涂布法形成顶栅型TFT11的栅极电极230、以及底栅型TFT12的漏极电极221和源极电极211(图3C)。如图3C所示，顶栅型TFT11的栅极电极230、以及底栅型TFT12的漏极电极221和源极电极211配置在同一个平面上。另外，栅极电极230与漏极电极221通过沟槽130和沟槽131连接。可通过喷墨法等，将包含电极材料的油墨(例如，包含银纳米粒子和有机粘结剂的油墨)涂布在由隔堤120、沟槽130、沟槽131、隔堤121和沟道间隙111所规定的区域上，并且使其干燥和固化，从而一并形成栅极电极230、漏极电极221和源极电极211。
在对底栅型TFT12的沟道间隙111的上表面进行防液化处理时，也可在将栅极电极230、漏极电极221和源极电极211统一涂布而形成之后，进行加热或洗净而去除防液性。当然，也可以在使包含电极材料的油墨干燥时去除防液性。
在步骤4)中，通过喷墨法等，将包含有机半导体物质的油墨涂布在底栅型TFT12的源极电极211和漏极电极221上且由隔堤121规定的区域上，使其干燥和固化，从而形成有机半导体层301(图3D)。对此时所涂布的油墨的粘度进行调整，将其调成不流入至用于连接驱动TFT11和开关TFT12的沟槽中的粘度。
这样，本发明的半导体设备，由于可通过涂布统一形成顶栅型TFT11的栅极电极230以及底栅型TFT12的漏极电极221和源极电极211，所以能够减少制造工艺，降低制造成本。因此，根据本发明，能够提供低成本的半导体设备。
(实施方式2)
在实施方式2中，对隔堤上具有开口部的半导体设备进行说明。图6是表示实施方式2的半导体设备的平面图。图7A、图7B和图7C是表示实施方式2的半导体设备的剖面图。
在图6和图7中，半导体设备20具有底栅型TFT21和顶栅型TFT22。
1.关于底栅型TFT21
底栅型TFT21具有基板101、栅极电极232、栅极绝缘膜402、源极电极212和漏极电极222、沟道间隙112、有机半导体层302以及隔堤122。
底栅型TFT21的基板101例如是PET薄膜。栅极电极232配置在基板101上。栅极电极232的材质例如是银。栅极绝缘膜402配置在栅极电极232上。源极电极212和漏极电极222配置在栅极绝缘膜402上。源极电极212和漏极电极222的材质例如是银。
沟道间隙112配置在源极电极212和漏极电极222之间。沟道间隙的高度是0.01～10μm，宽度是1～50μm。沟道间隙112既可为与栅极绝缘膜402相同的材质，也可为不同的材质。有机半导体层302配置在源极电极212、漏极电极222和沟道间隙112上。
隔堤122配置在基板101上以规定栅极绝缘膜402、源极电极212、漏极电极222和有机半导体层302的区域。隔堤122的高度是0.1～5μm。隔堤122的材质例如是PET。另外，在隔堤122上形成有开口部132(图7A和图7C)。开口部132与后述的顶栅型TFT22的开口部133连接(图7A)。通过开口部132和开口部133，能够使栅极电极232与漏极电极223在同一个平面上连接而配置。隔堤122上所形成的开口部132的宽度优选是3～200μm，高度优选是20～200nm。
2.关于顶栅型TFT22
顶栅型TFT22具有基板101、源极电极213和漏极电极223、沟道间隙113、有机半导体层303、栅极绝缘膜403、栅极电极233以及隔堤123。
基板101与底栅型TFT21的基板相同，底栅型TFT21和顶栅型TFT22共用基板101。源极电极213和漏极电极223配置在基板101上。源极电极213和漏极电极223的材质例如是银。沟道间隙113配置在源极电极213和漏极电极223之间。沟道间隙113的材质例如是PET。沟道间隙的高度是0.01～10μm，宽度是1～50μm。有机半导体层303配置在源极电极213、漏极电极223和沟道间隙113上。栅极绝缘膜403配置在有机半导体层303上。栅极电极233配置在栅极绝缘膜403上。栅极电极233的材质例如是银。
隔堤123配置在基板101上以规定有机半导体层303、栅极绝缘膜403和栅极电极233的区域。另外，在隔堤123上形成有开口部133(图7A)。开口部133与上述底栅型TFT21的开口部132连接(图7A)。通过开口部132和开口部133，能够使漏极电极223与底栅型TFT21的栅极电极232在同一个平面上连接而配置。
3.关于半导体设备20的制造方法
作为半导体设备20的制造方法，例如，具有以下的步骤：
1)通过压印加工适当地对基板101进行成形(图8A)；
2)形成栅极电极232、漏极电极223和源极电极213(图8B)；
3)填充隔堤122和隔堤123的沟槽(图8C)；
4)形成底栅型TFT21的栅极绝缘膜402、沟道间隙112和半导体层302，以及顶栅型TFT22的有机半导体层303、栅极绝缘膜403和栅极电极233(图8D)。
在步骤1)中，通过对基板101进行压印加工，形成顶栅型TFT22的隔堤123和沟道间隙113，形成底栅型TFT21的隔堤122。另外，步骤1)中的隔堤122和隔堤123具有沟槽，该沟槽用于将后述的栅极电极232和漏极电极223在同一个平面上连接而形成。
在步骤2)中，通过涂布法形成底栅型TFT21的栅极电极232、以及顶栅型TFT22的漏极电极223和源极电极213(图8B)。如图8B所示，底栅型TFT21的栅极电极232、以及顶栅型TFT22的漏极电极223和源极电极213配置在同一个平面上。另外，栅极电极232与漏极电极223通过形成在隔堤122和隔堤123上的沟槽连接。可通过喷墨法等，将包含电极材料的油墨(例如，包含银纳米粒子和有机粘结剂的油墨)涂布在由隔堤122、沟槽、隔堤123和沟道间隙113所规定的区域上，并且使其干燥和固化，从而统一形成栅极电极232、漏极电极223和源极电极213。优选预先对沟道间隙113的上表面进行防液化处理。通过预先对沟道间隙113的上表面进行防液化处理，可确实地分离通过涂布法形成的源极电极213和漏极电极223，从而形成沟道区域。
在对顶栅型TFT22的沟道间隙113的上表面进行防液化处理时，也可在将栅极电极232、漏极电极223和源极电极213统一涂布而形成之后，进行加热或洗净而去除防液性。当然，也可在使包含电极材料的油墨干燥时去除防液性。
在步骤3)中，填充隔堤122和隔堤123上所形成的沟槽。通过填充隔堤122和隔堤123上所形成的沟槽，从而能够更正确地规定有机半导体层302和303等的区域。用于填充隔堤122和隔堤123上所形成的沟槽的材质可与隔堤122和隔堤123的材质相同。用于填充隔堤122和隔堤123上所形成的沟槽的方法，优选是光刻法。通过填充隔堤122和隔堤123上所形成的沟槽，可形成开口部132和开口部133。
在步骤4)中，包括：a)形成底栅型TFT21的构件；以及b)形成顶栅型TFT22的构件。各个构件的形成方法可参照实施方式1。
这样，本发明的半导体设备，由于可通过涂布统一形成底栅型TFT21的栅极电极232以及顶栅型TFT22的漏极电极223和源极电极213，所以能够减少制造工艺，降低制造成本。因此，根据本发明，能够提供低成本的半导体设备。
(实施方式3)
在实施方式3中，对在实施方式2的半导体设备20上连接了有机发光元件31的有机EL设备30进行说明。在实施方式3中，将半导体设备20的底栅型TFT21作为驱动TFT使用，而将顶栅型TFT22作为开关TFT使用。也就是说，底栅型TFT21的漏极电极222与有机发光元件31的阳极240连接。
图9是表示有机EL设备30的剖面图。对于和实施方式2的半导体设备20重复的结构要素，附加相同的符号，并且省略说明。
发光元件31具有阳极240、有机发光层310、阴极250、密封膜(sealingfilm)500、平坦化(planarization)层600、接触孔610、平坦化层620和隔堤124。另外，发光元件31是顶部发光(top emission)型发光元件。
平坦化层600是配置在半导体设备20上的绝缘层。作为平坦化层600的材质的例子，包括：丙烯酸树脂(acrylic resin)或BCB树脂和酚醛树脂(novolac resin)等。另外，在平坦化层600和半导体设备20之间，为了保护半导体设备20，而优选配置由聚对二甲苯或Si3N4和SiO2等构成的膜。平坦化层600例如通过旋压覆盖法(spin coat method)形成。用于保护半导体设备20的膜可通过蒸镀法(evaporation method)或CVD法等形成。另外，平坦化层600具有用于连接半导体设备20与发光元件31的接触孔610。在平坦化层600的材质是感光树脂(photosensitive resin)时，接触孔610可通过光刻法形成，而在平坦化层600的材质不是感光树脂时，接触孔610可通过干式蚀刻(dry etching)法形成。通过对接触孔610溅镀(sputtering)金属等的导电材料，从而形成用于连接底栅型TFT21的漏极电极222与阳极240的导电层。
阳极240是配置在平坦化层600上的导电层。阳极240通过接触孔610与底栅型TFT21的漏极电极222连接。在半导体设备20中，底栅型TFT21的漏极电极222延长到隔堤内部。只要使接触孔610连接到所延长的漏极电极222即可。阳极240优选是由银等构成的反射阳极。
有机发光层310包含有机发光材料。作为有机发光层中所包含的有机发光材料的例子，包括：聚苯亚乙烯(polyphenylenevinylene)及其诱导体、聚乙炔(polyacetylene)及其诱导体、聚苯(polyphenylene)及其诱导体、聚对苯乙烯(poly(para-phenylene ethylene))及其诱导体、聚3-己基噻吩(poly(3-hexylthiophene))及其诱导体、以及聚芴(polyfluorene)及其诱导体等。有机发光层还可进一步包含导电孔注入层(hole injection layer)或中间层(interlayer)和电子传输层(electronic transport layer)等。
阴极250是配置在有机发光层310上的导电层。阴极250优选由可使光透射的材质构成。在阴极250上还配置有平坦化层620。平坦化层620的材质和制造方法可与平坦化层600相同。
密封膜500是用于保护阳极240、有机发光层310和阴极250不受水分、高温和冲击等影响的膜。密封膜500配置在平坦化层620和阴极250上。作为密封膜500的材质的例子包括SiN和SiON等。密封膜500的优选材质是SiN。密封膜500的优选厚度是20～200nm。
隔堤124规定阳极240、有机发光层310和平坦化层620的区域。隔堤124的材质例如是PET。
本申请主张基于2006年12月18日申请的第2006-339651号日本专利申请的优先权。该申请说明书中所记载的内容，全部引用于本申请说明书。
工业实用性
本发明的半导体设备及其制造方法适用于柔性显示器(flexible display)和廉价半导体设备的制造。

Claims (10)

1.一种半导体设备，具有：
配置在基板表面的源极电极和漏极电极；
隔开所述源极电极和所述漏极电极的沟道间隙；
配置在所述源极电极、所述漏极电极、以及所述沟道间隙上的有机半导体层；
配置在所述有机半导体层上的绝缘膜；
配置在所述绝缘膜上的栅极电极；以及
规定所述有机半导体层的隔堤，
其中，该半导体设备包括有机半导体元件(A)和有机半导体元件(B)，所述有机半导体元件(A)中，所述隔堤的自所述基板表面的高度高于所述沟道间隙的自基板表面的高度，并且在所述隔堤上形成有沟槽，所述有机半导体元件(B)具有源极电极或漏极电极，所述源极电极或漏极电极通过形成在所述有机半导体元件(A)的隔堤上的沟槽与所述有机半导体元件(A)的栅极电极连接。
2.如权利要求1所述的半导体设备，其中，
所述有机半导体元件(A)的栅极电极与所述有机半导体元件(B)的源极电极或漏极电极位于同一个平面上。
3.如权利要求1所述的半导体设备，其中，
所述有机半导体元件(B)具有：
配置在所述基板表面的栅极电极；
配置在所述栅极电极上的绝缘膜；
配置在所述绝缘膜上的源极电极和漏极电极；
配置在所述源极电极和漏极电极上的有机半导体层；以及
规定所述有机半导体层的隔堤，
在所述有机半导体元件(B)的隔堤上，形成有与所述有机半导体元件(A)的隔堤的沟槽连通的沟槽，通过该连通的沟槽，使所述有机半导体元件(A)的栅极电极与所述有机半导体元件(B)的源极电极或漏极电极连接。
4.如权利要求1所述的半导体设备，其中，
所述沟槽的宽度是3～200μm。
5.一种有机EL设备，包括：
权利要求1所述的半导体设备以及有机发光元件，
该有机发光元件具有与所述有机半导体元件(A)的漏极电极相连接的像素电极。
6.一种半导体设备，具有：
配置在基板表面的源极电极和漏极电极；
隔开所述源极电极和所述漏极电极的沟道间隙；
配置在所述源极电极、所述漏极电极、以及所述沟道间隙上的有机半导体层；
配置在所述有机半导体层上的绝缘膜；
配置在所述绝缘膜上的栅极电极；以及
规定所述有机半导体层的隔堤，
其中，该半导体设备包括有机半导体元件(A)和有机半导体元件(B)，所述有机半导体元件(A)中，所述隔堤的自所述基板表面的高度高于所述沟道间隙的自基板表面的高度，并且在所述隔堤上形成有开口部，所述有机半导体元件(B)具有栅极电极，所述栅极电极通过形成在所述有机半导体元件(A)的隔堤上的开口部，与所述有机半导体元件(A)的源极电极或漏极电极连接。
7.如权利要求6所述的半导体设备，其中，
所述有机半导体元件(A)的源极电极或漏极电极与所述有机半导体元件(B)的栅极电极位于同一个平面上。
8.如权利要求6所述的半导体设备，其中，
所述半导体元件(B)，具有：
配置在所述基板表面的栅极电极；
配置在所述栅极电极上的绝缘膜；
配置在所述绝缘膜上的源极电极和漏极电极；
配置在所述源极电极和漏极电极上的有机半导体层；以及
规定所述有机半导体层的隔堤，
在所述有机半导体元件(B)的隔堤上形成有与所述有机半导体元件(A)的隔堤的开口部连通的开口部，通过该连通的开口部，使所述有机半导体元件(A)的源极电极或漏极电极与所述有机半导体元件(B)的栅极电极连接。
9.如权利要求6所述的半导体设备，其中，
所述开口部的宽度是3～200μm，高度是20～200nm。
10.一种有机EL设备，包括：
权利要求6所述的半导体设备以及有机发光元件，
该有机发光元件具有与所述有机半导体元件(B)的漏极电极相连接的像素电极。
CN2007800017814A 2006-12-18 2007-12-14 半导体设备 Expired - Fee Related CN101361192B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006339651 2006-12-18
JP339651/2006 2006-12-18
PCT/JP2007/074133 WO2008075625A1 (ja) 2006-12-18 2007-12-14 半導体デバイス

Publications (2)

Publication Number Publication Date
CN101361192A true CN101361192A (zh) 2009-02-04
CN101361192B CN101361192B (zh) 2010-06-02

Family

ID=39536256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800017814A Expired - Fee Related CN101361192B (zh) 2006-12-18 2007-12-14 半导体设备

Country Status (5)

Country Link
US (1) US7888671B2 (zh)
JP (1) JP5054680B2 (zh)
KR (1) KR100954478B1 (zh)
CN (1) CN101361192B (zh)
WO (1) WO2008075625A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292816A (zh) * 2010-04-13 2011-12-21 松下电器产业株式会社 有机半导体装置及其制造方法
CN110828564A (zh) * 2018-08-13 2020-02-21 香港科技大学 具有半导体性栅极的场效应晶体管

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2571058A1 (en) * 2010-05-13 2013-03-20 Sharp Kabushiki Kaisha Circuit board and display device
JP5853390B2 (ja) * 2011-03-28 2016-02-09 凸版印刷株式会社 薄膜トランジスタ及びその製造方法並びに画像表示装置
KR20140038161A (ko) * 2012-09-20 2014-03-28 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법
WO2014091868A1 (ja) * 2012-12-11 2014-06-19 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子の製造方法
CN109326624B (zh) * 2017-08-01 2021-12-24 京东方科技集团股份有限公司 像素电路、其制造方法及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW293172B (zh) * 1994-12-09 1996-12-11 At & T Corp
KR100577903B1 (ko) * 1998-03-17 2006-05-10 세이코 엡슨 가부시키가이샤 박막패터닝용 기판 및 그 표면처리
GB0207134D0 (en) 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained
US7910469B2 (en) 2002-09-25 2011-03-22 Konica Minolta Holdings, Inc. Electrical circuit, thin film transistor, method for manufacturing electric circuit and method for manufacturing thin film transistor
JP2004330164A (ja) 2003-05-12 2004-11-25 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
US20050029646A1 (en) 2003-08-07 2005-02-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for dividing substrate
US7229499B2 (en) 2003-08-22 2007-06-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
JP5025110B2 (ja) 2004-08-31 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2006025473A1 (en) 2004-08-31 2006-03-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7595502B2 (en) * 2005-03-04 2009-09-29 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device employing the same
JP2006324465A (ja) 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4506605B2 (ja) 2005-07-28 2010-07-21 ソニー株式会社 半導体装置の製造方法
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
JP2008098581A (ja) 2006-10-16 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292816A (zh) * 2010-04-13 2011-12-21 松下电器产业株式会社 有机半导体装置及其制造方法
CN102292816B (zh) * 2010-04-13 2015-01-14 松下电器产业株式会社 有机半导体装置及其制造方法
CN110828564A (zh) * 2018-08-13 2020-02-21 香港科技大学 具有半导体性栅极的场效应晶体管
CN110828564B (zh) * 2018-08-13 2022-04-08 香港科技大学 具有半导体性栅极的场效应晶体管

Also Published As

Publication number Publication date
US7888671B2 (en) 2011-02-15
CN101361192B (zh) 2010-06-02
JPWO2008075625A1 (ja) 2010-04-08
WO2008075625A1 (ja) 2008-06-26
KR100954478B1 (ko) 2010-04-22
KR20080096497A (ko) 2008-10-30
JP5054680B2 (ja) 2012-10-24
US20100213442A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
CN101361192B (zh) 半导体设备
CN101542735B (zh) 有机电致发光器件及其制造方法和有机电致发光显示器
CN102017209B (zh) 有机薄膜晶体管及其制造方法
US7638358B2 (en) Display device and manufacturing method thereof
CN101663772B (zh) 有机薄膜晶体管及其形成方法
JP5595927B2 (ja) 有機薄膜トランジスター、アクティブマトリックス有機光学デバイス、およびこれらの製造方法
JP2008042043A (ja) 表示装置
US7652339B2 (en) Ambipolar transistor design
CN101635333B (zh) 半导体复合膜及其形成方法、薄膜晶体管及其制造方法和电子设备
CN102194996B (zh) 薄膜晶体管和电子装置
US20070152558A1 (en) Organic thin film transistor array panel
KR101079519B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
US8552421B2 (en) Organic microelectronic device and fabrication method therefor
US20070262308A1 (en) Thin film transistor array panel and manufacturing method thereof
KR101288622B1 (ko) 유기 박막 트랜지스터의 유기 반도체층 형성 방법, 이에 의해 형성된 유기 박막 트랜지스터, 이를 포함하는 표시 소자 및 그 표시 소자로 형성된 표시용 전자기기
US9391168B2 (en) Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom
KR100749502B1 (ko) 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된 박막트랜지스터 및 이 박막 트랜지스터를 구비한 표시 장치
Bao Organic materials for thin film transistors
KR20070052505A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 유기 박막트랜지스터 표시판의 제조 방법
Lee et al. OFETs: Basic concepts and material designs
US10243157B2 (en) Thin film transistor array and image display device
JP5509629B2 (ja) 薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイ
JP2010147344A (ja) 有機半導体装置およびその製造方法
KR20090109277A (ko) 박막 트랜지스터 및 그 제조 방법
JP2011096813A (ja) 電極基板の製造方法、電極基板、及び薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150820

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150820

Address after: Tokyo, Japan, Japan

Patentee after: The special display of the organic thunder of Japan of Co., Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20171214

CF01 Termination of patent right due to non-payment of annual fee