JP2011009452A5 - - Google Patents

Download PDF

Info

Publication number
JP2011009452A5
JP2011009452A5 JP2009151288A JP2009151288A JP2011009452A5 JP 2011009452 A5 JP2011009452 A5 JP 2011009452A5 JP 2009151288 A JP2009151288 A JP 2009151288A JP 2009151288 A JP2009151288 A JP 2009151288A JP 2011009452 A5 JP2011009452 A5 JP 2011009452A5
Authority
JP
Japan
Prior art keywords
main surface
forming
cleaning
silicide
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009151288A
Other languages
English (en)
Other versions
JP2011009452A (ja
JP5326113B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2009151288A priority Critical patent/JP5326113B2/ja
Priority claimed from JP2009151288A external-priority patent/JP5326113B2/ja
Priority to TW099116885A priority patent/TW201110206A/zh
Priority to US12/819,675 priority patent/US20100330794A1/en
Publication of JP2011009452A publication Critical patent/JP2011009452A/ja
Publication of JP2011009452A5 publication Critical patent/JP2011009452A5/ja
Priority to US13/706,056 priority patent/US20130189835A1/en
Application granted granted Critical
Publication of JP5326113B2 publication Critical patent/JP5326113B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (1)

  1. シリコンを含み、かつ主表面を有する半導体基板を準備する工程と、
    前記主表面の上にメタル層とシリコン層とを下から順に積層した積層ゲートを形成する工程と、
    前記主表面と前記シリコン層表面との各々にシリサイドを形成する工程と、
    前記主表面と前記積層ゲート表面との各々の前記シリサイドの上に絶縁層を形成する工程と、
    前記半導体基板の主表面と前記積層ゲートの表面との各々の前記シリサイドが前記絶縁層から露出するようにシェアードコンタクトホールを前記絶縁層に形成する工程と、
    前記シェアードコンタクトホールに硫酸洗浄、過酸化水素水洗浄およびAPM洗浄をそれぞれ別工程で行うことにより前記シェアードコンタクトホールに形成された変質層を除去する工程とを含む、半導体装置の洗浄方法。
JP2009151288A 2009-06-25 2009-06-25 半導体装置の洗浄方法 Expired - Fee Related JP5326113B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009151288A JP5326113B2 (ja) 2009-06-25 2009-06-25 半導体装置の洗浄方法
TW099116885A TW201110206A (en) 2009-06-25 2010-05-26 Method for cleaning a semiconductor device
US12/819,675 US20100330794A1 (en) 2009-06-25 2010-06-21 Method for cleaning a semiconductor device
US13/706,056 US20130189835A1 (en) 2009-06-25 2012-12-05 Method for cleaning a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009151288A JP5326113B2 (ja) 2009-06-25 2009-06-25 半導体装置の洗浄方法

Publications (3)

Publication Number Publication Date
JP2011009452A JP2011009452A (ja) 2011-01-13
JP2011009452A5 true JP2011009452A5 (ja) 2012-04-12
JP5326113B2 JP5326113B2 (ja) 2013-10-30

Family

ID=43381215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009151288A Expired - Fee Related JP5326113B2 (ja) 2009-06-25 2009-06-25 半導体装置の洗浄方法

Country Status (3)

Country Link
US (2) US20100330794A1 (ja)
JP (1) JP5326113B2 (ja)
TW (1) TW201110206A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2733724B1 (en) 2011-07-11 2017-05-24 Kurita Water Industries Ltd. Method for cleaning metal gate semiconductor
TWI517235B (zh) * 2013-03-01 2016-01-11 栗田工業股份有限公司 半導體基板洗淨系統以及半導體基板的洗淨方法
FR3013502A1 (fr) * 2013-11-20 2015-05-22 Commissariat Energie Atomique Procede de protection d’une couche de siliciure
CN104658966B (zh) * 2013-11-21 2018-06-05 中芯国际集成电路制造(上海)有限公司 制作高k金属栅晶体管的接触孔的方法
US9536877B2 (en) * 2014-03-03 2017-01-03 Globalfoundries Inc. Methods of forming different spacer structures on integrated circuit products having differing gate pitch dimensions and the resulting products
JP6737436B2 (ja) * 2015-11-10 2020-08-12 株式会社Screenホールディングス 膜処理ユニットおよび基板処理装置
JP2017157863A (ja) * 2017-06-06 2017-09-07 セントラル硝子株式会社 ウェハの洗浄方法
US11152213B2 (en) * 2019-03-01 2021-10-19 International Business Machines Corporation Transistor device with ultra low-k self aligned contact cap and ultra low-k spacer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664196B1 (en) * 1999-03-15 2003-12-16 Matsushita Electric Industrial Co., Ltd. Method of cleaning electronic device and method of fabricating the same
JP3434750B2 (ja) * 1999-09-30 2003-08-11 Necエレクトロニクス株式会社 洗浄装置のライン構成及びその設計方法
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
JP2006100378A (ja) * 2004-09-28 2006-04-13 Renesas Technology Corp 半導体装置及びその製造方法
KR100655647B1 (ko) * 2005-07-04 2006-12-08 삼성전자주식회사 반도체 기판용 세정액 조성물, 이의 제조 방법, 이를이용한 반도체 기판의 세정 방법 및 반도체 장치의 제조방법
JP4362785B2 (ja) * 2006-09-28 2009-11-11 エルピーダメモリ株式会社 半導体装置の製造方法
JP2010205782A (ja) * 2009-02-27 2010-09-16 Renesas Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2011009452A5 (ja)
JP2013102154A5 (ja) 半導体装置の作製方法
JP2009033145A5 (ja)
JP2009111375A5 (ja)
JP2010245334A5 (ja)
JP2010080947A5 (ja) 半導体装置の作製方法
JP2010267899A5 (ja)
JP2011044517A5 (ja)
JP2012023356A5 (ja)
JP2010135762A5 (ja) 半導体装置の作製方法
JP2013179122A5 (ja)
JP2012114148A5 (ja)
JP2010135770A5 (ja) 半導体装置の作製方法及び半導体装置
JP2009021565A5 (ja)
JP2009164481A5 (ja)
JP2008501239A5 (ja)
JP2012160716A5 (ja)
JP2012033896A5 (ja)
JP2012235103A5 (ja) 半導体装置の作製方法、及び半導体装置
JP2008270758A5 (ja)
JP2012160714A5 (ja) 半導体装置の作製方法
JP2012216796A5 (ja)
JP2010028103A5 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法
JP2011100991A5 (ja)
JP2013084753A5 (ja)