KR100655647B1 - 반도체 기판용 세정액 조성물, 이의 제조 방법, 이를이용한 반도체 기판의 세정 방법 및 반도체 장치의 제조방법 - Google Patents

반도체 기판용 세정액 조성물, 이의 제조 방법, 이를이용한 반도체 기판의 세정 방법 및 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100655647B1
KR100655647B1 KR1020050059768A KR20050059768A KR100655647B1 KR 100655647 B1 KR100655647 B1 KR 100655647B1 KR 1020050059768 A KR1020050059768 A KR 1020050059768A KR 20050059768 A KR20050059768 A KR 20050059768A KR 100655647 B1 KR100655647 B1 KR 100655647B1
Authority
KR
South Korea
Prior art keywords
cleaning liquid
liquid composition
weight
acid
compound
Prior art date
Application number
KR1020050059768A
Other languages
English (en)
Inventor
김세연
전필권
박정대
한명옥
김재욱
채승기
김국주
이재석
고용균
임광신
이양구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050059768A priority Critical patent/KR100655647B1/ko
Priority to US11/454,829 priority patent/US20070000523A1/en
Priority to JP2006184683A priority patent/JP2007019506A/ja
Application granted granted Critical
Publication of KR100655647B1 publication Critical patent/KR100655647B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D3/00—Other compounding ingredients of detergent compositions covered in group C11D1/00
    • C11D3/0005—Other compounding ingredients characterised by their effect
    • C11D3/0073—Anticorrosion compositions
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/02—Inorganic compounds
    • C11D7/04—Water-soluble compounds
    • C11D7/10—Salts
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D7/00—Compositions of detergents based essentially on non-surface-active compounds
    • C11D7/22—Organic compounds
    • C11D7/32—Organic compounds containing nitrogen
    • C11D7/3209—Amines or imines with one to four nitrogen atoms; Quaternized amines
    • C11D2111/14—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Abstract

도전성 구조물의 손상 없이 폴리머를 제거하고, 입자 오염 및 금속 오염을 억제할 수 있는 세정액 조성물, 이의 제조 방법, 이를 이용한 세정 방법 및 반도체 장치의 제조 방법에서, 상기 세정액 조성물은 수산화 알킬암모늄, 불소 화합물 및 순수를 포함하는 유기성 불화 암모늄 수용액, 완충제 및 부식방지제를 포함한다. 세정액 조성물은 도전성 구조물 및 기판 상에 잔류하는 폴리머를 도전성 구조물의 손상 없이 제거할 수 있고, 도전성 구조물에 대한 금속 오염 및 입자 오염을 용이하게 억제할 수 있다.

Description

반도체 기판용 세정액 조성물, 이의 제조 방법, 이를 이용한 반도체 기판의 세정 방법 및 반도체 장치의 제조 방법 {CLEANING COMPOSITION FOR A SEMICONDUCTOR SUBSTRATE, METHOD OF PREPARING THE CLEANING COMPOSITION, METHOD OF CLEANING A SEMICONDUCTOR SUBSTRATE AND METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE USING THE CLEANING COMPOSITION}
도 1은 본 발명에 따른 반도체 기판용 세정액 조성물을 사용하여 도전성 구조물을 포함하는 반도체 기판을 세정하는 방법을 나타내는 흐름도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따라, 세정액 조성물을 이용하여 반도체 장치의 워드 라인을 형성하는 방법을 나타내는 단면도들이다.
도 6 내지 도 13은 본 발명의 일 실시예에 따라, 세정액 조성물을 이용하여 반도체 장치의 비트 라인을 형성하는 방법을 나타내는 단면도들이다.
도 14는 비교예 3에 따른 세정액 조성물로 세정한 기판에 대하여 입자 계측 장비로 측정한 사진이다.
도 15는 실시예 1에 따른 세정액 조성물로 세정한 기판에 대하여 입자 계측 장비로 측정한 사진이다.
도 16 내지 18은 각각 비교예 1, 실시예 2 및 실시예 4에 따른 세정액 조성물로 세정한 후 알루미늄막 패턴의 손상여부를 보여주는 SEM 사진들이다.
도 19 내지 도 22는 각각 텅스텐막 패턴을 실시예 2, 4, 6 및 7의 세정액 조성물로 세정한 후 상기 텅스텐막 패턴의 손상 여부를 나타내는 SEM 사진들이다.
도 23은 금속 이온이 용해된 실시예 1, 2 및 5, 및 비교예 6에 따른 세정액 조성물로 기판을 세정한 후, 상기 기판 상의 잔류하는 금속의 양을 나타내는 그래프이다.
본 발명은 세정액 조성물, 이의 제조 방법, 이를 이용한 세정 방법 및 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게는 도전성 구조물의 손상 없이 폴리머를 제거하고, 입자 오염 및 금속 오염을 효과적으로 억제할 수 있는 세정액 조성물, 이의 제조 방법, 이를 이용한 세정 방법 및 반도체 장치의 제조 방법에 관한 것이다.
반도체 메모리 장치의 고속 동작 및 대용량의 저장능력이 요구됨에 따라 소자의 집적도, 신뢰성 및 응답 속도 등을 향상시키는 방향으로 반도체의 제조기술이 발전되어 왔다. 이러한 기술의 발전으로 인해 저항이 큰 금속 대신에 저항이 상대적으로 작은 금속을 반도체 소자의 도전성 구조물로 형성하기 위한 노력이 진행되고 있다. 예를 들어, 메모리 장치의 게이트 전극이나 비트 라인전극에 포함된 금속패턴을 형성하는데, 전통적인 물질인 텅스텐 실리사이드 대신에 상대적으로 저항이 낮은 텅스텐, 알루미늄 등의 금속으로 대체하고 있는 실정이다.
비트라인 전극이나 게이트 전극과 같은 도전성 구조물을 형성하기 위해서는 도전막을 선택적으로 식각하는 건식식각 공정 및 포토레지스트 패턴의 제거공정을 수행하게 된다. 상기 건식식각 공정 및 포토레지스트 패턴의 제거 공정을 수행하여 상기 도전성 구조물을 형성할 경우, 상기 도전성 구조물을 포함하는 기판 상에는 건식 식각가스 잔류물 및 유기성, 산화성 및 금속성 잔류물들을 포함하는 폴리머가 존재한다. 상기 폴리머(Polymer)는 반도체 장치의 도전성 구조물의 표면에 잔류하여 반도체 장치의 전기적 저항을 증가시키거나 배선과 배선 간에 전기적 쇼트를 초래한다. 따라서 반도체 장치의 신뢰성을 향상시키기 위해, 상기 폴리머를 도전성 구조물로부터 실질적으로 제거하는 것이 요구된다.
종래의 APM(SC-1)이나 SPM(황산스트립) 세정액 조성물은 상기 폴리머를 제거하기 위한 세정 공정시 텅스텐과 같은 금속을 부식시키는 특성을 갖기 때문에 금속 배선이 노출된 기판의 세정 공정에 적용하는 데는 한계가 있다. 금속배선을 사용하는 반도체 장치에서는 상기 금속배선이 노출된 기판을 세정하는 경우, 일반적으로 유기 용매를 포함하는 유기 스트리퍼(organic stripper)를 사용하거나 최근 개발된 새로운 스트리퍼를 사용하고 있다.
상기 유기 스트리퍼는 금속 배선을 크게 손상시키지 않지만 건식식각 공정 후 발생한 폴리머를 깨끗이 제거하지 못한다. 상기 유기 스트리퍼는 산화물을 식각하지 못하기 때문에 건식식각 공정에서 발생하는 산화성 폴리머를 효율적으로 제거하지 못한다. 또한, 상기 유기 스트리퍼는 폴리머를 제거하는데 65 내지 85℃의 높은 온도 조건이 요구되므로 설비 열화가 발생할 가능성이 있다.
한편, 반도체 장치의 패턴이 미세화 됨에 따라 식각 잔류물이나 포토레지스트 잔류물과 같은 폴리머를 효율적으로 제거할 뿐만 아니라, 입자 및 금속이온에 의한 역오염을 방지할 수 있는 세정액 조성물이 요구되고 있다. 상기 폴리머 가운데 유기성 폴리머 및 산화성 폴리머는 세정 과정에서 세정액 조성물에 분산되고 입자의 형태로 존재한다. 상기 폴리머 가운데 금속성 폴리머는 세정액 조성물에 용해되어 금속 이온의 형태로 존재한다. 기판의 처리 시간과 처리 매수가 증가함에 따라 세정액 조성물 내에 누적되는 상기 입자 및 상기 금속 이온의 양이 증가한다. 상기 입자 및 상기 금속 이온은 기판 및 도전성 구조물 표면에 재흡착되어 입자 오염 및 금속 오염을 유발할 수 있다. 상기 입자 오염 및 상기 금속 오염은 제조 공정의 수율을 감소시키거나 반도체 장치의 신뢰성을 저하시킬 수 있다.
일반적인 유기 스트리퍼가 가지고 있는 문제점을 해결하고 금속 배선과 같은 도전성 구조물의 손상이 없이 폴리머를 제거하기 위한 새로운 개념의 세정액 조성물들이 개발되고 있다. 예를 들면, 대한민국 공개특허 제2004-0074611호에는 질산, 과산화수소 등의 산화제, 황산과 같은 무기산 또는 초산과 같은 유기산 등의 산, 불소 화합물 및 부식 방지제를 함유하고, 물을 80중량% 이상 포함하며, 염기성 화합물을 첨가하여 pH가 3 내지 10으로 조정된 세정액 및 이를 이용하여 구리 배선을 세정하는 방법이 개시되어 있다. 일본 공개특허 제1998-55993호에는 제4급 암모늄염, 불소 화합물, 수용성 유기용제, 및 무기산 및/또는 유기산을 함유하는 수용액을 포함하는 세정액이 개시되어 있다. 미합중국 특허 제6,191,086호에는 히드록실아민, 불소 화합물 및 물을 포함하고, pH가 2 내지 9인 세정액 조성물이 개시되 어 있다. 대한민국 공개특허 제2005-0025316호에는 디카르복실 유기산, 상기 디카르복실 유기산과 결합하여 완충제를 형성하는 염기, 불화 이온 재료, 수용성 유기용제 및 물을 포함하는 에칭 잔류물 제거용 조성물이 개시되어 있다.
상술한 세정액 조성물들을 이용하여 산화막 및 금속배선이 노출된 기판을 세정할 경우, 도전성 구조물의 손상을 효과적으로 방지하지 못할 뿐만 아니라 도전성 구조물의 측벽에 존재하는 잔류 폴리머의 완전한 제거가 불가능하다. 또한, 세정액 내에 부유하는 입자와 금속이온이 도전성 구조물에 재흡착되는 것을 방지하는데 한계가 있다.
따라서 본 발명의 목적은 도전성 구조물의 손상 없이 폴리머를 제거하고, 입자 오염 및 금속 오염을 효과적으로 억제할 수 있는 세정액 조성물을 제공하는데 있다.
본 발명의 다른 목적은 상술한 세정액 조성물을 제조하는 데 특히 적합한 세정액 조성물의 제조 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 상술한 세정액 조성물을 이용하여 도전성 구조물의 손상 없이 폴리머를 제거하고, 입자 오염 및 금속 오염을 효과적으로 억제할 수 있는 반도체 기판의 세정방법을 제공하는데 있다.
본 발명의 또 다른 목적은 상술한 세정액 조성물을 이용하여 도전성 구조물의 손상 없이 폴리머를 제거하고, 입자 오염 및 금속 오염을 효과적으로 억제할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
상술한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 본 발명의 반도체 기판용 세정액 조성물은 유기성 불화 암모늄 수용액 80 내지 99.8999중량%, 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 포함한다. 상기 유기성 불화 암모늄 수용액은 수산화 알킬암모늄 화합물 0.1 내지 5중량%, 불소 화합물 0.01 내지 2중량% 및 여분의 순수를 포함한다. 상기 완충제는 질산암모늄, 황산암모늄 및 요오드산암모늄과 같은 무기계 암모늄을 포함한다. 상기 부식방지제는 알칸술폰산계 화합물, 카르복시산계 화합물, 알콜계 화합물 또는 계면활성제를 포함한다.
상술한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 세정액 조성물의 제조 방법은 수산화 알킬암모늄 화합물 0.1 내지 5중량%, 불소 화합물 0.01 내지 2중량% 및 순수 73 내지 99.7899중량%를 혼합하여 유기성 불화 암모늄 수용액을 제조한다. 상기 유기성 불화 암모늄 수용액 80 내지 99.8999중량%에 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 첨가하여 상기 세정액 조성물을 제조한다. 제조된 상기 세정액 조성물의 pH는 4 내지 11이다.
또한, 상술한 본 발명의 또 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 세정 방법은 폴리머가 잔류하는 도전성 구조물이 형성된 반도체 기판에 유기성 불화 암모늄 수용액 80 내지 99.8999중량%, 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 포함하는 반도체 기판용 세정액 조성물을 적용하여 상기 폴리머와 상기 유기성 불화 암모늄 수용액 및 완충제를 반응시켜 상기 폴리머를 제거하고 상기 도전성 구조물의 표면에 부식방지막을 형성한다.
또한, 상술한 본 발명의 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은 반도체 기판 상에 도전성 구조물을 형성한다. 상기 도전성 구조물 상에 유기성 불화 암모늄 수용액 80 내지 99.8999중량%, 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 포함하는 반도체 기판용 세정액 조성물을 적용하여 상기 반도체 기판을 세정한다.
상기와 같은 세정액 조성물은 상기 도전성 구조물의 손상 없이 폴리머를 제거하고, 입자 오염 및 금속 오염을 용이하게 억제할 수 있다.
이하, 본 발명의 세정액 조성물, 이의 제조 방법, 이를 이용한 반도체 기판의 세정 방법 및 반도체 장치의 제조방법을 상세하게 설명한다.
반도체 기판용 세정액 조성물
본 발명의 반도체 기판용 세정액 조성물은 도전성 구조물을 형성하기 위한 건식 식각공정 후, 상기 도전성 구조물이 형성된 반도체 기판 상에 잔류하는 폴리머들을 산화막 패턴 및 도전막 패턴의 손상 없이 보다 용이하게 제거할 수 있고, 입자 오염 및 금속 오염을 억제할 수 있는 특성을 가질 것이 요구된다.
상술한 특성들을 보다 구체적으로 설명한다.
첫째로, 세정 공정에서 노출되는 도전성 구조물에 대한 손상이 없을 것이 요구된다. 상기 도전성 구조물에 포함된 도전막 패턴은 금속, 금속 질화물 또는 도핑된 폴리실리콘 등의 도전성 물질을 포함한다. 본 발명의 상기 세정액 조성물에 포함되어 있는 유기성 불화 암모늄 수용액은 상기 도전성 구조물을 부식시키는 특 성을 갖고 있다. 따라서 상기 도전성 구조물의 부식을 방지하는 공정조건을 갖출 것이 요구된다.
둘째로, 폴리머의 제거력이 우수할 것이 요구된다. 상기 폴리머는 도전성 구조물을 형성하기 위한 건식 식각 공정에서 발생하는 잔류물 내지는 불순물에 해당한다. 상기 폴리머는 유기성, 금속성 또는 산화성 물질을 포함하고 있기 때문에 일반적인 세정액 조성물로 제거하기 어렵다. 따라서 상기 폴리머들을 보다 용이하게 제거할 수 있는 공정조건을 갖출 것이 요구된다.
셋째로, 입자 오염을 방지할 수 있는 특성을 갖출 것이 요구된다. 상기 폴리머 가운데 유기성 폴리머 및 산화성 폴리머는 세정액 조성물 내에 분산되면 입자를 형성한다. 상기 입자는 세정액 조성물 내에서 부유하면서 상기 도전성 구조물 표면에 재흡착되어 입자 오염을 유발할 수 있다. 상기 입자 오염은 역오염에 해당한다. 상기 입자 오염은 반도체 장치 내 패턴이 미세화 됨에 따라 제조 공정의 수율을 감소시키거나 반도체 장치의 신뢰성을 저하시킬 수 있다. 따라서 상기 입자 오염을 차단하고 재흡착된 상기 입자를 효과적으로 제거할 수 있는 공정조건을 갖출 것이 요구된다.
넷째로, 금속 오염을 방지할 수 있는 특성을 갖출 것이 요구된다. 상기 폴리머 가운데 금속성 폴리머는 세정액 조성물 내에서 금속 이온으로 존재하면서 상기 도전성 구조물 표면에 재흡착되어 금속 오염을 유발할 수 있다. 상기 금속 오염은 상기 입자 오염과 마찬가지로 제조 공정의 수율을 감소시키거나 반도체 장치의 신뢰성을 저하시킬 수 있다. 따라서 상기 금속 오염을 차단할 수 있는 공정 조건을 갖출 것이 요구된다.
상술한 바와 같은 세정 공정의 특성을 확보하기 위한 본 발명의 세정액 조성물은 유기성 불화 암모늄 수용액 80 내지 99.8999중량%, 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 포함한다.
본 발명에 따른 세정액 조성물에 함유된 유기성 불화 암모늄 수용액은 도전성 구조물 표면에 잔류하는 폴리머를 제거하고 입자 오염을 방지하는 역할을 수행한다. 본 발명의 일 실시예에 따르면, 상기 세정액 조성물로 사용할 수 있는 유기성 불화 암모늄 수용액은 수산화 알킬 암모늄 화합물, 불소 화합물 및 순수를 포함한다. 수산화 알킬암모늄 화합물은 유기성 폴리머, 산화성 폴리머 및 금속성 폴리머를 제거하는데 기여한다. 불소 화합물은 산화성 폴리머를 제거하는데 기여한다. 또한, 유기성 불화 암모늄 수용액은 세정액 조성물에서 부유하는 입자의 표면을 대전시켜 입자가 재흡착되는 현상을 방지하고 도전성 구조물 표면에 재흡착된 입자를 제거하는데 기여한다.
본 발명에 따른 세정액 조성물에 있어서, 유기성 불화 암모늄 수용액의 함량이 세정액 조성물의 총 중량에 대하여 80중량% 미만이면, 상기 세정액 조성물의 폴리머 제거 능력 및 입자 제거 능력이 현저히 감소한다. 또한, 유기성 불화 암모늄 수용액의 함량이 99.8999중량%를 초과하면, 상기 도전성 구조물에 포함되어 있는 도전막 패턴이 부식되거나 산화막 패턴이 손상되기 쉬우며 입자 오염을 억제하는 것이 용이하지 않다. 따라서 본 발명에 따른 세정액 조성물 중에서 유기성 불화 암모늄 수용액의 함량은 80 내지 99.8999중량%, 바람직하게는 93 내지 99.4995중량% 이다.
본 발명의 일 실시예에 따른 세정액 조성물로 사용할 수 있는 유기성 불화 암모늄 수용액은 수산화 알킬암모늄 화합물 0.1 내지 5중량%, 불소 화합물 0.01 내지 2중량% 및 여분의 순수를 포함한다.
수산화 알킬암모늄 화합물의 함량이 0.1중량% 미만이면, 유기성 폴리머 및 금속성 폴리머의 제거 능력 및 입자 제거 능력이 저하된다. 수산화 알킬암모늄 화합물의 함량이 5중량% 초과하면, 알루미늄과 같은 금속을 포함하는 도전막 패턴의 부식이 발생하기 쉽다. 따라서 본 발명의 일 실시예에 따른 세정액 조성물에 있어서, 유기성 불화 암모늄 화합물에 포함된 수산화 알킬암모늄 화합물의 함량은 0.1 내지 5중량%, 바람직하게는 0.2 내지 3중량%이다.
수산화 알킬암모늄 화합물의 구체적인 예로는 수산화 테트라메틸암모늄(tetramethylammonium hydroxide), 수산화 테트라에틸암모늄(tetraethylammonium hydroxide), 수산화 테트라프로필암모늄(tetrapropylammonium hydroxide), 수산화 테트라부틸암모늄(tetrabutylammonium hydroxide), 수산화 테트라헥실암모늄(tetrahexylammonium hydroxide), 수산화 테트라옥틸암모늄(tetraoctylammonium hydroxide), 수산화 벤질트리에틸암모늄(benzyltrimethylammonium hydroxide), 수산화 디에틸디메틸암모늄(diethyldimethylammonium hydroxide), 수산화 헥사데실트리메틸암모늄(hexadecyltrimethylammonium hydroxide), 수산화 메틸트리부틸암모늄(methyltributylammonium hydroxide) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
불소 화합물의 함량이 0.01중량% 미만이면, 산화성 폴리머의 제거 능력 및 입자 제거 능력이 저하된다. 불소 화합물의 함량이 2중량% 초과하면, 산화막의 손상이 발생할 우려가 있다. 따라서 본 발명에 따른 일 실시예에 따른 세정액 조성물에 있어서, 유기성 불화 암모늄 수용액에 포함된 불소 화합물의 함량은 0.01 내지 2중량%이고, 바람직하게는 0.05 내지 1중량%이다.
불소 화합물의 구체적인 예로는 불화수소(hydrogen fluoride), 불화 암모늄(ammonium fluoride), 불화 테트라메틸암모늄(tetramethylammonium fluoride), 불화 테트라에틸암모늄(tetraethylammonium fluoride), 불화 테트라프로필암모늄(tetrapropylammonium fluoride), 불화 테트라부틸암모늄(tetrabutylammonium fluoride), 플루오로보릭산(fluoroboric acid), 테트라메틸암모늄 테트라플루오로보레이트(tetramethylammonium tetrafluoroborate), 테트라에틸암모늄 테트라플루오로보레이트(tetraethylammonium tetrafluoroborate), 테트라프로필암모늄 테트라플루오로보레이트(tetrapropylammonium tetrafluoroborate), 테트라부틸암모늄 테트라플루오로보레이트(tetrabutylammonium tetrafluoroborate) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
본 발명에 따른 유기성 불화 암모늄 수용액은 순수를 포함한다. 순수의 예로는 탈이온수, 초순수 등을 들 수 있다.
본 발명에 따른 세정액 조성물에 포함된 완충제는 pH 변화에 따른 상기 세정액 조성물이 안정적으로 성능을 유지하고 입자 오염 및 금속 오염을 방지하는데 기여한다. 상기 세정액 조성물을 반복적으로 재사용할 경우, 상기 세정액 조성물의 pH가 변할 수 있다. 완충제는 pH가 변하더라도 상기 세정액 조성물이 안정적으로 성능을 유지할 수 있게 해준다. 즉, 상기 완충제는 비교적 넓은 pH 범위에서 상기 세정액 조성물이 안정적으로 성능을 유지할 수 있게 하는 역할을 수행한다.
한편, 완충제는 pH 변화에 따른 입자 오염 및 금속 오염을 방지하는데 기여한다. 완충제는 입자의 표면 및 금속 이온을 대전시켜 상기 입자가 도전성 구조물에 재흡착되는 현상을 방지하게 된다. 일반적으로, 입자 표면의 제타 전위(zeta potential)를 고려할 때, 상기 입자의 재흡착을 방지하는 측면에서는 염기성 세정액이 유리하지만 상기 염기성 세정액은 금속성 폴리머를 제거하는 측면에서는 불리하다. 산성 세정액은 금속성 폴리머를 제거하는 측면에서는 유리하지만 상기 입자의 재흡착을 방지하는 측면에서는 불리하다. 본 발명에 따른 상기 세정액 조성물은 완충제를 포함함으로써, 세정액의 pH에 관계없이 일정 수준의 입자 제거 효율을 보인다. 완충제는 상기 세정액 조성물의 pH가 변화하더라도 상기 입자 표면의 제타 전위를 적절히 조절하여 상기 입자 및 상기 금속 이온이 상기 도전성 구조물에 재흡착되는 것을 방지한다.
본 발명에 따른 세정액 조성물에 포함된 완충제의 함량이 0.1중량% 미만이면, pH 변화에 따른 상기 세정액 조성물의 성능 유지 능력 및 입자 역오염의 방지 능력이 저하된다. 완충제의 함량이 5중량%를 초과하면, 완충제의 상기 세정액 조성물의 성능 유지 능력, 및 입자 오염 및 금속 오염의 방지 능력이 증가하지 않는다. 오히려 상기 완충제 자체의 산성도에 의해 전체 세정액 조성물의 pH가 과도하게 변화할 우려가 있다. 따라서 본 발명에 따른 세정액 조성물에 포함된 완충제의 함량 은 0.1 내지 5중량%이고, 바람직하게는 0.5 내지 3중량%이다.
본 발명에 따른 세정액 조성물에 사용할 수 있는 완충제의 예로는 무기계 암모늄염을 들 수 있다. 무기계 암모늄염의 예로는 질산암모늄(ammonium nitrate), 황산암모늄(ammonium sulfate), 요오드산암모늄(ammonium iodate) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
본 발명에 따른 세정액 조성물에 포함된 부식방지제는 상기 도전성 구조물 표면에 부식방지막을 형성하여 상기 도전성 구조물의 손상을 억제한다. 즉, 부식 방지제는 폴리머가 부착되어 있지 않은 부위의 도전막 패턴의 표면과 흡착 반응하여, 상기 도전막 패턴의 표면에 부식방지막을 형성한다. 이에 따라, 상기 세정액 조성물을 사용하여 반도체 기판을 세정하는 경우, 유기성 불화 암모늄 수용액이 폴리머가 부착되어 있지 않은 도전막 패턴의 부위와 반응함으로써 상기 도전막 패턴이 손상되는 현상을 방지할 수 있다. 또한, 부식방지제는 상기 세정액 조성물에 의하여 폴리머가 제거되어 노출된 부위의 도전막 패턴의 표면에 추가적인 부식방지막을 형성하여 상기 도전막 패턴의 손상을 방지한다.
부식방지제의 함량이 0.0001중량% 미만이면, 상기 도전막 패턴의 부식이 발생할 우려가 있다. 부식방지제의 함량이 15중량% 초과하면, 상기 도전막 패턴의 부식 방지 효과가 더 이상 증가하지 않고 오히려 부식방지제가 상기 도전성 패턴 상에 잔류하여 반도체 장치의 신뢰성을 저하시킬 우려가 있다. 따라서 본 발명에 따른 세정액 조성물에 포함된 부식방지제의 함량은 0.0001 내지 15중량%, 바람직하게는 0.0005 내지 4중량%이다.
본 발명에 따른 세정액 조성물에 사용할 수 있는 부식방지제의 예로는 제1 부식방지제로서 알칸술폰산계 화합물, 카르복시산계 화합물 및 알콜계 화합물을 들 수 있고, 제2 부식방지제로서 계면활성제를 들 수 있다. 제1 부식방지제 및 제2 부식방지제는 단독 또는 혼합하여 사용할 수 있다. 또한, 제1 부식방지제로 사용할 수 있는 알칸술폰산계 화합물, 카르복시산계 화합물 및 알콜계 화합물은 단독 또는 혼합하여 사용할 수 있다.
제1 부식방지제는 분자 내에 비공유 전자쌍을 가지고 있어 상기 도전막 패턴의 표면에 착화합물을 형성하여 상기 도전막 패턴의 부식을 억제하는 역할을 한다. 또한, 제1 부식방지제는 pH 조절제로서의 역할을 수행한다. 본 발명에 따른 반도체 기판용 세정액 조성물에 포함된 유기성 불화 암모늄 수용액은 8 내지 12의 pH 범위를 갖는다. 여기에 제1 부식방지제가 첨가될 경우, 유기성 불화 암모늄 수용액의 pH를 적절히 낮춤으로써 상기 도전막 패턴의 부식을 방지한다. 더욱이, 제1 부식방지제는 pH를 조절함으로써 입자 표면의 제타 전위를 조절하여 입자를 제거하는데 기여한다.
제1 부식방지제의 함량이 0.1중량% 미만이면, 상기 도전막 패턴이 부식될 우려가 있다. 제1 부식방지제의 함량이 5중량% 초과하면, 상기 도전막 패턴의 부식 방지 효과가 더 이상 증가하지 않고 오히려 상기 제1 부식방지제가 상기 도전성 패턴 상에 잔류하여 반도체 장치의 신뢰성을 저하시킬 우려가 있다. 따라서 본 발명의 일 실시예에 따른 세정액 조성물에 포함된 제1 부식방지제의 함량은 0.1 내지 5중량%, 바람직하게는 0.5 내지 3중량%이다.
제1 부식방지제로 사용할 수 있는 알칸술폰산계 화합물의 예로는 메탄술폰산(methanesulfonic acid), 에탄술폰산(ethanesulfonic acid), 프로판술폰산(propanesulfonic acid), 부탄술폰산(butanesulfonic acid) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
제1 부식방지제로 사용할 수 있는 카르복시산계 화합물의 예로는 아세트산(acetic acid), 프로피온산(propionic acid), 부티르산(butyric acid), 옥살산(oxalic acid), 말론산(malonic acid), 말레산(maleic acid), 숙신산(succinic acid), 글루타르산(glutaric acid), 아디프산(adipic acid), 프탈산(phthalic acid), 푸말산(fumaric acid) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
제1 부식방지제로 사용할 수 있는 알콜계 화합물의 예로는 1,3-프로판디올(1,3-propanediol), 1,2-부탄디올(1,2-butanediol), 1,3-부탄디올(1,3-butanediol), 2,3-부탄디올(2,3-butanediol), 1,4-부탄디올(1,4-buthanediol), 카테콜(catechol) 등을 들 수 있다. 이들은 단독 또는 혼합하여 사용할 수 있다.
제2 부식방지제는 상기 도전막 패턴의 표면에 흡착하여 부식방지막을 형성함으로써 상기 도전막 패턴이 부식되는 것을 방지한다. 또한, 입자 표면의 제타 전위를 조절하여 상기 입자를 용이하게 제거하는데 기여한다.
제2 부식방지제의 함량이 0.0001중량% 미만이면, 상기 도전막 패턴이 부식될 우려가 있다. 제2 부식방지제의 함량이 10중량% 초과하면, 상기 도전막 패턴의 부식 방지 효과가 더 이상 증가하지 않고 오히려 제2 부식방지제가 상기 도전성 패턴 상에 잔류하여 반도체 장치의 신뢰성을 저하시킬 우려가 있다. 따라서 본 발명의 일 실시예에 따른 반도체 기판용 세정액 조성물에 포함된 제2 부식방지제의 함량은 0.0001 내지 10중량%, 바람직하게는 0.0002 내지 1중량%이다.
제2 부식방지제로 사용할 수 있는 계면활성제는 비이온성 계면활성제를 포함한다. 비이온성 계면활성제의 예로는 NCW-1002 (일본 WAKO사의 상품명), 폴리에틸렌글리콜 및 폴리프로필렌글리콜의 블록 공중합체를 들 수 있다. 폴리에틸렌글리콜 및 폴리프로필렌글리콜의 블록 공중합체의 예로는 Synperonic PE/F68, Synperonic PE/L61, Synperonic PE/L64(이상 독일 FLUKA사의 상품명) 등을 들 수 있다.
본 발명의 일 실시예에 따른 세정액 조성물은 수산화 알킬암모늄 화합물 0.1 내지 5중량%, 불소 화합물 0.01 내지 2중량%, 완충제 0.1 내지 5중량%, 제1 부식방지제 0.1 내지 5 중량% 및 여분의 순수를 포함한다. 제1 부식방지제는 알칸술폰산계 화합물, 카르복시산계 화합물 및 알콜계 화합물을 포함한다. 이들은 단독 또는 혼합하여 사용할 수 있다. 이 경우, 본 발명에 따른 세정액 조성물에서 사용할 수 있는 수산화 알킬암모늄 화합물, 불소 화합물, 완충제, 제1 부식방지제 및 순수에 대한 설명은 상술한 바와 같고 구체적인 설명은 생략한다.
본 발명의 다른 실시예에 따른 세정액 조성물은 수산화 알킬암모늄 화합물 0.1 내지 5중량%, 불소 화합물 0.01 내지 2중량%, 완충제 0.1 내지 5중량%, 제2 부식방지제 0.0001 내지 10중량% 및 여분의 순수를 포함한다. 제2 부식방지제는 계면활성제를 포함한다. 이 경우, 수산화 알킬암모늄 화합물, 불소 화합물, 완충제, 제2 부식방지제 및 순수에 대한 설명은 상술한 바와 같고 구체적인 설명은 생략한다.
본 발명의 또 다른 실시예에 따른 세정액 조성물은 수산화 알킬암모늄 화합물 0.1 내지 5중량%, 불소 화합물 0.01 내지 2중량%, 완충제 0.1 내지 5중량%, 제1 부식방지제 0.1 내지 5 중량%, 제2 부식방지제 0.0001 내지 10중량% 및 여분의 순수를 포함한다. 제1 부식방지제는 알칸술폰산계 화합물, 카르복시산계 화합물 및 알콜계 화합물을 포함한다. 이들은 단독 또는 혼합하여 사용할 수 있다. 제2 부식방지제는 계면활성제를 포함한다. 이 경우, 수산화 알킬암모늄 화합물, 불소 화합물, 완충제, 제1 부식방지제, 제2 부식방지제 및 순수에 대한 설명은 상술한 바와 같고 구체적인 설명은 생략한다.
본 발명에 따른 상기 세정액 조성물의 pH 범위는 4 내지 11에서 우수한 세정 효과를 얻을 수 있다. 상기 세정액 조성물의 pH가 4 미만이면, 입자 오염을 방지하기 어렵다. 상기 세정액 조성물의 pH가 11을 초과하면, 알루미늄이나 텅스텐과 같은 금속을 포함하는 도전성 구조물이 손상될 우려가 있다. 따라서 본 발명의 일 실시예에 따른 세정액 조성물의 pH는 4 내지 11이다.
본 발명의 일 실시예에 따라 세정액 조성물이 제1 부식방지제로 알칸술폰산계 화합물 또는 카르복시산계 화합물을 포함하는 경우, 세정액 조성물의 pH는 4 내지 8, 바람직하게는 4.5 내지 6이다. 본 발명의 다른 실시예에 따라 세정액 조성물이 제1 부식방지제로 알콜계 화합물을 포함하는 경우, 세정액 조성물의 pH는 8 내지 11이다.
반도체 기판용 세정액 조성물의 제조 방법
본 발명에 따른 세정액 조성물의 제조 방법에 있어서, 세정액 조성물의 총 중량에 대하여 수산화 알킬암모늄 화합물 0.1 내지 5중량%, 불소 화합물 0.01 내지 2중량% 및 순수 73 내지 99.7899중량%를 혼합하여 유기성 불화 암모늄 수용액을 제조한다. 상기 유기성 불화 암모늄 수용액 80 내지 99.8999중량%에 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 첨가하여 세정액 조성물을 제조한다. 본 발명에 따른 세정액 조성물에서 사용할 수 있는 수산화 알킬암모늄 화합물, 불소 화합물, 순수, 완충제 및 부식방지제에 대한 설명은 상술한 바와 같고 구체적인 설명은 생략한다.
상기 유기성 불화 암모늄 수용액 및 상기 세정액 조성물은 교반기나 순환 장치에서 충분히 혼합하여 제조할 수 있다. 상기 유기성 불화 암모늄 수용액의 pH는 8 내지 12이고 제조된 상기 세정액 조성물의 pH는 4 내지 11이다.
본 발명의 일 실시예에 따른 세정액 조성물의 제조 방법에 있어서, 부식방지제로 제1 부식방지제 및 제2 부식방지제를 포함하는 경우, 상술한 바와 같이 제조한 유기성 불화 암모늄 수용액에 제2 부식방지제를 첨가하여 안정화시키고, 완충제 및 제1 부식방지제를 첨가하여 세정액 조성물을 제조한다. 본 발명에서 사용할 수 있는 제1 부식방지제 및 제2 부식방지제의 예는 상술한 바와 같고 구체적인 설명은 생략한다.
예를 들어, 세정액 조성물이 제1 부식방지제로 알칸술폰산계 화합물 또는 카르복시산계 화합물을 포함하는 경우, 유기성 불화 암모늄 수용액에 제2 부식방지제를 첨가하여 안정화시키고, 제1 부식방지제 및 완충제를 첨가하여 세정액 조성물의 pH가 4 내지 8로, 바람직하게는 4.5 내지 6으로 조절한다. 세정액 조성물이 제1 부식방지제로 알콜계 화합물을 포함하는 경우, 유기성 불화 암모늄 수용액에 제2 부식방지제를 첨가하여 안정화시키고, 제1 부식방지제 및 완충제를 첨가하여 세정액 조성물의 pH가 8 내지 11로 조절한다.
본 발명의 다른 실시예에 따르면, 부식방지제로 제1 부식방지제만을 포함하는 세정액 조성물의 제조 방법에 있어서, 상술한 바와 같이 제조한 유기성 불화 암모늄 수용액에 완충제 및 제1 부식방지제를 첨가하여 세정액 조성물을 제조한다. 상기 세정액 조성물의 pH 범위는 부식방지제로 제1 부식방지제 및 제2 부식방지제를 포함하는 경우와 동일하게 되도록 조절한다.
본 발명의 또 다른 실시예에 따라 부식방지제로 제2 부식방지제만을 포함하는 세정액 조성물의 제조 방법에 있어서, 상술한 바와 같이 제조한 유기성 불화 암모늄 수용액에 제2 부식방지제를 첨가하여 안정화시키고, 완충제를 첨가하여 세정액 조성물을 제조한다. 상기 세정액 조성물의 pH 범위는 4 내지 11이 되도록 조절한다.
반도체 기판의 세정 방법
도 1은 본 발명에 따른 반도체 기판용 세정액 조성물을 사용하여 도전성 구조물을 포함하는 반도체 기판을 세정하는 방법을 나타내는 흐름도이다.
도 1을 참조하면, 도전성 구조물 표면에 잔류하는 폴리머를 세정하기 위하여 본 발명에 따른 유기성 불화 암모늄 수용액, 완충제 및 부식방지제를 포함하는 세 정액 조성물을 제조한다(단계 S110).
본 발명에 따른 세정액 조성물은 유기성 불화 암모늄 수용액 80 내지 99.8999중량%, 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 포함한다. 상기 세정액 조성물 및 상기 세정액 조성물의 제조 방법에 대한 설명은 상술한 바와 동일하다.
도전성 구조물 상에 잔류하는 폴리머들을 제거하기 위해 본 발명에 따른 세정액 조성물을 상기 도전성 구조물이 형성된 반도체 기판 상에 제공함으로써 유기성 불화 암모늄 수용액이 폴리머와 반응하여 상기 폴리머를 제거하고, 부식방지제는 상기 폴리머가 제거되어 노출된 부위의 도전막 패턴 상에 부식방지막을 형성한다(단계 S120).
반도체 기판 상에 형성된 상기 도전성 구조물의 예로는 도전막 패턴을 포함하는 게이트 전극, 비트 라인 전극, 금속 배선, 패드, 콘택 등을 들 수 있다. 상기 도전막 패턴은 금속, 도전성 금속 질화물, 금속 실리사이드, 도핑된 폴리실리콘 등의 도전성 물질을 사용하여 형성된다. 상기 금속의 예로는 텅스텐, 티타늄, 알루미늄, 코발트, 구리 또는 탄탈륨 등을 들 수 있다. 상기 도전성 금속 질화물의 예로는 티타늄 알루미늄 질화물, 알루미늄 질화물, 티타늄 질화물, 티타늄 실리콘 질화물, 탄탈륨 질화물, 탄탈륨 실리콘 질화물 또는 텅스텐 질화물 등을 들 수 있다. 상기 금속 실리사이드의 예로는 텅스텐 실리사이드, 티타늄 실리사이드 또는 코발드 실리사이드 등을 들 수 있다.
본 발명에 따른 세정액 조성물을 반도체 기판에 제공하는 단계는 배치 타입 (batch type)의 세정 장치 또는 싱글 타입(single type)의 세정 장치에서 수행한다.
예를 들어, 상기 도전성 구조물 표면에 잔류하는 상기 폴리머를 효율적으로 제거하기 위하여, 상기 세정액 조성물을 제공하는 단계는 스핀 스프레이(spin spray) 방식, 스핀(spin)방식, 딥핑(dipping)방식, 초음파를 이용한 스핀 방식 또는 초음파를 이용한 딥핑 방식의 세정 장치를 사용하여 수행할 수 있다.
상기 반도체 기판에 제공되는 상기 세정액 조성물의 온도가 10℃ 미만이면, 상기 폴리머를 제거하는데 필요한 시간이 지나치게 길어질 수 있다. 상기 세정액 조성물의 온도가 50℃를 초과하면, 상기 폴리머들을 빠른 시간 내에 제거할 수 있으나 상기 도전성 구조물 내의 도전막 패턴이나 산화막 패턴이 손상되지 않도록 컨트롤하기가 매우 어려울 수 있다. 따라서 상기 반도체 기판 상에 제공되는 상기 세정액 조성물의 온도는 10 내지 50℃의 범위인 것이 바람직하다.
상기 반도체 기판 상에 상기 세정액 조성물을 제공하는 시간은 상기 세정액 조성물의 온도에 따라 조절한다. 예를 들어, 상기 세정액 조성물의 온도가 상온인 경우, 상기 세정액 조성물의 제공 시간은 5 내지 20분인 것이 바람직하다. 입자의 제거 효율 면에서 상기 세정액 조성물의 제공 시간은 8 내지 12분인 것이 보다 바람직하다.
상기 반도체 기판을 린스하여 상기 도전성 구조물 상에 잔류하는 폴리머, 입자, 부식방지막 및 세정액 조성물을 제거한다(단계 S130). 상기 반도체 기판을 린스하는 단계는 순수를 사용하여 수행한다.
상기 도전성 구조물 표면에 잔류하는 폴리머는 상기 세정액 조성물에 의해 용해되어 상기 도전성 구조물로부터 제거되거나, 흡착력이 감소된 상태를 갖는다. 상기 반도체 기판을 린스하면, 기판에 남아있는 폴리머의 대부분이 제거될 뿐만 아니라 기판에 잔류하는 부식방지막 및 세정액 조성물도 함께 제거된다.
상기 반도체 기판을 건조하여 상기 반도체 기판 상에 잔류하는 순수를 제거한다(S140).
이와 같이, 본 발명의 세정액 조성물을 이용하여 상기 반도체 기판을 세정함으로써 상기 도전성 구조물에 잔류하는 폴리머를 효과적으로 제거하면서 도전막 패턴 및 산화막 패턴의 손상이 방지된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 따라 도전막 패턴의 손상을 최소화하고, 우수한 폴리머 제거 효과를 갖는 반도체 기판용 세정액 조성물을 사용하여 반도체 장치를 제조하는 방법에 대하여 상세하게 설명한다.
반도체 장치의 제조 방법
도 2 내지 5는 본 발명의 일 실시예에 따라 세정액 조성물을 이용하여 반도체 장치의 워드 라인을 형성하는 방법을 설명하기 위한 단면도이다.
도 2는 기판(100)에 소자 분리막(102), 산화막(104), 도전막(106) 및 마스크막(108)을 형성하는 단계를 설명하기 위한 단면도이다.
도 2에 도시된 바와 같이, 소자분리막(102)이 형성된 기판(100) 상에 산화막(104), 도전막(106), 마스크막(108)을 순차적으로 형성한다.
소자 분리막(102)은 기판(100)의 상부에 형성되어 액티브 영역 및 필드 영역을 정의한다. 상기 기판으로는 실리콘 기판 또는 SOI(Silicon-On-Insulator) 기판을 사용한다. 예를 들어, 소자분리막(102)은 STI(Shallow Trench Isolation) 공정을 이용하여 형성한다.
산화막(104)은 기판(100) 상에 형성된다. 산화막(104)은 열산화 공정 또는 플라즈마 산화 공정과 같은 산화 공정으로 형성한다. 예를 들어, 산화막(104)은 급속 열산화(rapid thermal oxidation) 공정 또는 퍼니스 열산화(furnace thermal oxidation) 공정을 사용하여 형성한다.
도전막(106)은 산화막(104) 상에 형성된다. 도전막(106)은 금속, 금속 질화물, 도핑된 폴리실리콘 또는 금속 실리사이드 등의 도전성 물질을 사용하여 형성한다. 예를 들어, 도전막(106)은 스퍼터링 공정, 원자층 적층 공정 또는 화학 기상 증착 공정을 이용하여 형성된다.
마스크막(108)은 도전막(106) 상에 형성된다. 마스크막(108)은 후속하여 형성될 층간절연막에 대하여 식각 선택비를 갖는 물질을 사용하여 형성한다. 예를 들어, 상기 층간절연막이 산화물인 경우 마스크막(108)은 실리콘 질화물과 같은 질화물을 사용하여 형성한다.
도 3은 식각 공정을 수행하여 게이트 전극을 형성하는 단계를 설명하기 위한 단면도이다.
도 3에 도시된 바와 같이, 건식 식각 공정을 수행하여 산화막 패턴(114), 도전막 패턴(116) 및 마스크막 패턴(118)을 포함하는 게이트 구조물(120)을 형성한 다. 게이트 구조물(120)은 반도체 장치의 워드 라인에 해당한다.
포토레지스트 패턴(도시되지 않음)이 마스크막(108) 상에 형성된다. 상기 포토레지스트 패턴을 식각 마스크로 이용하여 마스크막(108), 도전막(106), 산화막(104)을 순차적으로 건식 식각하여 게이트 구조물(120)을 형성한다. 건식 식각 공정을 통하여, 마스크막(108)은 마스크막 패턴(118)으로 형성되고, 도전막(106)은 도전막 패턴(116)으로 형성되며, 산화막(104)은 산화막 패턴(114)으로 형성된다.
건식 식각공정으로 형성된 게이트 구조물(120)이 형성된 기판(100) 상에는 다량의 폴리머(P)가 잔류한다. 상기 폴리머(P)는 게이트 구조물(120)을 형성할 때 발생되는 식각 잔류물로서 건식 식각가스의 잔류물, 포토레지스트 패턴의 유기성 잔류물, 도전막의 금속성 잔류물 및 산화막의 산화성 잔류물들을 포함한다. 즉, 상기 폴리머(P)는 유기성 폴리머, 금속성 폴리머 또는 유기성 폴리머 등을 포함한다.
상기 폴리머(P)는 게이트 구조물(120)의 표면에 잔류하여 반도체 장치의 전기적 저항을 증가시키거나 게이트 구조물들 사이 즉, 워드 라인과 워드 라인사이의 전기적 쇼트를 초래하기 때문에 실질적인 제거가 요구된다.
도 4는 본 발명에 따른 세정액 조성물을 사용하여 게이트 구조물(120) 상에 잔류하는 폴리머(P)를 제거하는 단계를 설명하기 위한 단면도이다.
도 4에 도시된 바와 같이, 세정 공정을 수행하여 게이트 구조물(120)이 형성된 기판(100) 상에 흡착되어 있는 폴리머(P)를 도전막 패턴(116) 및 산화막 패턴(114)의 손상 없이 제거한다. 이하, 폴리머(P)를 제거하는 세정 공정을 구체적으로 설명한다.
상기 폴리머(P)를 제거하기 위해, 유기성 불화 암모늄 수용액 80 내지 99.8999중량%, 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 포함하는 세정액 조성물을 게이트 구조물(120)이 형성된 기판(100) 상에 제공한다. 상기 세정액 조성물 및 상기 세정액 조성물의 제조 방법에 대한 설명은 상술한 바와 동일하다.
상기 세정액 조성물을 이용하여 게이트 구조물(120)이 형성된 기판(100)을 세정하여 도전막 패턴(116) 및 산화막 패턴(114)의 손상 없이 게이트 구조물(120) 및 기판(100)에 흡착되어 있는 폴리머(P)들을 제거한다. 세정 공정은 배치 타입(batch type)의 세정 장치 또는 싱글 타입(single type)의 세정 장치에서 수행한다.
본 발명의 일 실시예에 따르면, 싱글 타입 세정장치에 기판(100)을 도입한다. 이어서 10 내지 50℃의 온도의 상기 세정액 조성물을 기판 상에 제공한다. 이 경우, 기판(100)을 회전시키면서 또는 정지한 상태에서 반도체 기판 세정용 조성물을 기판(100)과 접촉시킬 수 있다. 상기 세정장치에서 상기 폴리머(P)가 흡착되어 있는 기판(100)과 상기 세정액 조성물을 5 내지 20분 동안, 바람직하게는 8 내지 12분 동안 접촉시켜 게이트 구조물(120) 및 기판(100) 상에 흡착되어 있는 폴리머(P)를 제거한다.
이 경우, 상기 폴리머(P)는 상기 세정액 조성물에 포함되어 있는 유기성 불화 암모늄 수용액에 의해 제거된다. 또한, 부식방지제는 도전막 패턴(116)에 흡착하여 부식방지막을 형성하여 도전막 패턴(116)의 부식을 방지한다. 폴리머(P)가 제 거되어 노출된 부위의 도전막 패턴(116) 상에 추가적인 부식방지막을 형성하여 도전막 패턴(116)의 부식을 방지한다.
이어서, 기판(100)에 탈이온수를 이용한 린스 공정을 수행하여 폴리머, 입자, 부식방지막 및 세정액 조성물을 제거한다. 이 때, 상기 세정 공정이 수행된 기판의 폴리머(P)는 세정액에 의해 용해되어 기판으로부터 제거되거나, 게이트 구조물(120)로부터 흡착력이 감소된 상태를 갖기 때문에, 린스 공정을 수행하면 기판에 남아있는 폴리머(P)는 대부분 제거된다. 이어서, 건조 공정을 수행하여 상기 폴리머(P)가 제거된 기판(100)에 존재하는 탈이온수를 제거한다.
도 5는 게이트 구조물(120)의 측벽에 스페이서(122)를 형성하는 단계를 설명하는 단면도이다.
도 5에 도시된 바와 같이, 폴리머가 제거된 게이트 구조물(120)들이 형성된 기판(100) 상에 절연막을 형성한 후, 상기 절연막을 이방성 식각하여 각 게이트 구조물(120)들의 측벽에 스페이서(122)를 형성한다. 이에 따라, 반도체 기판(100)의 액티브 영역에 형성된 게이트 구조물 즉, 워드 라인들은 스페이서(122)에 의하여 인접하는 워드 라인과 서로 전기적으로 분리된다.
도 6 내지 도 13은 본 발명의 일 실시예에 따라 세정액 조성물을 이용하여 반도체 장치의 비트 라인을 형성하는 방법을 나타내는 단면도들이다.
도 6에 도시된 바와 같이, 도 5의 워드 라인(도시하지 않음)을 포함하는 트랜지스터(도시하지 않음)가 형성된 기판(100) 상에 층간절연막(130) 및 제1 포토레지스트 패턴(132)을 형성한다.
상기 트랜지스터는 도 8에서 도시된 워드 라인들을 이온주입 마스크로 이용하여 워드 라인들 사이로 노출되는 기판(100)의 표면에 불순물을 주입한 후 열처리 공정을 수행하여 소오스/드레인(124)을 형성함으로서 형성된다.
층간절연막(130)은 상기 트랜지스터가 형성된 기판(100) 상에 형성된다. 예를 들어, 층간절연막(130)은 BPSG, PSG, USG, SOG, FOX, PE-TEOS 또는 HDP-CVD 산화물 등과 같은 산화물을 사용하여 형성된다.
제1 포토레지스트 패턴(132)은 층간절연막(130)상에 형성된다. 제1 포토레지스트 패턴(132)은 소오스/드레인(124)의 콘택 영역을 정의하기 위한 개구부를 갖는다.
도 7은 층간절연막(130)에 콘택홀(134)을 형성하는 단계를 설명하기 위한 단면도이다.
도 7에 도시된 바와 같이, 층간절연막(130)을 부분적으로 식각하여 기판(100)의 소오스/드레인(124)을 노출시키는 콘택홀(134)을 형성한다. 콘택홀(134)은 제1 포토레지스트 패턴(132)에 노출된 층간절연막(130)을 이방성 식각하여 형성된다. 제1 포토레지스트 패턴(132)은 애싱 및/또는 스트립 공정을 수행하여 제거한다.
도 8은 콘택홀(134)이 형성된 층간절연막(130) 상에 배리어막(136)을 형성하는 단계를 설명하기 위한 단면도이다.
도 8에 도시된 바와 같이, 배리어막(136)은 콘택홀(134)이 형성된 층간절연막(130) 상에 형성된다. 후속하여 콘택홀(134)을 채우는 패드를 형성할 경우, 배리 어막(136)은 패드를 구성하는 도전성 물질이 층간절연막(130)으로 침투하는 것을 방지하는 역할을 수행한다. 예를 들어, 배리어막(136)은 티타늄, 티타늄 질화물 등을 사용하여 형성된다.
도 9는 콘택홀(134)을 채우는 패드(138)를 형성하는 단계를 설명하기 위한 단면도이다.
도 9에 도시된 바와 같이, 배리어막(136) 상에 콘택홀(134)을 채우는 패드(138)를 형성한다. 패드(138)는 소오스/드레인(124)에 접촉하여 전기적으로 연결된다. 패드는 텅스텐 또는 알루미늄과 같은 도전성 물질을 사용하여 형성된다.
도 10은 도전막(140), 마스크막(142) 및 제2 포토레지스트 패턴(144)을 형성하는 단계를 설명하기 위한 단면도이다.
도 10에 도시된 바와 같이, 배리어막(136) 및 패드(138) 상에 도전막(140), 마스크막(142) 및 제2 포토레지스트 패턴(144)을 순차적으로 형성한다.
도전막(140)은 금속 또는 도전성 금속 질화물 등을 사용하여 형성된다. 예를 들어, 도전막(140)은 텅스텐을 사용하여 형성한다. 마스크막(142)은 실리콘 질화물과 같은 질화물을 사용하여 형성된다. 제2 포토레지스트 패턴(144)은 비트 라인의 레이아웃을 정의하기 위한 식각 마스크이다.
도 11은 식각 공정을 통하여 비트라인 전극(154)을 형성하는 단계를 설명하기 위한 단면도이다.
도 11에 도시된 바와 같이, 식각공정을 수행하여 도전막 패턴(150) 및 마스크막 패턴(152)을 포함하는 비트라인 전극(154)을 형성한다. 비트라인 전극(154)은 패드(138)에 접촉하여 전기적으로 연결된다. 비트라인 전극(154) 표면에는 식각잔류물인 폴리머가(P) 남아 있다.
비트라인 전극(154)은 제2 포토레지스트 패턴(144)을 식각마스크로 사용하여 마스크막(142), 도전막(140) 및 배리어막(136)을 순차적으로 건식 식각하여 형성된다. 제2 포토레지스트 패턴(144)은 애싱 및/또는 스트립 공정을 수행하여 제거한다.
상기 건식 식각공정으로 형성된 비트라인 전극(150)의 표면 및 층간절연막(130) 상에는 다량의 폴리머(P)가 존재한다. 상기 폴리머(P)는 산화성 폴리머, 유기성 폴리머 및 금속성 폴리머를 포함한다. 상기 폴리머(Polymer)는 비트라인 전극(150) 표면에 잔류하여 반도체 장치의 전기적 저항을 증가시키거나 이후 비트 라인과 이웃하는 비트 라인 간의 전기적 쇼트를 초래하기 때문에 실질적으로 제거하는 것이 바람직하다.
도 12는 본 발명에 따른 세정액 조성물을 이용하여 비트라인 전극(154) 상에 잔류하는 폴리머(P)를 제거하는 단계를 설명하기 위한 단면도이다.
도 12에 도시된 바와 같이, 본 발명에 따른 세정액 조성물을 이용하여 세정 공정을 수행함으로써 비트라인 전극(154)에 흡착되어 있는 폴리머(P)를 도전막 패턴(150) 및 층간절연막(130)의 손상 없이 제거한다.
상기 폴리머(P)를 제거하기 위해, 유기성 불화 암모늄 수용액 80 내지 99.8999중량%, 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 포함하는 세정액 조성물을 비트라인 전극(154)이 형성된 기판 상에 제공한다. 상기 세 정액 조성물 및 상기 세정액 조성물의 제조 방법에 대한 설명은 상술한 바와 동일하다.
상기 세정액 조성물을 이용하여 비트라인 전극(154)이 형성된 기판(100)을 세정하여 상기 폴리머(P)를 제거한다. 세정 공정은 배치 타입(batch type)의 세정 장치 또는 싱글 타입(single type)의 세정 장치에서 수행한다. 세정 방법에 대한 구체적인 설명은 도 4를 참조하여 설명한 세정 방법과 실질적으로 동일하다.
도 13은 비트라인 스페이서(156)를 형성하는 단계를 설명하기 위한 단면도이다.
도 13을 참조하면, 비트라인 전극(154)의 측벽에 비트라인 스페이서(156)를 형성한다. 비트라인 스페이서(156)는 실리콘 질화물과 같은 질화물을 이용하여 형성된다. 예를 들어, 비트라인 스페이서(156)는 실리콘 질화막을 형성한 후 에치백 공정을 수행하여 형성한다. 비트 라인은 비트라인 전극(154) 및 비트라인 스페이서(156)를 포함한다. 상기 비트 라인은 폴리머가 존재하지 않고, 손상되지 않는 도전막 패턴을 포함하고 있어 반도체 장치의 전기적 특성이 보다 향상된다.
상술한 바와 같이 본 발명에 따른 반도체 기판용 세정액 조성물을 사용하여 반도체 장치의 워드 라인 및 비트 라인을 제조할 수 있을 뿐만 아니라, 금속배선, 패드, 플러그, 콘택 등을 포함하는 반도체 장치를 제조할 수 있다.
이하, 실시예 및 비교예를 통하여 본 발명을 더욱 상세하게 설명한다. 그러나 하기 실시예는 본 발명을 예시하기 위한 것으로서 본 발명은 하기 실시예에 의하여 한정되지 않고 다양하게 수정 및 변경될 수 있다.
반도체 기판용 세정액 조성물 제조
<실시예 1>
세정액 조성물 총 중량에 대하여, 수산화 테트라메틸암모늄 1중량%, 불화수소 0.1중량%, 완충제 1.2중량%, 부식방지제 0.001중량% 및 여분의 순수를 사용하여 세정액 조성물을 제조하였다. 완충제로는 질산암모늄을 사용하였다. 부식방지제로는 제2 부식방지제인 계면활성제를 사용하였다. 계면활성제로는 비이온성 계면활성제인 NCW-1002(일본 와코사의 상품명)를 사용하였다. 수산화 테트라메틸암모늄, 불화수소 및 순수를 혼합하여 유기성 불화 암모늄 수용액을 제조하였다. 상기 유기성 불화 암모늄 수용액에 완충제 및 부식방지제를 첨가하여 상기 세정액 조성물을 제조하였다. 제조된 세정액 조성물의 pH는 10.5로 확인되었다.
<실시예 2 내지 7>
불화수소의 함량, 부식방지제의 종류 및 함량을 제외하고 상술한 실시예 1과 실질적으로 동일한 방법으로 세정액 조성물을 제조하였다. 각 실시예에 따른 부식방지제의 종류, 각 성분의 함량 및 제조된 세정액 조성물의 pH는 하기 표1에 나타난 바와 같다.
<비교예 1 내지 5>
상술한 실시예 1과 실질적으로 동일한 방법으로 세정액 조성물을 제조하되, 불화수소, 완충제 및 부식방지제의 유무 및 함량을 달리하여 반도체 기판용 세정액 조성물을 제조하였다. 각 비교예에 다른 각 성분의 함량 및 제조된 세정액 조성물 의 pH는 하기 표1에 나타난 바와 같다.
<비교예 6>
수산화암모늄, 과산화수소 및 탈이온수를 포함하는 SC-1 용액을 세정액 조성물로 마련하였다.
구분 유기성 불화 암모늄 완충제 부식방지제 pH
수산화 메틸암모늄 불화수소 질산암모늄 제1 부식방지제 제2 부식방지제
실시예 1 1 0.1 1.2 - 계면활성제 0.001 10.5
실시예 2 1 0.2 1.2 - 계면활성제 0.001 5.0
실시예 3 1 0.1 1.2 에탄술폰산 1.2 - 5.0
실시예 4 1 0.1 1.2 에탄술폰산 1.2 계면활성제 0.001 5.0
실시예 5 1 0.4 1.2 에탄술폰산 0.95 계면활성제 0.001 5.0
실시예 6 1 0.1 1.2 아세트산 0.9 계면활성제 0.001 5.0
실시예 7 1 0.1 1.2 1,4-부탄디올 2.5 계면활성제 0.001 10.0
비교예 1 1 - - - - >13
비교예 2 1 - 2 - 0.001 10.5
비교예 3 1 0.3 - - 0.001 10.5
비교예 4 1 0.1 1.2 - - 10.5
비교예 5 1 0.5 - - 0.001 5.0
(단위 : 중량%)
입자 제거율 평가
상기 실시예 1 내지 5 및 비교예 1, 3 및 5에서 제조한 각각의 세정액 조성물에 대하여 입자의 제거율을 평가하였다. 입자의 제거율을 평가하기 위하여 배어 실리콘 기판(bare Si wafer)에 1000Å 정도 두께의 열산화막을 형성하였다. 탈이온수에 실리콘 분말이나 PSL 입자를 100ppb의 농도로 분산시켜 입자가 분산된 용액을 준비하였다. 상기 열산화막이 형성된 실리콘 기판을 상기 입자가 분산된 용액에 담근 후 건조시켜 입자에 의해 오염된 기판을 마련하였다.
상기 입자에 의해 오염된 기판에 대하여 입자 계측장비를 이용하여 입자에 의한 오염도를 측정하였다. 구체적으로, KLA-Tencor사(일본)의 SP1을 이용하여 입자 직경 0.065㎛를 초과하는 입자의 개수를 측정하였다.
상기 입자에 의해 오염된 기판을 상기 실시예 1 내지 5 및 비교예 1, 3 및 5에서 제조한 각각의 세정액 조성물에 상온에서 10분 동안 담근 후, 탈이온수로 린스하고 건조시켰다. 세정된 기판에 대하여 상기 입자 계측장비를 이용하여 입자에 의한 오염도를 측정하였다. 세정 전의 기판 상의 입자의 개수와 세정 후의 기판 상의 입자의 개수로부터 입자의 제거율을 얻었다. 결과를 하기 표 2에 나타낸다.
구분 입자 제거율(%)
실시예 1 60
실시예 2 43
실시예 3 50
실시예 4 61
실시예 5 60
비교예 1 0
비교예 3 54
비교예 5 15
표 2를 참조하면, 완충제, 부식방지제를 포함하지 않은 비교예 1에 따른 세정액 조성물은 입자를 거의 제거하지 못함을 확인할 수 있다. 또한, 본 발명에 따른 실시예 1 내지 5의 세정액 조성물은 부식방지제의 종류에 따라 정도의 차이는 있으나 우수한 입자 제거 능력을 갖고 있음을 확인할 수 있다.
한편, 완충제가 첨가되어 있지 않은 비교예 3 및 비교예 5에 따른 세정액 조성물에 비하여, 완충제가 첨가되어 있는 실시예 1 및 실시예 2의 세정액 조성물이 더 높은 입자 제거율을 갖는 것을 확인할 수 있다. 비교예 3과 실시예 1을 비교하면, 각 세정액 조성물의 pH는 10.5로 동일하지만, 완충제를 포함하고 있지 않은 비교예 3의 세정액 조성물에 비하여 완충제를 포함하고 있는 실시예 1의 세정액 조성물이 입자 제거율 면에서 우수한 것을 확인할 수 있다. 또한, 비교예 5와 실시예 2를 비교하면, 각 세정액 조성물의 pH는 5.0으로 동일하지만, 완충제를 포함하고 있지 않은 비교예 5의 세정액 조성물에 비하여 완충제를 포함하고 있는 실시예 2의 세정액 조성물이 입자 제거율 면에서 우수하다. 따라서 본 발명에 세정액 조성물은 완충제를 포함하고 있어, 비교적 넓은 pH 범위에 대하여 우수한 입자를 제거율을 갖는 것을 확인할 수 있다.
완충제의 유무에 따른 입자의 제거율을 평가하기 위하여 상기 입자가 분산된 용액에 배어 실리콘 기판을 담근 후 건조시켰다. 입자에 의해 오염된 기판을 실시예 1 및 비교예 3에 따른 세정액 조성물에 상온에서 10분 동안 담근 후, 탈이온수로 린스하고 건조시켰다. 상기 세정된 기판에 대하여 입자 계측장비로 입자의 오염도를 평가하였다.
도 14는 비교예 3에 따른 세정액 조성물로 세정한 기판에 대하여 입자 계측 장비로 측정한 사진이고, 도 15는 실시예 1에 따른 세정액 조성물로 세정한 기판에 대하여 입자 계측 장비로 측정한 사진이다. 입자 계측 장비로는 KLA-Tencor사(일본)의 SP1을 사용하였다.
도 14 및 도 15를 참조하면, 완충제를 포함하지 않은 비교예 3에 따른 세정액 조성물에 비하여 완충제를 포함하는 실시예 1에 따른 세정액 조성물의 입자 제거율이 현저히 뛰어남을 시각적으로 확인할 수 있다. 이로써 본 발명에 따른 세정액 조성물은 완충제를 포함함으로써, 세정 공정에서 입자 표면의 제타 전위를 조절하여 입자가 도전성 구조물에 역흡착되는 것을 억제한다. 따라서 입자에 의한 역오염을 방지하고 반도체 장치의 신뢰성을 향상시킬 수 있다.
알루미늄막 패턴의 손상 여부 평가
상기 실시예 1 내지 5 및 비교예 1 내지 5에서 제조한 각각의 세정액 조성물에 의하여 알루미늄막 패턴이 손상되는지 유무를 평가하였다.
알루미늄막 패턴의 손상 여부를 평가하기 위하여, 실리콘 기판 상에 제1 티타늄/티타늄 질화막을 1000Å의 두께로 형성하고, 상기 제1 티타늄/티타늄 질화막 상에 알루미늄막을 3000Å의 두께로 형성하고, 상기 알루미늄막 상에 제2 티타늄/티타늄 질화막을 1000Å의 두께로 형성하였다. 건식 식각 공정을 수행하여 제1 티타늄/티타늄 질화막 패턴, 알루미늄막 패턴, 제2 티타늄/티타늄 질화막 패턴이 순차적으로 형성된 도전성 구조물을 형성하였다. 상기 알루미늄막 패턴을 포함하는 도전성 구조물은 반도체 장치의 금속 배선으로 사용된다.
상기 도전성 구조물을 실시예 1 내지 5 및 비교예 1 내지 5에서 제조한 각각의 세정액 조성물에 상온에서 10분 동안 담근 후, 탈이온수로 린스한 후 건조하였다. 세정 후, 상기 도전성 구조물에 대하여 주사형 전자현미경(Scanning Electron Microscope; SEM)으로 상기 알루미늄막 패턴의 손상여부를 관찰하였다. 결과를 하기 표 3에 나타낸다.
구분 알루미늄막 패턴의 손상유무
실시예 1 △
실시예 2 △
실시예 3 X
실시예 4 X
실시예 5 X
비교예 1 O
비교예 2 △
비교예 3 △
비교예 4 O
비교예 5 △
상기 표 3에서, 상기 알루미늄막 패턴이 완전히 제거되거나 대부분이 부식된 경우에 O로 나타내고, 상기 알루미늄막 패턴이 일부만 손상되고 전체적인 형태를 유지하고 있는 경우 △로 나타내고, 상기 알루미늄막 패턴이 거의 손상되지 않은 경우에 X로 표시한다.
표 3을 참조하면, 부식방지제를 포함하지 않은 비교예 4에 따른 세정액 조성물에 비하여 부식방지제를 포함하고 있는 실시예 1 내지 5에 따른 세정액 조성물이 상기 알루미늄막 패턴을 덜 손상시키거나 거의 손상시키지 않는 것을 확인할 수 있다. pH는 10.5로 동일한 비교예 4와 실시예 1의 세정액 조성물을 비교하더라도 부식방지제를 포함하고 있는 실시예 1의 세정액 조성물이 알루미늄막 패턴을 덜 손상시키는 것을 확인할 수 있다. 따라서 본 발명에 따른 세정액 조성물은 부식방지제를 포함하고 있어 도전막 패턴의 손상을 방지할 수 있다.
또한, 실시예 1 및 실시예 3에 따른 세정액 조성물로 세정한 알루미늄막 패턴의 부식 정도를 비교하면, 부식방지제로 계면활성제를 포함하는 실시예 1에 따른 세정액 조성물에 비하여, 부식방지제로 알칸술폰산계 화합물을 포함하고 있는 세정액 조성물의 경우에 알루미늄막 패턴의 손상 정도가 덜함을 확인할 수 있다.
도 16 내지 18은 각각 비교예 1, 실시예 2 및 실시예 4에 따른 세정액 조성물로 세정한 후 알루미늄막 패턴의 손상여부를 보여주는 SEM 사진들이다.
도 16 내지 18을 참조하면, 부식방지제를 포함하고 있지 않은 비교예 1에 따른 세정액 조성물로 세정한 알루미늄막 패턴은 완전히 부식된 것을 확인할 수 있다. 부식방지제를 포함하고 있는 실시예 2 및 실시예 4에 따른 세정액 조성물로 세정한 알루미늄막 패턴은 약간의 부식이 발생하긴 하였으나 비교예 1에 비하여 부식 정도가 현저히 양호함을 확인할 수 있다.
실시예 2 및 실시예 4에 따른 세정액 조성물로 세정한 알루미늄막 패턴의 부식 정도를 비교하면, 각각의 세정액 조성물은 모두 pH가 5.0으로 동일하지만, 부식방지제로 계면활성제만을 포함하는 실시예 2에 따른 세정액 조성물에 비하여, 부식방지제로 계면활성제 및 알칸술폰산계 화합물을 포함하고 있는 세정액 조성물의 경우에 알루미늄막 패턴의 손상 정도가 덜함을 확인할 수 있다.
부식방지제의 종류에 따른 텅스텐막 패턴의 손상 여부 평가
부식방지제의 종류에 따른 텅스텐막 패턴의 손상 여부를 평가하기 위하여 텅스텐막 패턴을 실시예 2, 4, 6 및 7의 세정액 조성물로 세정한 후 상기 텅스텐막 패턴의 손상 여부를 SEM으로 관찰하였다.
상기 텅스텐막 패턴의 손상 여부를 평가하기 위하여, 실리콘 기판 상에 제1 티타늄/티타늄 질화막을 500Å의 두께로 형성하고, 상기 티타늄/티타늄 질화막 상에 텅스텐막을 500Å의 두께로 형성하고, 상기 텅스텐막 상에 실리콘 질화막을 2500Å의 두께로 형성하였다. 건식 식각 공정을 수행하여 티타늄/티타늄 질화막 패턴, 텅스텐막 패턴, 실리콘 질화막 패턴이 순차적으로 형성된 도전성 구조물을 형성하였다. 상기 텅스텐막 패턴을 포함하는 도전성 구조물은 비트 라인으로 제공된다.
도 19 내지 도 22는 각각 텅스텐막 패턴을 실시예 2, 4, 6 및 7의 세정액 조성물로 세정한 후 상기 텅스텐막 패턴의 손상 여부를 나타내는 SEM사진들이다.
도 19 내지 22를 참조하면, 부식방지제로 제2 부식방지제인 계면활성제만을 포함하는 실시예 2에 따른 세정액 조성물로 세정한 텅스텐막 패턴은 약간 손상되었지만 텅스텐막 패턴의 전체적인 형상을 유지하면서 양호한 상태를 보였다. 부식방지제로 제2 부식방지제인 계면활성제와 함께, 제1 부식방지제로 각각 에탄술폰산, 아세트산 및 1,4-부탄디올을 포함하는 실시예 4, 6 및 7에 따른 세정액 조성물로 세정한 텅스텐막 패턴은 거의 손상되지 않았다. 따라서 본 발명에 따른 세정액 조성물은 텅스텐막 패턴과 같은 도전막 패턴이 손상되는 것을 방지하는 효과가 뛰어난 것을 확인할 수 있다.
한편, 부식방지제로 제2 부식방지제인 계면활성제만을 사용하는 경우보다 제2 부식방지제와 함께 제1 부식방지제인 알칸술폰산계 화합물, 카르복실산계 화합물 및 알콜계 화합물을 함께 사용하는 경우에 텅스텐막 패턴과 같은 도전막 패턴이 손상되는 것을 방지하는 효과가 더 뛰어난 것을 확인할 수 있다.
금속 오염의 방지 능력 평가
실시예 1, 2 및 5, 및 비교예 6에 따른 세정액 조성물에 대하여 금속 오염을 방지하는 능력을 평가하였다. 상기 세정액 조성물의 금속 오염을 방지하는 능력을 평가하기 위하여 상기 세정액 조성물에 알루미늄, 티타늄, 크롬, 철, 니켈, 구리, 아연 및 텅스텐의 각각의 이온을 1000ppb 정도로 용해하였다. 각각의 세정액 조성물에 배어 실리콘 기판을 상온에서 10분 동안 담근 뒤, 상기 기판 상의 잔류 금속 농도를 ICP-MS로 측정하였다.
도 23은 금속 이온이 용해된 실시예 1, 2 및 5, 및 비교예 6에 따른 세정액 조성물로 기판을 세정한 후, 상기 기판 상의 잔류하는 금속의 양을 나타내는 그래프이다.
도 23을 참조하면, 비교예 6에 따른 세정액 조성물에 비하여 실시예 1, 2, 및 5에 따른 세정액 조성물의 경우에, 알루미늄, 철, 니켈, 아연, 텅스텐의 잔류량이 감소하였다. 따라서 본 발명에 따른 세정액 조성물은 유기성 불화 암모늄 수용액을 사용함으로써 금속 오염을 효과적으로 차단할 수 있음을 확인할 수 있다.
한편, 불소 화합물 0.1중량%를 포함하는 실시예 1에 따른 세정액 조성물에 비하여 불소 화합물 0.2중량%를 포함하는 실시예 2에 따른 세정액 조성물의 경우에 금속의 잔류량이 현저히 감소하였다. 이로써, 유기성 불화 암모늄 수용액 내 불소 화합물의 함량을 조절함으로써 금속 오염을 억제할 수 있음을 확인할 수 있다. 또한, pH가 10.5인 실시예 1에 비하여 pH가 5.0인 실시예 2 및 5에 따른 세정액 조성물의 경우에 금속의 잔류량이 현저히 감소한 것을 확인할 수 있다. 따라서 세정액 조성물의 pH를 조절하여 금속 오염을 억제할 수 있음을 확인할 수 있다.
상술한 본 발명의 반도체 기판용 세정액 조성물을 이용하여 반도체 장치를 세정하면, 도전성 구조물이 형성된 기판의 세정 공정시 도전성 구조물의 손상 없이 폴리머를 제거하고, 입자 오염 및 금속 오염을 효과적으로 억제할 수 있다. 또한, 반도체 장치의 불량을 방지함으로써 반도체 제조 공정의 생산성을 향상시킬 수 있게 된다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (31)

  1. 수산화 알킬암모늄 화합물, 불소 화합물 및 순수를 포함하는 유기성 불화 암모늄 수용액 80 내지 99.8999중량%, 완충제 0.1 내지 5중량% 및 적어도 알칸술폰산계 화합물을 포함하는 부식방지제 0.0001 내지 15중량%를 포함하는 반도체 기판용 세정액 조성물.
  2. 제1항에 있어서, 상기 세정액 조성물의 총 중량에 대하여, 유기성 불화 암모늄 수용액 93 내지 99.4995중량%, 완충제 0.5 내지 3중량% 및 부식방지제 0.0005 내지 4중량%를 포함하는 반도체 기판용 세정액 조성물.
  3. 제1항에 있어서, 상기 완충제는 무기계 암모늄염인 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  4. 제3항에 있어서, 상기 무기계 암모늄염은 질산암모늄(ammonium nitrate), 황산암모늄(ammonium sulfate) 및 요오드산암모늄(ammonium iodate)으로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  5. 제1항에 있어서, 상기 부식방지제는 카르복시산계 화합물, 알콜계 화합물 및 계면활성제로 이루어진 군에서 선택된 적어도 하나를 더 포함하는 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  6. 제1항에 있어서, 상기 알칸술폰산계 화합물은 메탄술폰산(methanesulfonic acid), 에탄술폰산(ethanesulfonic acid), 프로판술폰산(propanesulfonic acid) 및 부탄술폰산(butanesulfonic acid)으로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  7. 제5항에 있어서, 상기 카르복시산계 화합물은 아세트산(acetic acid), 프로피온산(propionic acid), 부티르산(butyric acid), 옥살산(oxalic acid), 말론산(malonic acid), 말레산(maleic acid), 숙신산(succinic acid), 글루타르산(glutaric acid), 아디프산(adipic acid), 프탈산(phthalic acid) 및 푸말산(fumaric acid)으로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  8. 제5항에 있어서, 상기 알콜계 화합물은 1,4-부탄디올(1,4-buthanediol), 1,3-프로판디올(1,3-propanediol), 1,2-부탄디올(1,2-butanediol), 1,3-부탄디올(1,3-butanediol), 2,3-부탄디올(2,3-butanediol) 및 카테콜(catechol)로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  9. 제5항에 있어서, 상기 계면활성제는 비이온성 계면활성제인 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  10. 제1항에 있어서, 상기 유기성 불화 암모늄 수용액은 수산화 알킬암모늄 화합물 0.1 내지 5중량%, 불소 화합물 0.01 내지 2중량% 및 여분의 순수를 포함하는 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  11. 제10항에 있어서, 상기 세정액 조성물의 총 중량에 대하여, 상기 유기성 불화 암모늄 수용액은 수산화 알킬암모늄 화합물 0.2 내지 3중량%, 불소 화합물 0.05 내지 1중량% 및 여분의 순수를 포함하는 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  12. 제1항에 있어서, 상기 수산화 알킬암모늄 화합물은 수산화 테트라메틸암모늄(tetramethylammonium hydroxide), 수산화 테트라에틸암모늄(tetraethylammonium hydroxide), 수산화 테트라프로필암모늄(tetrapropylammonium hydroxide), 수산화 테트라부틸암모늄(tetrabutylammonium hydroxide), 수산화 테트라헥실암모늄(tetrahexylammonium hydroxide), 수산화 테트라옥틸암모늄(tetraoctylammonium hydroxide), 수산화 벤질트리에틸암모늄(benzyltrimethylammonium hydroxide), 수산화 디에틸디메틸암모늄(diethyldimethylammonium hydroxide), 수산화 헥사데실트리메틸암모늄(hexadecyltrimethylammonium hydroxide) 및 수산화 메틸트리부틸암모늄(methyltributylammonium hydroxide)으로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  13. 제1항에 있어서, 상기 불소 화합물은 불화수소(hydrogen fluoride), 불화 암모늄(ammonium fluoride), 불화 테트라메틸암모늄(tetramethylammonium fluoride), 불화 테트라에틸암모늄(tetraethylammonium fluoride), 불화 테트라프로필암모늄(tetrapropylammonium fluoride), 불화 테트라부틸암모늄(tetrabutylammonium fluoride), 플루오로보릭산(fluoroboric acid), 테트라메틸암모늄 테트라플루오로보레이트(tetramethylammonium tetrafluoroborate), 테트라에틸암모늄 테트라플루오로보레이트(tetraethylammonium tetrafluoroborate), 테트라프로필암모늄 테트라플루오로보레이트(tetrapropylammonium tetrafluoroborate) 및 테트라부틸암모늄 테트라플루오로보레이트(tetrabutylammonium tetrafluoroborate)로 이루어진 군에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  14. 제1항에 있어서, 상기 부식방지제는 적어도 알칸술폰산계 화합물을 포함하는 제1 부식방지제 0.1 내지 5 중량% 및 제2 부식방지제 0.0001 내지 10중량%를 포함하는 반도체 기판용 세정액 조성물.
  15. 제14항에 있어서, 상기 제1 부식방지제는 카르복시산계 화합물 및 알콜계 화합물로 이루어진 군에서 선택된 적어도 하나를 더 포함하는 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  16. 제14항에 있어서, 상기 제2 부식방지제는 계면활성제인 것을 특징으로 하는 반도체 기판용 세정액 조성물.
  17. 수산화 알킬암모늄 화합물 0.1 내지 5중량%;
    불소 화합물 0.01 내지 2중량%;
    완충제 0.1 내지 5중량%;
    알칸술폰산계 화합물, 카르복시산계 화합물 및 알콜계 화합물로 이루어진 군에서 선택된 적어도 하나의 부식방지제 0.1 내지 5 중량%; 및
    여분의 순수를 포함하는 반도체 기판용 세정액 조성물.
  18. 수산화 알킬암모늄 화합물 0.1 내지 5중량%;
    불소 화합물 0.01 내지 2중량%;
    완충제 0.1 내지 5중량%;
    계면활성제 0.0001 내지 10중량%; 및
    여분의 순수를 포함하는 반도체 기판용 세정액 조성물.
  19. 수산화 알킬암모늄 화합물 0.1 내지 5중량%;
    불소 화합물 0.01 내지 2중량%;
    완충제 0.1 내지 5중량%;
    알칸술폰산계 화합물, 카르복시산계 화합물 및 알콜계 화합물로 이루어진 군에서 선택된 적어도 하나의 부식방지제 0.1 내지 5 중량%;
    계면활성제 0.0001 내지 10중량%; 및
    여분의 순수를 포함하는 반도체 기판용 세정액 조성물.
  20. 수산화 알킬암모늄 화합물 0.1 내지 5중량%, 불소 화합물 0.01 내지 2중량% 및 순수 73 내지 99.7899중량%를 혼합하여 유기성 불화 암모늄 수용액을 제조하는 단계; 및
    상기 유기성 불화 암모늄 수용액 80 내지 99.8999중량%에 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 첨가하는 단계를 포함하는 반도체 기판용 세정액 조성물의 제조 방법.
  21. 제20항에 있어서, 상기 세정액 조성물의 pH는 4 내지 11인 것을 특징으로 하는 반도체 기판용 세정액 조성물의 제조 방법.
  22. 폴리머가 잔류하는 도전성 구조물이 형성된 반도체 기판에 수산화 알킬암모늄 화합물, 불소 화합물 및 순수를 포함하는 유기성 불화 암모늄 수용액 80 내지 99.8999중량%, 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 포함하는 반도체 기판용 세정액 조성물을 적용하여 상기 폴리머와 상기 유기성 불화 암모늄 수용액 및 완충제를 반응시켜 상기 폴리머를 제거하고 상기 도전성 구조물의 표면에 부식방지막을 형성하는 단계를 포함하는 반도체 기판의 세정 방법.
  23. 제22항에 있어서, 상기 반도체 기판을 린스하는 단계; 및
    상기 반도체 기판을 건조하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판의 세정 방법.
  24. 제22항에 있어서, 상기 세정액 조성물을 적용하는 단계는 10 내지 50℃의 온도에서 수행하는 것을 특징으로 하는 반도체 기판의 세정 방법.
  25. 제22항에 있어서, 상기 세정액 조성물을 적용하는 단계는 배치 타입 세정장치 또는 싱글 타입 세정장치에 수행하는 것을 특징으로 하는 반도체 기판의 세정 방법.
  26. 제22항에 있어서, 상기 세정액 조성물을 적용하는 단계는 5 내지 20분간 수행하는 것을 특징으로 하는 반도체 기판의 세정 방법.
  27. 반도체 기판 상에 도전성 구조물을 형성하는 단계; 및
    상기 도전성 구조물 상에 수산화 알킬암모늄 화합물, 불소 화합물 및 순수를 포함하는 유기성 불화 암모늄 수용액 80 내지 99.8999중량%, 완충제 0.1 내지 5중량% 및 부식방지제 0.0001 내지 15중량%를 포함하는 반도체 기판용 세정액 조성물을 적용하여 상기 반도체 기판을 세정하는 단계를 포함하는 반도체 장치의 제조 방법.
  28. 제27항에 있어서, 상기 도전성 구조물은 반도체 장치의 게이트 전극, 비트라인, 패드, 콘택 또는 금속 배선인 것을 특징으로 하는 반도체 장치의 제조 방법.
  29. 제27항에 있어서, 상기 도전성 구조물을 형성하는 단계는,
    소자 분리 공정이 수행된 기판 상에 산화막, 도전막 및 마스크막을 순차적으로 형성하는 단계; 및
    건식 식각 공정을 수행하여 산화막 패턴, 도전막 패턴 및 마스크 패턴을 포함하는 도전성 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  30. 제27항에 있어서, 상기 도전성 구조물을 형성하는 단계는,
    콘택 패드를 포함하는 층간절연막이 형성된 기판 상에 도전막 및 마스크막을 순차적으로 형성하는 단계; 및
    건식 식각 공정을 수행하여 도전막 패턴 및 마스크막 패턴을 포함하는 도전성 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  31. 제27항에 있어서, 상기 반도체 기판을 린스하는 단계; 및
    상기 반도체 기판을 건조하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020050059768A 2005-07-04 2005-07-04 반도체 기판용 세정액 조성물, 이의 제조 방법, 이를이용한 반도체 기판의 세정 방법 및 반도체 장치의 제조방법 KR100655647B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050059768A KR100655647B1 (ko) 2005-07-04 2005-07-04 반도체 기판용 세정액 조성물, 이의 제조 방법, 이를이용한 반도체 기판의 세정 방법 및 반도체 장치의 제조방법
US11/454,829 US20070000523A1 (en) 2005-07-04 2006-06-19 Cleaning composition and related methods
JP2006184683A JP2007019506A (ja) 2005-07-04 2006-07-04 半導体基板用洗浄液組成物、該洗浄液組成物の製造方法、該洗浄液組成物を用いた半導体基板の洗浄方法、および該洗浄方法を含む半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059768A KR100655647B1 (ko) 2005-07-04 2005-07-04 반도체 기판용 세정액 조성물, 이의 제조 방법, 이를이용한 반도체 기판의 세정 방법 및 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR100655647B1 true KR100655647B1 (ko) 2006-12-08

Family

ID=37588056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059768A KR100655647B1 (ko) 2005-07-04 2005-07-04 반도체 기판용 세정액 조성물, 이의 제조 방법, 이를이용한 반도체 기판의 세정 방법 및 반도체 장치의 제조방법

Country Status (3)

Country Link
US (1) US20070000523A1 (ko)
JP (1) JP2007019506A (ko)
KR (1) KR100655647B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884466B1 (ko) 2007-06-01 2009-02-20 주식회사 동부하이텍 반도체 장치 형성 방법
KR101156490B1 (ko) * 2008-12-31 2012-06-18 제일모직주식회사 반도체 소자용 세정액 조성물 및 이를 이용한 반도체 소자의 세정 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450257B2 (en) * 2005-12-12 2013-05-28 Vitech International, Inc. Multipurpose, non-corrosive cleaning compositions and methods of use
DE102007030957A1 (de) 2007-07-04 2009-01-08 Siltronic Ag Verfahren zum Reinigen einer Halbleiterscheibe mit einer Reinigungslösung
EP2217679B1 (en) 2007-11-07 2020-04-29 Vitech International Inc. Tetrafluoroborate compounds, compositions and related methods of use
US9019287B2 (en) 2007-11-23 2015-04-28 Pme Ip Australia Pty Ltd Client-server visualization system with hybrid data processing
US9904969B1 (en) 2007-11-23 2018-02-27 PME IP Pty Ltd Multi-user multi-GPU render server apparatus and methods
CA2716641A1 (en) * 2008-02-29 2009-09-03 Mallinckrodt Baker, Inc. Microelectronic substrate cleaning compositions
JP5206177B2 (ja) * 2008-07-09 2013-06-12 三菱瓦斯化学株式会社 レジスト剥離液組成物およびそれを用いた半導体素子の製造方法
CA2740027A1 (en) * 2008-10-09 2010-04-15 Avantor Performance Materials, Inc. Aqueous acidic formulations for copper oxide etch residue removal and prevention of copper electrodeposition
JP5326113B2 (ja) * 2009-06-25 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の洗浄方法
JP2013521646A (ja) * 2010-03-05 2013-06-10 ラム リサーチ コーポレーション ダマシン処理によるサイドウォールポリマー用の洗浄溶液
KR20130007059A (ko) * 2011-06-28 2013-01-18 삼성전자주식회사 반도체 장치의 제조 방법
DE102011088885A1 (de) * 2011-12-16 2013-06-20 Wacker Chemie Ag Siliconlöser
US10070839B2 (en) 2013-03-15 2018-09-11 PME IP Pty Ltd Apparatus and system for rule based visualization of digital breast tomosynthesis and other volumetric images
US10540803B2 (en) 2013-03-15 2020-01-21 PME IP Pty Ltd Method and system for rule-based display of sets of images
WO2015089023A1 (en) 2013-12-11 2015-06-18 Fujifilm Electronic Materials U.S.A., Inc. Cleaning formulation for removing residues on surfaces
US20170369821A1 (en) * 2016-06-24 2017-12-28 Samsung Display Co., Ltd. Cleaning composition for removing oxide and method of cleaning using the same
EP3787010B1 (en) 2018-04-27 2024-04-10 Mitsubishi Gas Chemical Company, Inc. Aqueous cleaning composition and cleaning method using same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275406A (ja) * 1992-03-24 1993-10-22 Mitsubishi Kasei Corp 硫酸組成物
KR19980070026A (ko) * 1997-01-21 1998-10-26 이기원 전자 표시 장치 및 기판용 세정 및 식각 조성물

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6030932A (en) * 1996-09-06 2000-02-29 Olin Microelectronic Chemicals Cleaning composition and method for removing residues
JP2001100436A (ja) * 1999-09-28 2001-04-13 Mitsubishi Gas Chem Co Inc レジスト剥離液組成物
US6413923B2 (en) * 1999-11-15 2002-07-02 Arch Specialty Chemicals, Inc. Non-corrosive cleaning composition for removing plasma etching residues
JP2002113431A (ja) * 2000-10-10 2002-04-16 Tokyo Electron Ltd 洗浄方法
US6773873B2 (en) * 2002-03-25 2004-08-10 Advanced Technology Materials, Inc. pH buffered compositions useful for cleaning residue from semiconductor substrates
KR101132533B1 (ko) * 2003-10-29 2012-04-03 아반토르 퍼포먼스 머티리얼스, 인크. 알칼리성, 플라즈마 에칭/애싱 후 잔류물 제거제 및금속-할라이드 부식 억제제를 함유한 포토레지스트스트리핑 조성물
US7888302B2 (en) * 2005-02-03 2011-02-15 Air Products And Chemicals, Inc. Aqueous based residue removers comprising fluoride
US7534753B2 (en) * 2006-01-12 2009-05-19 Air Products And Chemicals, Inc. pH buffered aqueous cleaning composition and method for removing photoresist residue

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275406A (ja) * 1992-03-24 1993-10-22 Mitsubishi Kasei Corp 硫酸組成物
KR19980070026A (ko) * 1997-01-21 1998-10-26 이기원 전자 표시 장치 및 기판용 세정 및 식각 조성물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884466B1 (ko) 2007-06-01 2009-02-20 주식회사 동부하이텍 반도체 장치 형성 방법
KR101156490B1 (ko) * 2008-12-31 2012-06-18 제일모직주식회사 반도체 소자용 세정액 조성물 및 이를 이용한 반도체 소자의 세정 방법

Also Published As

Publication number Publication date
JP2007019506A (ja) 2007-01-25
US20070000523A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
KR100655647B1 (ko) 반도체 기판용 세정액 조성물, 이의 제조 방법, 이를이용한 반도체 기판의 세정 방법 및 반도체 장치의 제조방법
KR100822156B1 (ko) 잔재물을 제거하기 위한 수성 세정 조성물 및 이것을사용하는 방법
US7943562B2 (en) Semiconductor substrate cleaning methods, and methods of manufacture using same
US6248704B1 (en) Compositions for cleaning organic and plasma etched residues for semiconductors devices
KR100795364B1 (ko) 반도체 기판용 세정액 조성물, 이를 이용한 세정 방법 및도전성 구조물의 제조 방법
JP2005333104A (ja) 半導体基板用洗浄液組成物、半導体基板の洗浄方法、及び半導体装置の製造方法
KR100606187B1 (ko) 반도체 기판 세정용 조성물, 이를 이용한 반도체 기판세정방법 및 반도체 장치 제조 방법
US20080076688A1 (en) Copper passivating post-chemical mechanical polishing cleaning composition and method of use
JP7079322B2 (ja) ストリッパー溶液及びストリッパー溶液の使用方法
JP2005507436A (ja) 洗浄組成物
JP5146445B2 (ja) 洗浄用組成物、半導体素子の製造方法
WO2004094581A1 (en) Aqueous fluoride compositions for cleaning semiconductor devices
KR20040104519A (ko) 반도체 기질 세정용 ｐＨ 버퍼 조성물
KR100946636B1 (ko) 포토레지스트 잔사제거액 조성물
JP2005347587A (ja) ドライエッチング後の洗浄液組成物および半導体装置の製造方法
TW202007770A (zh) 後蝕刻殘留物的清潔組合物及其使用方法
KR20200088821A (ko) 반도체 기판으로부터 식각 후 또는 애싱 후 잔여물을 제거하는 세정 조성물 및 상응하는 제조 방법
KR20090061354A (ko) 불순물 제거용 세정액, 기판 세정 방법 및 이를 이용한반도체 장지의 제조방법
US7105474B2 (en) Organic stripping composition and method of etching oxide using the same
KR20080029412A (ko) 반도체 기판 세정액 및 이를 이용한 반도체 기판의 세정방법
KR20120078607A (ko) 반도체 소자 세정액 조성물 및 이를 이용한 반도체 소자의 세정 방법
KR100190102B1 (ko) 세정 용액 및 이를 이용한 세정방법
KR100359298B1 (ko) 반도체 장치의 금속 배선 형성방법
JP5125636B2 (ja) 半導体ドライプロセス後の残渣除去液及びそれを用いた残渣除去方法
JP2009289774A (ja) 半導体ドライプロセス後の残渣除去液及びそれを用いた残渣除去方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee