JP2917610B2 - 多層配線の形成方法 - Google Patents

多層配線の形成方法

Info

Publication number
JP2917610B2
JP2917610B2 JP3267416A JP26741691A JP2917610B2 JP 2917610 B2 JP2917610 B2 JP 2917610B2 JP 3267416 A JP3267416 A JP 3267416A JP 26741691 A JP26741691 A JP 26741691A JP 2917610 B2 JP2917610 B2 JP 2917610B2
Authority
JP
Japan
Prior art keywords
wiring
aluminum
silicon
film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3267416A
Other languages
English (en)
Other versions
JPH0563095A (ja
Inventor
道雄 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3267416A priority Critical patent/JP2917610B2/ja
Publication of JPH0563095A publication Critical patent/JPH0563095A/ja
Application granted granted Critical
Publication of JP2917610B2 publication Critical patent/JP2917610B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路に用いら
れる多層配線の形成方法に関するものである。
【0002】
【従来の技術】多層配線の層間絶縁膜としては、平坦性
に優れたポリイミド樹脂膜が用いられている。
【0003】従来の多層配線の形成方法について、図6
(a)〜(e)を参照して説明する。
【0004】はじめに図6(a)に示すように、半導体
基板1上に形成されたリンガラス層4を介してアルミニ
ウム ・1%シリコン合金からなる下層配線5を形成す
る。つぎに窒化シリコン膜6を堆積してから、全面にポ
リイミド樹脂膜7を回転塗布し、熱処理する。
【0005】つぎに図6(b)に示すように、レジスト
(図示せず)をマスクとして、ドライエッチングしてス
ルーホール9を開口する。
【0006】つぎに図6(c)に示すように、全面に上
層配線となるアルミニウム−1%シリコン合金10を堆
積する。
【0007】つぎに図6(d)に示すように、レジスト
13をマスクとして異方性ドライエッチングを行なっ
て、アルミニウム−1%シリコン合金からなる上層配線
10bを形成する。このときシリコン残渣12が生じ
る。
【0008】最後に図6(e)に示すように、有機系の
剥離剤でレジスト13を除去し、ドライエッチングによ
りシリコン残渣12を除去して多層配線が完成する。
【0009】
【発明が解決しようとする課題】半導体集積回路の高速
化・高集積化にともない配線の微細化が進んでいる。エ
レクトロマイグレーションやストレスマイグレーション
の対策としてアルミニウム−シリコン−銅合金やアルミ
ニウム合金上に高融点金属を覆った積層配線の適用が要
請されている。従来の技術では微細加工が困難であるの
で、上層アルミニウム配線としてアルミニウム−シリコ
ン−銅合金や積層配線を適用することができなかった。
【0010】アルミニウム−シリコン−銅合金の場合
は、ドライエッチングの前にレジストの変形を防止する
ためUVトリートメント(UV処理)を行う必要があ
る。さらに腐食対策のためドライエッチングの直後にレ
ジストを残したまま熱処理する必要がある。
【0011】アルミニウム合金上に高融点シリサイドを
覆った積層配線においては、ドライエッチングのあとに
生じるシリコン残渣を除去するとき、シリサイドを保護
するためレジストを残したままドライエッチングする必
要がある。
【0012】UVトリートメント、熱処理、ドライエッ
チングによってレジストが硬化すると有機剥離液では除
去できない。O2 プラズマで酸化除去(灰化)すると、
ポリイミド樹脂膜がエッチングされるという膜減りの問
題がある。
【0013】
【課題を解決するための手段】本発明の多層配線の形成
方法は、半導体基板の一主面上に第1の金属配線を形成
する工程と、全面にポリイミド樹脂膜を塗布したのち3
00〜400℃で熱処理する工程と、前記第1の金属配
線上の前記ポリイミド樹脂膜を途中まで等方性エッチン
グして断面がテーパー状のスルーホールを開口する工程
と、全面に無機絶縁膜を形成する工程と、前記ポリイミ
ド膜および前記無機絶縁膜を前記テーパー状のスルーホ
ール内において異方性エッチングして前記第1の金属配
線に達するスルーホールを開孔する工程と、全面に第2
の金属膜を形成する工程と、UV処理したレジストをマ
スクとして前記第2の金属膜を選択エッチングして前記
第2の金属膜からなる第2の金属配線を形成する工程
と、酸素プラズマを用いて前記UV処理したレジストを
灰化除去する工程とを含むものである。
【0014】
【0015】また第2の金属膜がアルミニウム−シリコ
ン−銅合金配線またはアルミニウム−シリコン−銅合金
上に高融点金属シリサイドを積層した配線であるもので
ある。
【0016】
【化1】
【0017】R1 は4価の炭素環式芳香族基を表わし、
2は炭素数6〜30個の炭素環式芳香族基R3 および
4は独立に炭素数1〜6のアルキル基またはフェニル
基であり、Kは1≦K≦3の値である。
【0018】
【実施例】本発明の第1の実施例について、図1(a)
〜(e)および図2(a)〜(e)を参照して説明す
る。
【0019】はじめに図1(a)に示すように、拡散工
程済みの半導体基板1に化学気相成長によるリンガラス
層4を堆積し、スパッタにより厚さ1μmのアルミニウ
ム−1%シリコン合金を堆積し、レジスト(図示せず)
をマスクとしてドライエッチングして下層配線5を形成
する。
【0020】つぎに図1(b)に示すように、回転塗布
法により厚さ1.5μmのポリイミド樹脂膜7を形成し
たのち、窒素ガス雰囲気で400℃、1時間の熱処理を
行なう。
【0021】つぎに図1(c)に示すように、レジスト
(図示せず)をマスクとしてCF4 およびO2 の混合ガ
スを用いて等方性ドライエッチングを行なってテーパー
スルーホール9を形成する。このときCF4 の流量を1
25sccm、O2 の流量を50sccm、チャンバー
内の圧力を0.6Torr、印加電力を200Wとし
た。
【0022】つぎに図1(d)に示すように、N2 、N
3 、SiH4 の混合ガスを用いるプラズマ気相成長に
より、厚さ200nmの窒化シリコン膜8を堆積する。
このときN2 の流量を1slm、NH3 の流量を300
sccm、SiH4 の流量を0.87slmとし、チャ
ンバー内圧力を0.36Torr、ターゲット温度を3
00℃、印加電力を1kWとした。
【0023】つぎに図1(e)に示すように、レジスト
(図示せず)をマスクとしてCF4 およびO2 の混合ガ
スを用いた異方性ドライエッチングにより、スルーホー
ル9を形成する。このときCF4 の流量を20scc
m、O2 の流量を20sccmとし、チャンバー内圧力
を5Pa、印加圧力を300Wとした。
【0024】つぎに図2(a)に示すように、スパッタ
により厚さ1μmのアルミニウム−1%シリコン−0.
5%銅合金10aを堆積する。
【0025】つぎに図2(b)に示すように、レジスト
13をパターニングしたのちUVトリートメントを行な
って重縮合し硬化させる。
【0026】つぎに図2(c)に示すように、Cl2
CF4 、BCl3 の混合ガスを用いた反応性イオンエッ
チングにより上層配線10bを形成すると同時にシリコ
ン残渣12が生じた。このときCl2 の流量を20sc
cm、CF4 の流量を20sccm、BCl3 の流量を
150sccmとし、チャンバー内圧力を15Pa、印
加電力を800Wとした。チャンバーから取り出したあ
と、アルミニウム−銅合金が腐食し易いので直ちに大気
中200℃、30分の熱処理を行ない、基板に残留した
塩素を除去した。
【0027】つぎに図2(d)に示すように、O2 ガス
を用いたプラズマエッチングによりレジスト13を酸化
除去(灰化)する。このときO2の流量を200scc
mとし、チャンバー内圧力を0.6W、印加電力を60
0Wとした。
【0028】つぎに図2(e)に示すように、CF4
スを用いた反応性イオンエッチングによりシリコン残渣
12を除去して、上層配線に銅が添加された2層アルミ
ニウム配線が完成する。このときCF4 の流量を30s
ccm、チャンバー内圧力を12Paとし、印加電力を
600Wとした。
【0029】つぎに本発明の第2の実施例について、図
3(a)〜(d)を参照して説明する。ストレスマイグ
レーション耐性向上のために、上層配線の上にタングス
テンシリサイドを形成したものである。
【0030】はじめに図3(a)に示すように、第1の
実施例と同様にして層間絶縁膜である窒化シリコン膜6
およびポリイミド7にスルーホールを開口する。つぎに
スパッタにより厚さ1μmのアルミニウム−1%シリコ
ン合金10および厚さ0.1μmのタングステンシリサ
イド11を堆積する。
【0031】つぎに図3(b)に示すように、レジスト
13をパターニングし、130℃で焼き締めたのち第1
の実施例と同じ条件でドライエッチングしてタングステ
ンシリサイド11およびアルミニウム−1%シリコン1
0からなる上層配線10bを形成すると同時にシリコン
残渣12が生じた。
【0032】つぎに図3(c)に示すように、タングス
テンシリサイド13がエッチングされないよう、レジス
ト13を残した状態で第1の実施例と同じ条件でシリコ
ン残渣12を除去した。
【0033】つぎに図3(d)に示すように、CF4
スで硬化したレジスト13を第1の実施例と同じ条件の
2 プラズマで剥離することによって、2層配線が完成
する。
【0034】つぎに本発明の第3の実施例について、図
4(a)〜(d)を参照して説明する。
【0035】本実施例ではアミノシリコン化合物として
【0036】
【化2】
【0037】で表わされるP−アミノフェニルトリメト
キシシランを用い、ジアミンとしてジアミノジフェニル
エーテルを用いる。芳香族テトラカルボン酸二無水化物
としてベンゾフェノンテトラカルボン酸二無水化物を用
い、P−アミノフェニルトリメトキシシランのモル濃度
を40%とした。溶媒はジメチルアセトアミドを用い、
この溶液の粘度を300cm・poiseとした。
【0038】はじめに図4(a)に示すように、拡散工
程済みの半導体基板1に化学気相成長によるリンガラス
層2を介してポリシリコン電極3が形成されている。全
面に化学気相成長によるリンガラス層4を堆積し、レジ
スト(図示せず)をマスクとしてドライエッチングして
ポリシリコン電極3と電気的導通をとるための開口を形
成する。つぎにスパッタ法により厚さ1μmのアルミニ
ウムを堆積し、リソグラフィにより下層アルミニウム配
線5を形成する。
【0039】つぎに図4(b)に示すように、耐湿性を
改善するためプラズマ気相成長により厚さ1500Aの
窒化シリコン膜6を堆積した。このときN2の流量1s
ccm、NH3 の流量300sccm、SiH4の流量
0.87sccmの混合ガスを用いて、チャンバー内の
圧力を0.36Torr、温度を300℃、印加電力を
1kWとした。
【0040】つぎにアミノシリコン化合物、ジアミン、
芳香族テトラカルボン酸二無水化物を混合反応させた塗
布溶液を2000rpmで30秒間、回転塗布した。つ
ぎに窒素ガス雰囲気、200℃、30秒間熱処理したの
ち、窒素ガス雰囲気で400℃、1時間の熱処理により
ポリイミド樹脂膜7を形成する。
【0041】つぎに厚さ2000Aの窒化シリコン膜8
を堆積する。
【0042】つぎにレジスト(図示せず)をマスクとし
て、CF4 およびO2 の混合ガスを用いた反応性イオン
エッチングにより下層アルミニウム配線5との電気的導
通をとるための開口を形成した。このときCF4 の流
量を20sccm、O2 の流量を20sccm、チャン
バー内圧力を5Pa、印加電力を300Wとした。
【0043】つぎに図4(c)に示すように、スパッタ
法により厚さ1μmのアルミニウム−1%シリコン−
0.5%銅合金を堆積する。つぎにUVトリートメント
で硬化したレジスト13をマスクとしてCl2 、CF
4 、BCl3 の混合ガスを用いた反応性イオンエッチン
グにより、アルミニウム−シリコン−銅からなる上層ア
ルミニウム配線10を形成すると同時にシリコン残渣
12が形成される。このときCl2 の流量を20scc
m、CF4 の流量を20sccm、BCl3 の流量を1
50sccmとして印加電力を800Wとした。
【0044】つぎに図4(d)に示すように、レジスト
13を除去したのちCF4 ガスを用いた反応性イオンエ
ッチングにより、シリコン残渣12を除去して、上層ア
ルミニウム配線10に銅が添加された2層アルミニウ
ム配線構造が完成する。このときCF4 の流量を30s
ccmとし、チャンバー内圧力を12Pa、印加電力を
600Wとした。
【0045】つぎに本発明の第4の実施例について、図
5(a)〜(d)を参照して説明する。
【0046】はじめに図5(a)に示すように第3の実
施例と同様にして、層間絶縁膜となるポリイミド7を回
転塗布し、開口9を形成する。つぎにスパッタ法により
厚さ1μmのアルミニウム−1%シリコン合金10およ
び厚さ0.1μmのタングステンシリサイド11を堆積
する。
【0047】つぎに図5(b)に示すように、UVトリ
ートメントにより硬化したレジスト13をマスクとして
Cl 2 、CF 4 、BCl 3 の混合ガスを用いた反応性イオ
ンエッチングを行なうことにより、上層アルミニウム配
線10bおよびタングステンシリサイド11を形成す
る。
【0048】つぎに図5(c)に示すように、レジスト
13を残したまま、タングステンシリサイド11がエッ
チングされない条件でシリコン残渣12を除去する。
【0049】つぎに図5(d)に示すように、CF4
スで硬化したレジスト13を第1の実施例と同じ条件の
2 プラズマで剥離することによって、2層アルミニウ
ム配線構造が完成する。
【0050】本実施例では上層アルミニウム配線の上に
タングステンシリサイドを形成することにより、ストレ
スマイグレーション耐性が向上する。
【0051】
【発明の効果】ポリイミド樹脂膜上にO2 プラズマで酸
化除去されることのない無機絶縁膜を形成する。その結
果、上層アルミニウム配線形成時にO2 プラズマでレジ
ストを除去することが可能になる。
【0052】第1および第3の実施例ではポリイミドの
表面損傷および配線の腐食なしに、アルミニウム−シリ
コン−銅合金を上層アルミニウム配線に適用できる。
【0053】第2および第4の実施例ではポリイミドや
シリサイドの表面損傷なしに、アルミニウム合金上を高
融点金属シリサイドで覆う積層配線を上層配線に適用で
きるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例の前半工程を示す断面図
である。
【図2】本発明の第1の実施例の後半工程を示す断面図
である。
【図3】本発明の第2の実施例を工程順に示す断面図で
ある。
【図4】本発明の第3の実施例を工程順に示す断面図で
ある。
【図5】本発明の第4の実施例を工程順に示す断面図で
ある。
【図6】従来技術による2層配線構造を工程順に示す断
面図である。
【符号の説明】 1 半導体基板 2 リンガラス層 3 ポリシリコン電極 4 リンガラス層 5 下層アルミニウム配線 6 窒化シリコン膜 7 ポリイミド樹脂膜 8 窒化シリコン膜 9 スルーホール(開口) 9a テーパースルーホール 10 アルミニウム−1%シリコン合金 10a アルミニウム−1%シリコン−0.5%銅合
金 10b 上層アルミニウム配線 11 タングステンシリサイド 12 シリコン残渣 13 レジスト 14 最上層アルミニウム配線

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板の一主面上に第1の金属配
    を形成する工程と、全面にポリイミド樹脂膜を塗布した
    のち300〜400℃で熱処理する工程と、前記第1の
    金属配線上の前記ポリイミド樹脂膜を途中まで等方性エ
    ッチングして断面がテーパー状のスルーホールを開口す
    る工程と、全面に無機絶縁膜を形成する工程と、前記ポ
    リイミド膜および前記無機絶縁膜を前記テーパー状のス
    ルーホール内において異方性エッチングして前記第1の
    金属配線に達するスルーホールを開口する工程と、全面
    に第2の金属膜を形成する工程と、UV処理したレジス
    トをマスクとして前記第2の金属膜を選択エッチングし
    て前記第2の金属膜からなる第2の金属配線を形成する
    工程と、酸素プラズマを用いて前記UV処理したレジス
    トを灰化除去する工程とを含む多層配線の形成方法。
  2. 【請求項2】 第2の金属配線がアルミニウム−シリコ
    ン−銅合金配線またはアルミニウム−シリコン−銅合金
    上に高融点金属シリサイドを積層した配線である請求項
    1記載の多層配線の形成方法。
JP3267416A 1991-07-02 1991-10-16 多層配線の形成方法 Expired - Lifetime JP2917610B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3267416A JP2917610B2 (ja) 1991-07-02 1991-10-16 多層配線の形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-161259 1991-07-02
JP16125991 1991-07-02
JP3267416A JP2917610B2 (ja) 1991-07-02 1991-10-16 多層配線の形成方法

Publications (2)

Publication Number Publication Date
JPH0563095A JPH0563095A (ja) 1993-03-12
JP2917610B2 true JP2917610B2 (ja) 1999-07-12

Family

ID=26487451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3267416A Expired - Lifetime JP2917610B2 (ja) 1991-07-02 1991-10-16 多層配線の形成方法

Country Status (1)

Country Link
JP (1) JP2917610B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140150A (ja) * 1984-12-13 1986-06-27 Toshiba Corp 半導体装置の製造方法
JPH0612789B2 (ja) * 1986-04-28 1994-02-16 株式会社日立製作所 半導体装置
JP2561244B2 (ja) * 1986-05-08 1996-12-04 日本電気株式会社 半導体装置の製造方法
JPH0357219A (ja) * 1989-07-26 1991-03-12 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPH0563095A (ja) 1993-03-12

Similar Documents

Publication Publication Date Title
JP4557479B2 (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JP3287406B2 (ja) 半導体装置の製造方法
JP3501280B2 (ja) 半導体装置の製造方法
JPH06208993A (ja) 半導体装置の製造方法
TW406333B (en) Semiconductor device and method for manufacturing same
JPH0766942B2 (ja) 多層相互接続導体パターン製造方法
JPH10242139A (ja) 半導体装置の製造方法
JP3825314B2 (ja) 半導体装置の製造方法
JP3279276B2 (ja) 半導体装置の製造方法
JP2917610B2 (ja) 多層配線の形成方法
JPH05504446A (ja) ポリイミド絶縁材を用いた半導体相互接続構造
US6358835B1 (en) Method of manufacturing a semiconductor device
JPH11233630A (ja) 半導体装置の製造方法およびこれを用いた半導体装置
US6251776B1 (en) Plasma treatment to reduce stress corrosion induced voiding of patterned metal layers
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
JPH11111842A (ja) 多層配線構造およびその製造方法
JP2000124307A (ja) 金属系膜の形成方法および電子装置の製造方法
JP3641488B2 (ja) 多層配線構造の形成方法
JP4207284B2 (ja) 半導体装置の製造方法
JPH06140521A (ja) 半導体装置の製造方法
KR100455443B1 (ko) 반도체소자의금속배선형성방법
JPH0547759A (ja) 半導体装置の製造方法
JP2000195947A (ja) 半導体装置の製造方法
JP2776397B2 (ja) 半導体装置の製造方法
TW423105B (en) Manufacturing method of dual damascene structure

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990323