JPH06140521A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06140521A JPH06140521A JP28722592A JP28722592A JPH06140521A JP H06140521 A JPH06140521 A JP H06140521A JP 28722592 A JP28722592 A JP 28722592A JP 28722592 A JP28722592 A JP 28722592A JP H06140521 A JPH06140521 A JP H06140521A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- forming
- polyimide resin
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】ポリイミド樹脂からなる層間絶縁膜にスルーホ
ールを形成したり、また前記層間絶縁膜上にアルミニウ
ム−シリコン−銅合金の配線を形成する時のフォトレジ
スト膜をウエット法で除去する。 【構成】ポリイミド樹脂膜４の上層に厚さ１μｍのＡｌ
−Ｓｉ−Ｃｕ合金膜をスパッタ法で堆積し、フォトレジ
スト膜をパターニングしたのちＵＶ光処理を行って重縮
合し硬化し、次でドライエッチングを施して上層Ａｌ配
線８を形成する。次に２００℃でベークし、Ａｌ配線８
から塩素を除去したのち、有機アミンを含有する剥離剤
で硬化レジスト膜９を除去する。
ールを形成したり、また前記層間絶縁膜上にアルミニウ
ム−シリコン−銅合金の配線を形成する時のフォトレジ
スト膜をウエット法で除去する。 【構成】ポリイミド樹脂膜４の上層に厚さ１μｍのＡｌ
−Ｓｉ−Ｃｕ合金膜をスパッタ法で堆積し、フォトレジ
スト膜をパターニングしたのちＵＶ光処理を行って重縮
合し硬化し、次でドライエッチングを施して上層Ａｌ配
線８を形成する。次に２００℃でベークし、Ａｌ配線８
から塩素を除去したのち、有機アミンを含有する剥離剤
で硬化レジスト膜９を除去する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線を有する半導体装置の製造方法に関
する。
関し、特に多層配線を有する半導体装置の製造方法に関
する。
【０００２】
【従来の技術】半導体集積回路（ＩＣ）の高集積化に伴
ない、多層配線構造が多用されている。多層配線の層間
絶縁膜としては、平坦性に優れたポリイミド樹脂膜が用
いられている。次に従来の多層配線の形成方法について
図３を参照して説明する。
ない、多層配線構造が多用されている。多層配線の層間
絶縁膜としては、平坦性に優れたポリイミド樹脂膜が用
いられている。次に従来の多層配線の形成方法について
図３を参照して説明する。
【０００３】はじめに図３（ａ）に示すように、シリコ
ン等の半導体基板１上に形成されたリンガラス層２を介
して１％のシリコン（Ｓｉ）を含むアルミニウム（Ａ
ｌ）合金からなる下層Ａｌ配線３を形成し、次で全面に
ポリイミド樹脂膜４を回転塗布し３００〜４００℃で熱
処理する。
ン等の半導体基板１上に形成されたリンガラス層２を介
して１％のシリコン（Ｓｉ）を含むアルミニウム（Ａ
ｌ）合金からなる下層Ａｌ配線３を形成し、次で全面に
ポリイミド樹脂膜４を回転塗布し３００〜４００℃で熱
処理する。
【０００４】次に図３（ｂ）に示すように、フォトレジ
スト膜６をマスクとして、ＳＦ6 ＋Ｏ2 またはＣＦ4 ＋
Ｏ2 を反応ガスとする異方性ドライエッチングを行ない
スルーホール５を形成する。この時フォトレジスト膜の
表面には硬化層７が形成される。
スト膜６をマスクとして、ＳＦ6 ＋Ｏ2 またはＣＦ4 ＋
Ｏ2 を反応ガスとする異方性ドライエッチングを行ない
スルーホール５を形成する。この時フォトレジスト膜の
表面には硬化層７が形成される。
【０００５】次に図３（ｃ）に示すように、Ｏ2 ガスを
用いる等方性ドライエッチングを行い、レジスト表面の
硬化層７を除去する。次に図３（ｄ）に示すように、オ
ルトジクロロベンゼン等からなる有機系の剥離剤でフォ
トレジスト膜６を除去する。次でポリイミド樹脂膜４上
にアルミニウム合金からなる上層Ａｌ配線８を形成し、
多層配線を完成させる。
用いる等方性ドライエッチングを行い、レジスト表面の
硬化層７を除去する。次に図３（ｄ）に示すように、オ
ルトジクロロベンゼン等からなる有機系の剥離剤でフォ
トレジスト膜６を除去する。次でポリイミド樹脂膜４上
にアルミニウム合金からなる上層Ａｌ配線８を形成し、
多層配線を完成させる。
【０００６】
【発明が解決しようとする課題】半導体集積回路の高速
化・高集積化に伴い配線の微細化とスルーホールの微細
化が進んでいる。前者の配線の微細化はエレクトロマイ
グレーションやストレスマイグレーションの対策として
Ａｌ−Ｓｉ−Ｃｕ合金の配線やＡｌ−Ｓｉ−Ｃｕ合金と
高融点金属（タングステン，窒化チタン，チタン等）の
積層配線の適用が要請されている。しかし従来の技術で
は微細加工が困難であるので、上層Ａｌ配線としてＡｌ
−Ｓｉ−Ｃｕ合金膜や積層膜を適用することができなか
った。
化・高集積化に伴い配線の微細化とスルーホールの微細
化が進んでいる。前者の配線の微細化はエレクトロマイ
グレーションやストレスマイグレーションの対策として
Ａｌ−Ｓｉ−Ｃｕ合金の配線やＡｌ−Ｓｉ−Ｃｕ合金と
高融点金属（タングステン，窒化チタン，チタン等）の
積層配線の適用が要請されている。しかし従来の技術で
は微細加工が困難であるので、上層Ａｌ配線としてＡｌ
−Ｓｉ−Ｃｕ合金膜や積層膜を適用することができなか
った。
【０００７】すなわちＡｌ−Ｓｉ−Ｃｕ合金膜や積層膜
の場合は、ドライエッチングの前にフォトレジスト膜の
変形を防止するため、ＵＶ光による処理を行なう必要が
ある。さらにＡｌ合金膜の腐食対策のため、ドライエッ
チングの直後にフォトレジスト膜を残したまま熱処理
し、塩素を除去する必要がある。ところが、図４（ａ）
に示すように、ＵＶ光処理，熱処理及びドライエッチン
グによって、上層Ａｌ配線上のフォトレジスト膜の硬化
が内部に及ぶため、従来の有機系剥離剤では硬化レジス
ト膜９Ａを除去できない。このため図４（ｂ）に示すよ
うに、Ｏ2 プラズマを用い酸化除去（灰化）すると、下
層のポリイミド樹脂膜４がエッチングされるという膜減
りの問題がある。
の場合は、ドライエッチングの前にフォトレジスト膜の
変形を防止するため、ＵＶ光による処理を行なう必要が
ある。さらにＡｌ合金膜の腐食対策のため、ドライエッ
チングの直後にフォトレジスト膜を残したまま熱処理
し、塩素を除去する必要がある。ところが、図４（ａ）
に示すように、ＵＶ光処理，熱処理及びドライエッチン
グによって、上層Ａｌ配線上のフォトレジスト膜の硬化
が内部に及ぶため、従来の有機系剥離剤では硬化レジス
ト膜９Ａを除去できない。このため図４（ｂ）に示すよ
うに、Ｏ2 プラズマを用い酸化除去（灰化）すると、下
層のポリイミド樹脂膜４がエッチングされるという膜減
りの問題がある。
【０００８】後者のスルーホールの微細化に対して既に
ハーフミクロンレベルの加工が要請されているが、従来
の技術では困難であった。すなわち、スルーホールを形
成するためにフォトレジスト膜をマスクとして、ＳＦ6
＋Ｏ2 またはＣＦ4 ＋Ｏ2 を用いて異方性ドライエッチ
ングを行う必要がある。ところが図３（ｂ）に示したよ
うに、レジスト表面に硬化層７が形成されるため従来の
有機系の剥離剤でのフォトレジスト膜の除去は困難にな
る。このため従来の技術では図３（ｃ）に示したよう
に、Ｏ2 プラズマで等方性ドライエッチングを行ない硬
化層７を除去する必要があるが、この時ポリイミド樹脂
膜４もエッチングされるためスルーホール５の幅が広が
り、精度の良いスルーホールが形成できないという問題
がある。
ハーフミクロンレベルの加工が要請されているが、従来
の技術では困難であった。すなわち、スルーホールを形
成するためにフォトレジスト膜をマスクとして、ＳＦ6
＋Ｏ2 またはＣＦ4 ＋Ｏ2 を用いて異方性ドライエッチ
ングを行う必要がある。ところが図３（ｂ）に示したよ
うに、レジスト表面に硬化層７が形成されるため従来の
有機系の剥離剤でのフォトレジスト膜の除去は困難にな
る。このため従来の技術では図３（ｃ）に示したよう
に、Ｏ2 プラズマで等方性ドライエッチングを行ない硬
化層７を除去する必要があるが、この時ポリイミド樹脂
膜４もエッチングされるためスルーホール５の幅が広が
り、精度の良いスルーホールが形成できないという問題
がある。
【０００９】
【課題を解決するための手段】第１の半導体装置の製造
方法は、半導体基板の一主面上に第１の金属配線を形成
する工程と、全面にポリイミド樹脂膜からなる層間絶縁
膜を形成したのちパターニングしスルーホールを形成す
る工程と、前記層間絶縁膜上に金属膜を形成したのちフ
ォトレジスト膜をマスクにしてパターニングし第２の金
属配線を形成する工程と、前記フォトレジスト膜からな
るマスクを有機アミンを含有する剥離剤で除去する工程
とを含むものである。
方法は、半導体基板の一主面上に第１の金属配線を形成
する工程と、全面にポリイミド樹脂膜からなる層間絶縁
膜を形成したのちパターニングしスルーホールを形成す
る工程と、前記層間絶縁膜上に金属膜を形成したのちフ
ォトレジスト膜をマスクにしてパターニングし第２の金
属配線を形成する工程と、前記フォトレジスト膜からな
るマスクを有機アミンを含有する剥離剤で除去する工程
とを含むものである。
【００１０】第２の半導体装置の製造方法は、半導体基
板の一主面上に金属配線を形成する工程と、全面にポリ
イミド樹脂膜からなる層間絶縁膜を形成したのちフォト
レジスト膜からなるマスクを用いてパターニングし層間
絶縁膜にスルーホールを形成する工程と、前記フォトレ
ジスト膜からなるマスクを有機アミンを含有する剥離剤
で除去する工程とを含むものである。
板の一主面上に金属配線を形成する工程と、全面にポリ
イミド樹脂膜からなる層間絶縁膜を形成したのちフォト
レジスト膜からなるマスクを用いてパターニングし層間
絶縁膜にスルーホールを形成する工程と、前記フォトレ
ジスト膜からなるマスクを有機アミンを含有する剥離剤
で除去する工程とを含むものである。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
る。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
【００１２】はじめに図１（ａ）に示すように、拡散工
程済みの半導体基板１に化学気相成長によりリンガラス
層２を堆積したのち、スパッタにより厚さ１μｍのアル
ミニウム合金膜を堆積し、フォトレジスト膜をマスクと
してドライエッチングして下層Ａｌ配線３を形成する。
次で回転塗布法により層間絶縁膜として厚さ１．５μｍ
のポリイミド樹脂膜４を全面に形成したのち、窒素ガス
雰囲気で４００℃、１時間の熱処理を行なう。
程済みの半導体基板１に化学気相成長によりリンガラス
層２を堆積したのち、スパッタにより厚さ１μｍのアル
ミニウム合金膜を堆積し、フォトレジスト膜をマスクと
してドライエッチングして下層Ａｌ配線３を形成する。
次で回転塗布法により層間絶縁膜として厚さ１．５μｍ
のポリイミド樹脂膜４を全面に形成したのち、窒素ガス
雰囲気で４００℃、１時間の熱処理を行なう。
【００１３】次に図１（ｂ）に示すように、フォトレジ
スト膜をマスクとしてＳＦ6 およびＯ2 の混合ガスを用
いた異方性ドライエッチングによりスルーホール５を形
成する。このときＳＦ6 の流量を２０ＳＣＣＭ、Ｏ2 の
流量を２０ＳＣＣＭとし、チャンバー内圧力を５Ｐａ、
印加電力を３００Ｗとした。
スト膜をマスクとしてＳＦ6 およびＯ2 の混合ガスを用
いた異方性ドライエッチングによりスルーホール５を形
成する。このときＳＦ6 の流量を２０ＳＣＣＭ、Ｏ2 の
流量を２０ＳＣＣＭとし、チャンバー内圧力を５Ｐａ、
印加電力を３００Ｗとした。
【００１４】次に図１（ｃ）に示すように、スパッタに
より厚さ１μｍのＡｌ−Ｓｉ−Ｃｕ合金膜を堆積し、次
でフォトレジスト膜を形成しパターニングしたのち、Ｕ
Ｖ光により処理を行って重縮合し硬化させる。さらにＣ
ｌ2 ，ＣＦ4 ，ＢＣｌ3 の混合ガスを用いた反応性イオ
ンエッチングにより上層Ａｌ配線８を形成する。このと
きＣｌ2 の流量を２０ＳＣＣＭ，ＣＦ4 の流量を２０Ｓ
ＣＣＭ，ＢＣｌ3 の流量を１５０ＳＣＣＭとし、チャン
バー内圧力を１５Ｐａ，印加電圧を８００Ｗとした。チ
ャンバーから出したあと、Ａｌ−Ｓｉ−Ｃｕ合金膜が腐
食し易いので、直ちに大気中で２００℃３０分の熱処理
を行ない、基板に残留した塩素を除去する。以上の工程
により上層Ａｌ配線上のフォトレジスト膜は硬化レジス
ト膜９となる。
より厚さ１μｍのＡｌ−Ｓｉ−Ｃｕ合金膜を堆積し、次
でフォトレジスト膜を形成しパターニングしたのち、Ｕ
Ｖ光により処理を行って重縮合し硬化させる。さらにＣ
ｌ2 ，ＣＦ4 ，ＢＣｌ3 の混合ガスを用いた反応性イオ
ンエッチングにより上層Ａｌ配線８を形成する。このと
きＣｌ2 の流量を２０ＳＣＣＭ，ＣＦ4 の流量を２０Ｓ
ＣＣＭ，ＢＣｌ3 の流量を１５０ＳＣＣＭとし、チャン
バー内圧力を１５Ｐａ，印加電圧を８００Ｗとした。チ
ャンバーから出したあと、Ａｌ−Ｓｉ−Ｃｕ合金膜が腐
食し易いので、直ちに大気中で２００℃３０分の熱処理
を行ない、基板に残留した塩素を除去する。以上の工程
により上層Ａｌ配線上のフォトレジスト膜は硬化レジス
ト膜９となる。
【００１５】次に図１（ｄ）に示すように、有機アミン
を含有する剥離剤で硬化レジスト膜９を除去する。
を含有する剥離剤で硬化レジスト膜９を除去する。
【００１６】このように第１の実施例によれば、有機ア
ミンを含有する剥離剤を用いているので、硬化レジスト
膜を容易に除去できるため、従来のようにポリイミド樹
脂膜がエッチングされることはない。
ミンを含有する剥離剤を用いているので、硬化レジスト
膜を容易に除去できるため、従来のようにポリイミド樹
脂膜がエッチングされることはない。
【００１７】つぎに本発明の第２の実施例について、図
２（ａ）〜（ｄ）を参照して説明する。
２（ａ）〜（ｄ）を参照して説明する。
【００１８】はじめに図２（ａ）に示すように、第１の
実施例と同様に、拡散工程済みの半導体基板１に化学気
相成長によるリンガラス層２を堆積し、スパッタにより
厚さ１μｍのアルミニウム合金を堆積し、フォトレジス
ト膜をマスクとしてドライエッチングして下層Ａｌ配線
３を形成する。次で回転塗布法により厚さ１．５μｍの
ポリイミド樹脂膜４を形成したのち、窒素ガス雰囲気で
４００℃１時間の熱処理を行なう。
実施例と同様に、拡散工程済みの半導体基板１に化学気
相成長によるリンガラス層２を堆積し、スパッタにより
厚さ１μｍのアルミニウム合金を堆積し、フォトレジス
ト膜をマスクとしてドライエッチングして下層Ａｌ配線
３を形成する。次で回転塗布法により厚さ１．５μｍの
ポリイミド樹脂膜４を形成したのち、窒素ガス雰囲気で
４００℃１時間の熱処理を行なう。
【００１９】次に図２（ｂ）に示すように、フォトレジ
スト膜６をマスクとしてＳＦ6 およびＯ2 の混合ガスを
用いた異方性ドライエッチングによりスルーホール５を
形成すると、フォトレジスト膜６の表面に硬化層７が形
成される。
スト膜６をマスクとしてＳＦ6 およびＯ2 の混合ガスを
用いた異方性ドライエッチングによりスルーホール５を
形成すると、フォトレジスト膜６の表面に硬化層７が形
成される。
【００２０】次に図２（ｃ）に示すように、有機アミン
を含有する剥離剤でフォトレジスト膜６と硬化層７を除
去する。つぎに図２（ｄ）に示すように、スパッタによ
り厚さ１μｍのＡｌ−Ｓｉ−Ｃｕ合金膜を堆積する、次
でフォトレジスト膜をマスクとし、Ｃｌ2 ，ＣＦ4 ，Ｂ
Ｃｌ3 の混合ガスを用いた反応性イオンエッチングによ
りＡｌ−Ｓｉ−Ｃｕ合金膜をパターニングし、上層Ａｌ
配線８を形成して多層配線を完成させる。
を含有する剥離剤でフォトレジスト膜６と硬化層７を除
去する。つぎに図２（ｄ）に示すように、スパッタによ
り厚さ１μｍのＡｌ−Ｓｉ−Ｃｕ合金膜を堆積する、次
でフォトレジスト膜をマスクとし、Ｃｌ2 ，ＣＦ4 ，Ｂ
Ｃｌ3 の混合ガスを用いた反応性イオンエッチングによ
りＡｌ−Ｓｉ−Ｃｕ合金膜をパターニングし、上層Ａｌ
配線８を形成して多層配線を完成させる。
【００２１】本第２の実施例においても、スルーホール
形成用のマスクであるフォトレジスト膜６及び硬化層７
を有機アミンを含有する剥離剤で除去しているため、ポ
リイミド膜４がエッチングされることはない。このため
精度の良いスルーホールを形成することができる。
形成用のマスクであるフォトレジスト膜６及び硬化層７
を有機アミンを含有する剥離剤で除去しているため、ポ
リイミド膜４がエッチングされることはない。このため
精度の良いスルーホールを形成することができる。
【００２２】尚、上記実施例では上層配線にＡｌ−Ｓｉ
−Ｃｕ合金膜を用いた場合について説明したが、Ａｌ−
Ｓｉ−Ｃｕ合金膜と、ＷやＴｉ等の高融点金属膜との積
層膜を用いてもよい。
−Ｃｕ合金膜を用いた場合について説明したが、Ａｌ−
Ｓｉ−Ｃｕ合金膜と、ＷやＴｉ等の高融点金属膜との積
層膜を用いてもよい。
【００２３】
【発明の効果】以上説明したように本発明は、層間絶縁
膜としてのポリイミド樹脂膜上のアルミニウム配線形成
とスルーホール形成に使用したフォトレジスト膜を、有
機アミンを含有する剥離剤を用いて除去するため、従来
のようにフォトレジストの硬化膜を除去するためのＯ2
プラズマ処理が不要になり、層間絶縁膜の膜減りがなく
なる。更に、精度の良いスルーホールの形成が可能にな
ると共に工程が短縮されるという効果がある。
膜としてのポリイミド樹脂膜上のアルミニウム配線形成
とスルーホール形成に使用したフォトレジスト膜を、有
機アミンを含有する剥離剤を用いて除去するため、従来
のようにフォトレジストの硬化膜を除去するためのＯ2
プラズマ処理が不要になり、層間絶縁膜の膜減りがなく
なる。更に、精度の良いスルーホールの形成が可能にな
ると共に工程が短縮されるという効果がある。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図である。
チップの断面図である。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図である。
チップの断面図である。
【図３】従来例を説明するための半導体チップの断面図
である。
である。
【図４】従来例を説明するための半導体チップの断面図
である。
である。
１ 半導体基板 ２ リンガラス層 ３ 下層Ａｌ配線 ４ ポリイミド樹脂膜 ５ スルーホール ６ フォトレジスト膜 ７ 硬化層 ８ 上層Ａｌ配線 ９，９Ａ 硬化レジスト膜
Claims (3)
- 【請求項１】 半導体基板の一主面上に第１の金属配線
を形成する工程と、全面にポリイミド樹脂膜からなる層
間絶縁膜を形成したのちパターニングしスルーホールを
形成する工程と、前記層間絶縁膜上に金属膜を形成した
のちフォトレジスト膜をマスクにしてパターニングし第
２の金属配線を形成する工程と、前記フォトレジスト膜
からなるマスクを有機アミンを含有する剥離剤で除去す
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 半導体基板の一主面上に金属配線を形成
する工程と、全面にポリイミド樹脂膜からなる層間絶縁
膜を形成したのちフォトレジスト膜からなるマスクを用
いてパターニングし層間絶縁膜にスルーホールを形成す
る工程と、前記フォトレジスト膜からなるマスクを有機
アミンを含有する剥離剤で除去する工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項３】 第２の金属配線がアルミニウム−シリコ
ン−銅合金配線またはアルミニウム−シリコン−銅合金
膜と高融点金属膜とを積層した配線である請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28722592A JPH06140521A (ja) | 1992-10-26 | 1992-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28722592A JPH06140521A (ja) | 1992-10-26 | 1992-10-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140521A true JPH06140521A (ja) | 1994-05-20 |
Family
ID=17714668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28722592A Pending JPH06140521A (ja) | 1992-10-26 | 1992-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140521A (ja) |
-
1992
- 1992-10-26 JP JP28722592A patent/JPH06140521A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287406B2 (ja) | 半導体装置の製造方法 | |
| JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| US5792672A (en) | Photoresist strip method | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| JPH03156927A (ja) | アルミ・メタライゼーションのパターン形成方法 | |
| JPH06208993A (ja) | 半導体装置の製造方法 | |
| JP2001118842A (ja) | 半導体装置とその製造方法 | |
| JP3084910B2 (ja) | 配線形成法 | |
| US6103457A (en) | Method for reducing faceting on a photoresist layer during an etch process | |
| JPH0685074A (ja) | 多層相互接続導体パターン製造方法 | |
| WO2003073498A1 (fr) | Procede de production d'un dispositif semiconducteur | |
| US20040048203A1 (en) | Method of manufacturing a semiconductor device for high speed operation and low power consumption | |
| JPH06140521A (ja) | 半導体装置の製造方法 | |
| US20050106856A1 (en) | Dual damascene process flow for porous low-k materials | |
| JP4646346B2 (ja) | 電子デバイスの製造方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP2917610B2 (ja) | 多層配線の形成方法 | |
| JP3603296B2 (ja) | 半導体装置の製造方法 | |
| JPH0653134A (ja) | 半導体装置の製造方法 | |
| KR100467817B1 (ko) | 반도체 소자의 금속배선 부식 방지방법 | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| JP2937537B2 (ja) | パターン形成方法 | |
| JP2757618B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990622 |