JPS61140150A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61140150A JPS61140150A JP26171784A JP26171784A JPS61140150A JP S61140150 A JPS61140150 A JP S61140150A JP 26171784 A JP26171784 A JP 26171784A JP 26171784 A JP26171784 A JP 26171784A JP S61140150 A JPS61140150 A JP S61140150A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- semiconductor device
- contact hole
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はコンタクトホール等の加工方法に関する。
ＩＣ，Ｌ、ＳＩ等の半導体デバイスの集積度の向上およ
び多機能化にともない素子間相互配線及びゲート電極配
線の交差は避けられず、多層配線技術が不可欠となって
いる。
び多機能化にともない素子間相互配線及びゲート電極配
線の交差は避けられず、多層配線技術が不可欠となって
いる。
最も一般的な相互配線技術は、金属材料（Ｉυたとえば
アルミニウムとポリシリコン（８） 、 （９）とを組
み合わせた第４図の構造を用いた方法である。絶縁層α
ωには５ｉＯｒｔ−用いることが多いが他ζこＳｉＮ、
Ｐ８Ｑ等も使用される。ポリシリコンはりんまた“はボ
ロン等の不純物をドープすることで比抵抗を１〜２Ｘ
１０Ωのまで低減しであるが、不純物の固容限によりそ
れ以下の比抵抗を得ることはできない。この値はアルミ
ニウムの比抵抗１０ ０のと比較すると、かなり大きい
値であり配線が長くなると、配線ζこおける電圧降下が
無視できなくなり半導体デバイスの特性に悪影響を及ぼ
す。 。
アルミニウムとポリシリコン（８） 、 （９）とを組
み合わせた第４図の構造を用いた方法である。絶縁層α
ωには５ｉＯｒｔ−用いることが多いが他ζこＳｉＮ、
Ｐ８Ｑ等も使用される。ポリシリコンはりんまた“はボ
ロン等の不純物をドープすることで比抵抗を１〜２Ｘ
１０Ωのまで低減しであるが、不純物の固容限によりそ
れ以下の比抵抗を得ることはできない。この値はアルミ
ニウムの比抵抗１０ ０のと比較すると、かなり大きい
値であり配線が長くなると、配線ζこおける電圧降下が
無視できなくなり半導体デバイスの特性に悪影響を及ぼ
す。 。
また配線の交差部分では絶縁層に段差があるため、金属
配線が細くなり高抵抗化してしまう。あるいは段切れを
起こし電気的接続がとれなくなってしまうことがある。
配線が細くなり高抵抗化してしまう。あるいは段切れを
起こし電気的接続がとれなくなってしまうことがある。
この段切れを防止するためには絶縁層表面の凹凸をフォ
トレジスト等により埋めた後プラズマエツチング処理を
行なうことで絶縁層表面を平滑化する方法があるが、そ
の平滑化プロセスには高度な技術を喪する。
トレジスト等により埋めた後プラズマエツチング処理を
行なうことで絶縁層表面を平滑化する方法があるが、そ
の平滑化プロセスには高度な技術を喪する。
また５ｉｎ２の残留応力はＳｉに対して約１０倍とかな
り大きく、このことは前述の段切れの問題とともに、３
層以上の多層配線技術の実現を困難なものとしている。
り大きく、このことは前述の段切れの問題とともに、３
層以上の多層配線技術の実現を困難なものとしている。
さらに、相互配線間の容量二〇は配線の交差部分の面積
をＳ、同じく交差部分の絶縁層の厚さをｄおよび絶縁材
料の誘電率をＣとすればＣ＝ｔＳ／ｄで与えられるが、
この容量は寄生容量であるため半導体デバイスの特性に
悪影響を及ぼす。この容量を低減するためには■εを小
さくする■Ｓを小さくする■ｄを大きくするの３つの方
法が考えられるが■εは材料により決まるため自由に変
えることが出来ず■Ｓを小さくすることは配線を細くす
ることを意味しその結果配線が高抵抗化することで逆に
半導体デバイスの特性の劣化を紹くことになる。したが
って実際的な方法としては絶縁層の膜厚を厚くすること
で容量低減を計ることになるが、５ｉｎ２等の材料で厚
い絶縁層を形成することは容易ではない。
をＳ、同じく交差部分の絶縁層の厚さをｄおよび絶縁材
料の誘電率をＣとすればＣ＝ｔＳ／ｄで与えられるが、
この容量は寄生容量であるため半導体デバイスの特性に
悪影響を及ぼす。この容量を低減するためには■εを小
さくする■Ｓを小さくする■ｄを大きくするの３つの方
法が考えられるが■εは材料により決まるため自由に変
えることが出来ず■Ｓを小さくすることは配線を細くす
ることを意味しその結果配線が高抵抗化することで逆に
半導体デバイスの特性の劣化を紹くことになる。したが
って実際的な方法としては絶縁層の膜厚を厚くすること
で容量低減を計ることになるが、５ｉｎ２等の材料で厚
い絶縁層を形成することは容易ではない。
以上の多層配線技術に関する各種の問題点を解決するた
めに金属材料たとえばアルミニウムのみによる多層配線
を用いることで配線における電圧降下を無視できる程度
に低減し、また絶縁層の材料に有機高分子材料たとえば
ポリイミドを用いることで■絶縁層表面を十分に平滑化
し■絶縁層の残留応力を十分に低減し■絶縁層の膜厚を
容易に厚くするという多層金属配線技術が開発されつつ
ある。
めに金属材料たとえばアルミニウムのみによる多層配線
を用いることで配線における電圧降下を無視できる程度
に低減し、また絶縁層の材料に有機高分子材料たとえば
ポリイミドを用いることで■絶縁層表面を十分に平滑化
し■絶縁層の残留応力を十分に低減し■絶縁層の膜厚を
容易に厚くするという多層金属配線技術が開発されつつ
ある。
本発明は、多層金属配線技術における有機高分子材料た
とえばポリイミドを用いた絶縁層の形状加工たとえばコ
ンタクトホールの形成に関する。
とえばポリイミドを用いた絶縁層の形状加工たとえばコ
ンタクトホールの形成に関する。
従来の有機高分子材料絶縁層の形状加工法はウェットエ
ツチングを使用したものと、ドライエツチングたとえば
反応性イオンエツチングを使用したものとに大別される
。
ツチングを使用したものと、ドライエツチングたとえば
反応性イオンエツチングを使用したものとに大別される
。
ウェットエツチング正こよる形状加工方法の場合、たと
えばコンタクトホールの形状は第５図のようになる。ウ
ェットエツチングは等方性エツチングのためコンタクト
ホールには約４５°のテーパーがつき第２層金属（６）
の段切れが発生しにくい構造となっている。しかしウェ
ットエツチングの加工精度は悪く、半導体デバイスの高
密度化にともなうコンタクトホール寸法の微細化に対応
できないという欠点を持つ。
えばコンタクトホールの形状は第５図のようになる。ウ
ェットエツチングは等方性エツチングのためコンタクト
ホールには約４５°のテーパーがつき第２層金属（６）
の段切れが発生しにくい構造となっている。しかしウェ
ットエツチングの加工精度は悪く、半導体デバイスの高
密度化にともなうコンタクトホール寸法の微細化に対応
できないという欠点を持つ。
一方ドライエツチングたとえば反応性イオンエツチング
による形状加工の場合、コンタクトホールの形状は第６
図のよう番どなる。ドライエツチングの場合は加工精度
上の問題はなく、半導体デバイスの高率変化にも十分対
応できる。しかしドライエツチングたとえば反応性イオ
ンエツチングは異方性エツチングであるためコンタクト
ホールは半導体デバイス表面に対して垂直に形成されテ
ーパーはつかずしたがって絶縁層（５）が厚い場合には
第２層金属（６）の段切れが発生し易いという欠点を持
つ。この欠点を解決するためにドライエツチングたとえ
ば反応性イオンエツチングの各種条件を適当に設定する
ことでコンタクトホールにテーパーを形成することは可
能であるが、絶縁層（５）が厚くコンタクトホールが深
い場合には反応性イオンエツチングによるテーパーエツ
チングの実現は困難である。
による形状加工の場合、コンタクトホールの形状は第６
図のよう番どなる。ドライエツチングの場合は加工精度
上の問題はなく、半導体デバイスの高率変化にも十分対
応できる。しかしドライエツチングたとえば反応性イオ
ンエツチングは異方性エツチングであるためコンタクト
ホールは半導体デバイス表面に対して垂直に形成されテ
ーパーはつかずしたがって絶縁層（５）が厚い場合には
第２層金属（６）の段切れが発生し易いという欠点を持
つ。この欠点を解決するためにドライエツチングたとえ
ば反応性イオンエツチングの各種条件を適当に設定する
ことでコンタクトホールにテーパーを形成することは可
能であるが、絶縁層（５）が厚くコンタクトホールが深
い場合には反応性イオンエツチングによるテーパーエツ
チングの実現は困難である。
また反応性イオンエツチングでは半導体デノイイスを高
電界中でエツチングするために半導体デバイスに電気的
ダメージを与えることになる。
電界中でエツチングするために半導体デバイスに電気的
ダメージを与えることになる。
本発明は多層金属配線技術における有機高分子材料たと
えばポリイミドを用いた絶縁層の形状加工たとえばコン
タクトホール形成の従来方法の欠点を改良したもので、
半導体デバイスの高密度化に対応可能であり、かつ金属
配線の段切れがなく電気的ダメージの少ない高い歩留ま
りを得ることができる半導体デバイスを提供することを
目的とする。
えばポリイミドを用いた絶縁層の形状加工たとえばコン
タクトホール形成の従来方法の欠点を改良したもので、
半導体デバイスの高密度化に対応可能であり、かつ金属
配線の段切れがなく電気的ダメージの少ない高い歩留ま
りを得ることができる半導体デバイスを提供することを
目的とする。
本発明は、有機高分子材料たとえばポリイミドを使用し
た絶縁層の形状加工たとえばコンタクトホール形成にお
いて、ウェットエツチングとドライエツチングたとえば
反応性イオンエツチングとを併明することで半導体デバ
イスの高密度化に対応可能でありかつ金属配線の段切れ
が起こりにくく、また電気的ダメージの少なく高い歩留
りを得られる半導体デバイスを提供する。
た絶縁層の形状加工たとえばコンタクトホール形成にお
いて、ウェットエツチングとドライエツチングたとえば
反応性イオンエツチングとを併明することで半導体デバ
イスの高密度化に対応可能でありかつ金属配線の段切れ
が起こりにくく、また電気的ダメージの少なく高い歩留
りを得られる半導体デバイスを提供する。
反応性イオンエツチングを用いた有機高分子絶線層の形
状加工たとえばコンタクトホールの形成によれば加工精
度は良く、半導体デバイスの高密度化に対応可能であり
、また反応性イオンエツチングの各種条件を適当に設定
することでテーパーのついたコンタクトホール形成も不
可能ではないことはすでに述べた。しかし前述のとうり
反応性イオンエツチングのみによるテーパーエツチング
は技術的に困難なばかりでなく、反応性イオンエツチン
グ自体が半導体デバイスに与える電気的ダメージにより
歩留りが低下するという問題がある。
状加工たとえばコンタクトホールの形成によれば加工精
度は良く、半導体デバイスの高密度化に対応可能であり
、また反応性イオンエツチングの各種条件を適当に設定
することでテーパーのついたコンタクトホール形成も不
可能ではないことはすでに述べた。しかし前述のとうり
反応性イオンエツチングのみによるテーパーエツチング
は技術的に困難なばかりでなく、反応性イオンエツチン
グ自体が半導体デバイスに与える電気的ダメージにより
歩留りが低下するという問題がある。
この電気的ダメージは、エツチング面積が等しければ第
３図のようにエツチング量に比例する。したがって有機
高分子材料絶縁層を厚くすることで金属配線間の容量を
低減しあるいは絶縁層表面を平滑化して金属配線の段切
れを防止しようとすれば、逆に半導体デバイスの受ける
電気的ダメージが増大し歩留りが低下してしまう。
３図のようにエツチング量に比例する。したがって有機
高分子材料絶縁層を厚くすることで金属配線間の容量を
低減しあるいは絶縁層表面を平滑化して金属配線の段切
れを防止しようとすれば、逆に半導体デバイスの受ける
電気的ダメージが増大し歩留りが低下してしまう。
一方、ウェットエツチングにおいては電気的ダメージを
受けることはなく、またそのエツチングの等方性により
容易にテーパーエツチングを行なうことが出来るが、加
工精度が悪く半導体デバイスの高密度化に対応できない
。
受けることはなく、またそのエツチングの等方性により
容易にテーパーエツチングを行なうことが出来るが、加
工精度が悪く半導体デバイスの高密度化に対応できない
。
本発明によれば有機高分子材料たとえばポリイミドを用
いた絶縁層の形状加工たとえばコンタクトホールの形成
において、まずウェットエツチングを行なった後にドラ
イエツチングたとえば反応性イオンエツチングを行なう
ことで容易にテーパーエツチングを行ない金属配線の段
切れを防止し、また、反応性イオンエツチング時間の短
縮により電気的ダメージを低減し、したがって高い歩留
りを得ることができかつ加工精度が良く、半導体デバイ
スの高密度化にも対応できるような半導体デバイスを得
ることができる。
いた絶縁層の形状加工たとえばコンタクトホールの形成
において、まずウェットエツチングを行なった後にドラ
イエツチングたとえば反応性イオンエツチングを行なう
ことで容易にテーパーエツチングを行ない金属配線の段
切れを防止し、また、反応性イオンエツチング時間の短
縮により電気的ダメージを低減し、したがって高い歩留
りを得ることができかつ加工精度が良く、半導体デバイ
スの高密度化にも対応できるような半導体デバイスを得
ることができる。
本発明による有機高分子材料たとえばポリイミドを用い
た絶縁層の形状加工たとえばコンタクトホール形成の具
体的な方法を第２図（ａ）〜（ｅ）を用いて説明する。
た絶縁層の形状加工たとえばコンタクトホール形成の具
体的な方法を第２図（ａ）〜（ｅ）を用いて説明する。
第１層金属電極３及び第１層金属配線（４）の形成され
た半導体デバイス上に有機高分子材料たとえばボリイミ
′ドを用いた絶縁層（５）を形成する。
た半導体デバイス上に有機高分子材料たとえばボリイミ
′ドを用いた絶縁層（５）を形成する。
次に絶縁層（５）の形状加工たとえばコンタクトホール
形成のためのマスクとなる層（７）を形成しく第２図（
ａ） ’） 、マスク層（刀の形状加工を行なう（第２
図（ｂ））。
形成のためのマスクとなる層（７）を形成しく第２図（
ａ） ’） 、マスク層（刀の形状加工を行なう（第２
図（ｂ））。
ただしこのマスク層（力の材料はウェットエツチング、
ドライエツチングのいずれにおいてもエツチングされな
いような材料でなければならない。
ドライエツチングのいずれにおいてもエツチングされな
いような材料でなければならない。
ここまでの工程は従来の方法と全く同じである。
次に、ウェットエツチングを行なう（第２１ｍＣ））。
この際、コンタクトホールにはテーパーが形成され半導
体デバイスにも電気的ダメージはない。この段階では第
１層金属電極（３）上は、絶縁材料におおわれておりこ
のままでは第１層金属電極と第２層金属とは電気的番こ
接続されない。
体デバイスにも電気的ダメージはない。この段階では第
１層金属電極（３）上は、絶縁材料におおわれておりこ
のままでは第１層金属電極と第２層金属とは電気的番こ
接続されない。
ひきつづきドライエツチングたとえば反応性イオンエツ
チングを行なう（第２図（ｄ））これで第１層金属電極
（３）上の絶縁材料は完全に除去され、最後にマスク層
（７）をエツチングにより除去することでコンタクトホ
ールの形成が完了する。（第２図（ｅ））。
チングを行なう（第２図（ｄ））これで第１層金属電極
（３）上の絶縁材料は完全に除去され、最後にマスク層
（７）をエツチングにより除去することでコンタクトホ
ールの形成が完了する。（第２図（ｅ））。
コンタクトホール形成後に、第２層金属配線（６）を形
成することで多層金属配線プロセスを含む、半導体装置
の製造プロセスはすべて完了し第１図のとうりの構造を
持つ半導体装置を得る。
成することで多層金属配線プロセスを含む、半導体装置
の製造プロセスはすべて完了し第１図のとうりの構造を
持つ半導体装置を得る。
第１図は本発明に係る有機高分子材料を用いた半導体装
置の断面構成図、第２図は本発明に係る有機高分子材料
を用いた半導体装置の製造方法を示す断面構成図、第３
図はドライエツチングたとえば反応性イオンエツチング
におけるエツチング量と、半導体デバイスの受ける電気
的ダメージの関係を示す図、第４図は一般的な多層配線
技術を用いた半導体装置の断面構成図、第５図はウェッ
トエツチングのみによりコンタクトホールを形成した、
有機高分子材料を用いた半導体装置の断面構成図、第６
図はドライエツチングたとえば反応性イオンエツチング
のみによりコンタクトホールを形成した、有機高分子材
料を用いた半導体装置の断面構成図である。 図において、 １・・・多層配線工程前の半導体装置、２・・・絶縁層
、３・・・第１層金属電極、４・・・第１層金属配線、
５・・・有機高分子材料を用いた絶縁層、６・・・第２
層金属配線、７・・・マスク層、８・・・ポリシリコン
電極、９・・・ポリシリコン配線、１０・・・８ｉ０．
、８ｉＮ 、 Ｐ ＳＧ等を用いた絶縁層、１１・・
・金属配線。 代理人 弁理士 則 近 憲 佑（他１名）第 １
図 ′ｓ ２ ＠ 璃Ｚ図 （Ｌ：ｌ−） 渠り田 （Ｃン 一ζ 第 ３ 図 第 ４ 図
置の断面構成図、第２図は本発明に係る有機高分子材料
を用いた半導体装置の製造方法を示す断面構成図、第３
図はドライエツチングたとえば反応性イオンエツチング
におけるエツチング量と、半導体デバイスの受ける電気
的ダメージの関係を示す図、第４図は一般的な多層配線
技術を用いた半導体装置の断面構成図、第５図はウェッ
トエツチングのみによりコンタクトホールを形成した、
有機高分子材料を用いた半導体装置の断面構成図、第６
図はドライエツチングたとえば反応性イオンエツチング
のみによりコンタクトホールを形成した、有機高分子材
料を用いた半導体装置の断面構成図である。 図において、 １・・・多層配線工程前の半導体装置、２・・・絶縁層
、３・・・第１層金属電極、４・・・第１層金属配線、
５・・・有機高分子材料を用いた絶縁層、６・・・第２
層金属配線、７・・・マスク層、８・・・ポリシリコン
電極、９・・・ポリシリコン配線、１０・・・８ｉ０．
、８ｉＮ 、 Ｐ ＳＧ等を用いた絶縁層、１１・・
・金属配線。 代理人 弁理士 則 近 憲 佑（他１名）第 １
図 ′ｓ ２ ＠ 璃Ｚ図 （Ｌ：ｌ−） 渠り田 （Ｃン 一ζ 第 ３ 図 第 ４ 図
Claims (1)
- 多層金属配線の絶縁層材料に有機高分子材料を使用し
た半導体装置において絶縁層の加工にウェットエッチン
グと異方性ドライエッチングを併用することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26171784A JPS61140150A (ja) | 1984-12-13 | 1984-12-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26171784A JPS61140150A (ja) | 1984-12-13 | 1984-12-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61140150A true JPS61140150A (ja) | 1986-06-27 |
Family
ID=17365725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26171784A Pending JPS61140150A (ja) | 1984-12-13 | 1984-12-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61140150A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563095A (ja) * | 1991-07-02 | 1993-03-12 | Nec Corp | 多層配線の形成方法 |
| KR100368090B1 (ko) * | 1995-09-14 | 2003-03-26 | 페어차일드코리아반도체 주식회사 | 비감광성폴리이미드수지절연막의콘택홀형성방법 |
-
1984
- 1984-12-13 JP JP26171784A patent/JPS61140150A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563095A (ja) * | 1991-07-02 | 1993-03-12 | Nec Corp | 多層配線の形成方法 |
| KR100368090B1 (ko) * | 1995-09-14 | 2003-03-26 | 페어차일드코리아반도체 주식회사 | 비감광성폴리이미드수지절연막의콘택홀형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6074456A (ja) | 異方性リアクテイブイオン・エツチングによつて凹部に配置されたパタ−ン、及びそれによつて戦策される高密度多層金属化集積回路 | |
| US5384483A (en) | Planarizing glass layer spaced from via holes | |
| JPH08293554A (ja) | ３層の誘電体層を有する半導体デバイス構造およびその製造方法 | |
| JP2924450B2 (ja) | 半導体装置 | |
| JPH0645330A (ja) | 集積回路の平坦化方法 | |
| JPS61140150A (ja) | 半導体装置の製造方法 | |
| JPS5936929A (ja) | 半導体装置の製造方法 | |
| JP3052892B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6286715A (ja) | 半導体装置の製造方法 | |
| JPS6386455A (ja) | 半導体装置 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS60231340A (ja) | 半導体装置の製法 | |
| JPH1167908A (ja) | 半導体装置およびその製法 | |
| JPS59214228A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS60756A (ja) | スル−ホ−ル | |
| JPS63275113A (ja) | 半導体装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS63208243A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS59163822A (ja) | 半導体装置の製造方法 | |
| JPS63122125A (ja) | 半導体装置の製造方法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 | |
| JPS60176230A (ja) | 半導体装置の製造方法 | |
| JPH06224196A (ja) | 半導体集積回路装置 |