JPS6074456A - 異方性リアクテイブイオン・エツチングによつて凹部に配置されたパタ−ン、及びそれによつて戦策される高密度多層金属化集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 絶縁体層を有する半導体デバイスに係るものであシ、特
定的には高密度多層金属化物を有する集積回路に係るも
のである。本発明はまた、とれらの半導体デバイス及び
集積回路の製造方法にも係るものである。

集積回路上のデバイスの数が増加するにつれてデバイス
の相互接続が複雑となり、単一の導電層だけでは対応相
互接続ノ４ターンを設けきれないことが多い。従って現
在の高密度集積回路では、必要とする相互接続を行なう
ためにａつ或はそれ以上の導電層を使用する必要を生じ
ており、これらのａつ或はそれ以上の導電層は電気的に
相互接続される小さい部分を除いて、電気絶縁層拠よっ
て分離されるようになっている。通常これらの相互接続
導電層は導電層或はラインの電気抵抗を低下きせるため
に金属で形成されている。

広く認識されている問題の７つは、例えば二重層デバイ
スにおいて第１の層の金属化・ぐターンによって形成さ
れるステップの上においては上側の層の金属の連続性と
誘電絶縁層の一体性とに信頼がおけないことである。こ
の問題は、あるステップの上に充分にＪｖい金属層上ス
）Ｌｚｘのない誘γｇ絶縁層とを維持することが困４）
１ｔであることから生ずるものである。更に、段の緑に
は＋１？イドを生じやすく、これらのボイドは不要物質
を捕捉して汚染及び信頼性の問題の因となりがちである
。

米国特許り，３乙θ，ｇ２３号に開示されている半導体
デバイスでは、第１の金属化ノリーンを第１の絶縁層内
に部分的に沈めることによってこの問題を解消しようと
している。第１の金属化・リーンの上面は第１の絶縁層
の上面と実質的に一致Ｉ一でいるように見える。第１の
金属化・リーン及び第１の絶縁層は第一の絶縁層によっ
て覆われ、第一の金属化・リーンがこの第一の絶縁／・
３の上に設けられる・しかしながら、第４の金属化・ぞ
ターンだけが第一の絶縁層を通って伸びている接点窓を
介して半導体ボデーの半導体ゾーンに接続はれている。

このデバイスの重大な欠陥は、第１の金属化・ぞターン
がどの能動半導体領域にも電気的に接続されていないこ
とである。これは、回路レイアウトの自由度が厳しく且
つ深刻に制限されることを意味している。高パッキング
密度のＶＬＳ　Ｉ回路においては、この制限は容易に許
容されるものではない。

別の欠陥は、アルミニウム金属層を７９ターンのアパー
チャによって形成されているみその中に沈着させるとい
う開示されている方法が、大きいアパーチャのみに適用
できることである。λマイクロメートル程度或はそれ以
下のジオメト＋７サイズを有する高密度回路においては
、ありふれた金属沈着技術を用いた開示方法では、みぞ
の中に沈着きせるアルミニウム内にボイドを生じかねな
い。

別の欠陥は、金属層を選択的に除去する一方で、充填で
れたみそは残すという上記特許に開示されている方法が
、この方法を制御することが困難であるために容易に再
現されないことである。

このデバイスの更に別の欠陥は、第一の金属層の平坦で
ない表面上に第３の層を沈着きせると上述したのと同じ
問題を生じることがら、λつの金属化層のみに限られる
ことである。

λつの導７１性相互接続層を用いる今日のデ・ぐイスに
典型的な別の問題は、小さい金属ピッチを限定すること
の困難さである。ここでビッヂとは、平面図で見た時の
金属ラインのｌ〕と隣接ライン間の間隔との和である。

小は月のピッチを１（１丈定するためＫ　ＩＪアフトフ
技術が用いられて来たが、プロセスを制御して再現性を
保証する上で重大な問題が存在している。例えば、リフ
トオフ技術を用いて達成できるピッチは３マイクロメー
トル以下にはならない。一般的に金属ラインの巾は・や
ターンを限定するフォトリトグラフィック技術によって
制限される。また導電層の厚みは、・ぞターン化された
金属が通過する段状の不連続部分によって制限される。

従って、集積回路には、金属相互接続を用いて複雑さと
生産高とを増すことが可能な構造及びプロセスに対する
要望が存在しているのである。

本発明の目的は、高密度多層金属化物を有する集積回路
を提供することである。詳述すれば、先行技術の諸問題
を避けるように改善された同一平面をなす接合電気半導
体・絶縁体層を提供することが本発明の目的である。本
発明の別の目的は、集積回路における高密度多層金属化
物製造方法を提供することである。

本発明は、半導体基材内の複数の半導体デバイスを相互
接続する高密度多層金属化物を得るためＫＪＡ方性リア
クティブイオン・エツチング（プレイリー＜ＰＲＡＩ［
Ｆ、＞と呼ぶ）によって凹部に配置式れたパターンを提
供する。第１の金属化層は、前記複数のデバイスを含む
暴利上に配置てれている第７の絶縁層の上部の凹部内に
配置される。この第１の金属化層は絶縁層の表面と同レ
ベルに揃えられている。との金属化ＪｒＪ４−ｉ、絶縁
層の下側部分に設けられる窓を通って伸びる中味のつオ
つだ接点によって選択されたデバイスに接続される。

第一の絶縁層が第１の層の上に配置され、第一の金属化
層がその上側部分の凹部内に配置され、この第一の金属
化層は第２の絶縁層の下側部分に設けられる接点を通し
て選択された領域内の第１の金属化層に接続される。ど
のような数のｌ（ｆ］加的な金属化層を設けることも可
能であり、これらの各層はそれぞれの絶縁層内の四部の
中に配置され、それぞれの絶縁層内の窓を通って伸びる
接点によって下側の層に接続される。

本発明はオだ、このような多層金属化集積回路を製造す
る方法をも提供する。本方法は先ず、ありふれた方法の
何れかによって製造されている枚数のデバイスを含む基
材をｒμ備することから始する。次で各絶縁層を実質的
に平ら々表面となし、金属化層をΩつの段階によって絶
縁層内の凹部内に配置する。即ち先ず絶縁層の第１の部
分を沈着せしめて複数の金属接点をその中に形成σぜ、
次で絶縁層の第２の部分を第１の部分の上に沈着させて
その中に金属化層を形成σせる。ジζ点及び金属化層Ｆ
ｉ＝それぞれの（第１或は第一の）絶縁１５４部分に接
点或は金属化の何れかに必要なパターンをエツチングし
；得られた表面上に金属層を沈着させて隣接する段の間
に形成されている凹みを充填し；低粘度フォトレジスト
を流し込んで金属層の表面を平坦にし；形成式れた金属
の突出部分の面までフォトレジストを選択的に且つ指向
的にエツチングし、それによって金！ｆ％層の凹みには
フォトレジストの一部が充填されて残でれるようにし；
形成された絶縁層部分の突出部分の面寸で金属を選択的
に且つ指向的にエツチングし、それによって金属で充填
されたエツチング済パターンを残し：そして充填ハれた
凹み上に残されているフォトレジストを除去することに
よって形成させるのである。好オしくけ、選択的及び指
向的（即ち異方性）エツチングはりアクティブイオン・
エラチャによって遂行する。

本発明によって提供はれる高密度多層金属化物は、ノク
ツキング密度を高めることができ、また基相上に能動成
分を配置する際の設計自由度を大きくすることができる
という長所を有している。

上述の方法によれば一マイクロメートル程度或はそれ以
下のｌ］の金属化ラインを製造することが可能であり、
従ってピッチの小ざい金属化パターンを得ることができ
る。

各層に本発明のａ段階プロセスを用いることによって、
ステップ上に金属或は絶縁体の層を均一に沈着させると
いう先行技術の問題が避けられ；誘電体層の各部分を同
一平面をなしている複合金属・絶縁体表面上に沈着させ
ることから、ステップ上に誘電体を沈着させる際の先行
技術のストレス関連問題も避けられる。

以下の添附図面を参照しての説明から本発明が明確に理
解されるであろう。

第１Ａ図乃至第１Ｉ図は、本発明の金属化層の製造方法
の諸段階を示すものである。

第１Ａ図に示す半導体基材１ｏは複数の領域即ちデバイ
ス１２（以下「領域」と呼ぶ）を有している。簡略化す
るために、暴利１ｏの上面は完全に平坦であるものとし
て示しであるが、後述するように平坦である必要はない
。基材１ｏはｒルマニウム、ＩＪＩ−Ｖ週列化合物或は
絶縁体のスラブからなっていてよい。本例では基材は適
当にドープされたシリコンであり、半導体領域１２はＮ
或はＰドープ−Ａれたシリコンのように、適切に分離さ
れているＰ或はＮドープされた領域からなっている。基
材１０の上面には平坦化材料が沈着その他のありふれた
方法によって施されている。例えば、硼燐酸塩硝子（Ｂ
ＰＳＧ）誘電材料を沈着させ、次で好ましくは約ワθ０
％の温度で流動させて下に横たわる基材１０の上面に存
在している凹凸を平坦にする。この平坦化材料は、第１
■図及び第２図を参照して後述するように、層１４Ａ及
び１４Ｂからなる第７の絶縁層１４の第７の部分１４Ａ
として用いられる。ＢＰＳＧフィルム内の硼素と燐の重
量％は、好ましくは約ｌＩチとする。

次に、第１Ｂ図に示すように、第１の群の相互に同一平
面をなしている道１６を、ありふれたフォトリトグラフ
ィック・マスキング及びエツチングによって、或は化学
的エツチング、プラズマ・エツチング、或は本例におい
て好ましいものとしてリアクティブイオン・エツチング
によって形成する０ 次で、アルミニウム基合金（即ち、アルミニウム・銅、
アルミニウム・シリコン、アルミニウム・シリコン・銅
或はアルミニウム（シリコンを含むか或は含まない）／
バリヤ金属ザンドウィップー利料のような金属層１８を
公知の半導体技術によって沈着でせる。この層１８は第
１Ｃ図に示しである。金属化層１８の厚みは道１６の深
さよりも大きいか、或はそれらの深さに等しくシ、本例
では約０．７マイクロメードルとしてあて）。後述−す
るように、最終的に残される金属層」８の部分だけが道
１６内に沈着されるものであるから、；、ｍ　ｊ　６か
ら伸びて道１６の上縁を覆う金属月利の部分によって形
成されるステップを覆うことに関して心配する必要はな
い。

金属層Ｉ８は沈着させられる表面のプロファイルと一致
するので、道１６上に凹みを形成するようになる。第７
１）図に示すように、好すしくは低粘度材料の層を金属
層Ｊ８上に沈着させて、この低粘度材料２０で運上の凹
みを充填し上面を平坦にする。例えば、カリフォルニア
州のＫＴＩケミカルズ社から市販されているＫＴＩ　Ｐ
ＯＦＩ　ＩＴフオトレソストを金属層１８上に配置し、
流動σせてコ、θマイクロメートル厚の層とする（凹み
の領域は凹みの深ざに等しい分だけ厚くなる）。

第１Ｅ図は、例えばカリフォルニア州のアゾライド・マ
デリアルズ製モデルＡ　Ｍ　Ｅ　ｇ／／θのようなりア
クティブイオン・エラチャを用いて低粘度層２０の層部
分をエツチングして除去した様を示している。リアクテ
ィブイオン・エツチングはエツチング段階の特性を制御
するのに用いられる。

リアクティブイオン・エラチャに用いられるガス及び動
作パラメータは、必要とされる量の異方性（即ち異なる
方向に対するエッチ速度の変化）と、選択性（即ち異な
る詞料に対するエッチ速度の変化）とが得られるように
選択される。この段階においては、異方性及び選択性は
、ある１９みのフォトレジスト層２０を均一に除去して
、第１Ｅ図に示すように、フオトレ・クスト層２０の残
された部分によってステップを埋められた金属層１８が
平らな複合層を形成するように選択される。リアクティ
ブイオン・エツチングの異方性は表面へのイオンの入射
角の関数である。この場合には入射イオンは基材表面に
対して直角であり、＊！を出され／こ表面を層として効
果的に「研磨」シて行くが、基材表面に平行な方向には
殆んどエツチングを行なわない。フオトレジス）・の選
択性エツチング／Ｌ￥４１・ば、好ましくは１０θｃｃ
　７分のガ゛ス？ｌｊ　（＋１、／左θミリ）ルの圧力
、及び７００ワツトの１１八方向高周波電力を条件とす
る酸素ガスによって達成され、この条件下でｌ”ｌ：Ｋ
ＴＩ　Ｐｏｓ　Ｔｌフオトレレノト２０に対して／１１
０θＡ／分のエツチング速度が得られ、金属１８のエツ
チングは実り１的に行なわれない。リアクティブイオン
・エツチングによる異方性エツチング、及びフ第１・レ
ノストと金に４トの間の高選択性の組合せによって、フ
ォトレノスト２０は均一層状に除去きれ、金属層１８の
上面がフォトレノス）　ＩＣ４２０と金属層１８との界
面において露出されると自然なエツチング停止がイ）ら
ｉする。エツチングの監視にはレーザ端点検出韻毛二用
いることが好オしい。これは、金属層１８の凹み部分内
をフォトレジスト２０によって充填し続けるために、金
属層の上面が露出した時にエツチングを停止させるよう
に行なうのである。これによって第１Ｅ図に示すような
構造が得られる。

次に、リアクティブイオン・エツチングによって、第１
Ｆ図に示すように、道１６以外の領域から金属層１８を
除去する。即ち、今度はエツチングの選択性を金属１８
はエツチングして除去するがフォトレジスト２０は除去
しないように選択し、再びリアクティブイオンの異方特
性を用いて露出表面に直角な方向にエツチングを行なわ
せる。この例では、リアクティブイオン・エッチｙは、
これもアゾライド・マテリアル製のモデルＡＭＥｇｉ３
ｏを用いることが好ましい。ここでは金属層】８はアル
ミニウム・シリコン／ＴＩＷサンドウィッチ構造である
。必要な選択性は、アルミニウム・シリコンをエツチン
グするのにＢ（Ｊ３＋Ｃ１２混合体を、次でＴＩＷをエ
ツチングし贋食を防ぐためにＣＦ４＋Ｏ２混合体を用い
ることによって得ている。

順方向高周波電力は９左Ｏワツト、圧力は２０ミリトル
であシ、またガス流量は／／！；ＣＣ／分（ＢＣｌ、）
、ノＯｃｃ　７分（Ｃ１２）、／θＣＣＺ分（ＣＦ４）
、及び３　ｃｃ　７分（０２）であり、これによって典
型的には、３．！；　：　／のアルミニウム：ＫＴＩＰ
ｏｓｌＩフォトレジストのエツチング速度比が得られる
。プロセスのこの段階におけるリアクティブイオン・エ
ツチングの異方性及び選択性は、金属層１８の層状の均
一エツチング、及び誘電層１４Ａの上面が金属層１８と
絶縁層１４の部分１４Ａとの界面において露出した時（
第１Ｆ図）の自然なエツチング停止をも与えるようにな
る。誘電層１４Ａの表面が露出したことを監視し、その
時に異方性エツチングを停止させるのに、この場合もレ
ーザ端点検出器を用いる。

道１６の領域上に残されたフォトレジスト領域２０は、
例えば乾式或は湿式のフォトレジストストリップ操作に
よって除去して第１Ｇ図に示すように金属で充填された
７組の中味のつまった道１６を残し、これらの道を金属
接点１９として使用する。各金属接点１９の上面は絶縁
部分１４Ａと一致しており、このようにして得られた構
造の複合上面は８７０図に示すように平坦である。

第７Ｈ図を参照する。第１の絶縁層１４の第一の部分１
４Ｂを先ず沈着させ、次で、例えば第１Ｃ図乃至第１Ｇ
図に関して説明した手順を反覆する等の異方性エツチン
グ及び一連の処理段階を使用するととによって、先行層
に影響を与えることなく絶縁部分１４Ｂ内に第１の金属
化パターン２２を形成させる。第１工図に示すように、
これによって第１の金属化ノ！ターン２４が限定はれ、
第１の複合絶縁層１４（層１４Ａ及び１４Ｂからなる）
内に部分的に埋込まれたようになる。第７の金属化層２
４の上面は第１の絶縁層１４の上面と連続するように一
致しているので、連続した平坦な複合表面が形成される
。

Ｎ或はＰドープした多結晶質シリコンのような他の導電
性材料も凹部内に配置された金属化層として使用できる
ことに注目されたい。

以上で第１の金属化層或は領域２４及び相互に同一平面
をなしている接点１９Ａ及び１．９Ｂが設けられたこと
になる。第１Ａ図乃至第１工図に関して説明した手順を
反覆することによって、各金属化層を電気的に絶縁して
いるストレスのない誘電層を有する高密度多層金属化集
積回路を実現することが可能となる。

各金属化層が完全に凹部内に配置されており、複合平坦
層の一部となっているので、隣接する金属化層内の金属
ラインの相対的なレイアウトに関する処理制限は存在し
ない。従って各金属化層のレイアウトを最適化すること
が可能であシ、隣接する層内の金属ラインは互に任意の
角度で交叉させることができる。

第１Ａ図乃至第１Ｉ図に示す方法によって形成され凹部
内に配置された金属化ノぞターンの金属ラインの巾（平
面図で見て）は、巾広い開口上の材料２０の調和を考慮
して、通常は平坦な上面を維持することが妨げられるの
で、約１５マイクロメートル或はそれ以下に制限でれる
。高密度多層金属化システムにおいて下方に配置される
全ての金属化パターンはこの技術によって凹部内に配置
することができ、通常は巾広い金属化ラインを必要とし
ないローカル信号のための相互接続として使用される。

最後の金属化パターンは、巾広い金属化ラインを必要と
する電力母線及び結合用パッドであシ、これらはありふ
れた方法によって形成させることができる。

第一図は本発明の原理を用いた集積回路の例である。簡
略化のために、１つのデバイス、即チ半分埋込まれた電
界酸化物８を有する３層金属化ＭＯＳデバイスのみを示
しである。デバイスはＰ型基材１０、ダート誘電体１Ｊ
１及びＮ＋ンース１２Ａ及びＮ＋ドレイン１２Ｂのよう
な半導体デバイス領域からなっている。Ｎ＋ドーゾした
多結晶質シリコンゲート１２Ｃ及び相互接続導体１２Ｄ
のような導電性層或は領域も回路の他の部分（図示せず
）に接続するために設けられている。

この例では、３つの金属化物の層２４（領域２４Ａ及び
２４Ｂで示す）、２８（領域２８Ａ及び２８Ｂで示す）
、及び３４（領域３４Ａ及び３４Ｂで示す）は誘電体層
１４．２６及び３ｏによって絶縁されている。これら３
つの金属量はそれぞれ相互に同一面をなしている中味の
つまった接点１９（接点１９Ａ及び１９Ｂで示す）、２
５接点２５Ａ及び２５Ｂで示す）、及び３２（接点３２
Ａ及び３２Ｂで示す）の組によって接続されている。第
３の金属化層３４けありふれた金属沈着及びエツチング
方法によって図示のように形成させることができる。第
１及び第一の金属化層２４及び２８は主として信号接続
に用いられ、第３の金属化層３４は電力母線及び結合用
パッドとして用いる。

どの金属層の所定領域でも、介在金属層内に配置されて
いる複数の相互に同一面をなす接点及び接点パッドを用
いることによって、他のどの金４層の所定領域にも接触
σぜることか可能である。

例えば第２図において、右側に示されている導電領域１
２Ｄは接点１９Ｂを通して金属層２４の領域２４Ｂに接
続され、この金属）＠　２４　Ｂは集積回路の他の部分
まで続いている。またこの金属層２４の領域２４Ｂはそ
の上の絶縁／Ｗ　２６内の相互に同一面をなしている接
点２５Ｂ１金属層２８内に設けられてい、るパッド２８
Ｂ１及び絶縁層３０内の相互に同一面をなしている接点
３２Ｂを通して金属層３４の領域３４Ｂに接続されてい
る。パッド２８Ｂ１及びそれに類似の他の／４’ツドの
断面は、眉間の揃えを容易にするために対応接点２４Ｂ
或は３２Ｂの断面よりも大きくすることが好ましい。

第一図には各層の表面が平坦でない、即ち凹凸があるこ
とを誇脹して示しであるが、これは、本発明の長所を得
るには各層、或は対応する部分が完全に平坦である必要
がないことを典型的に示している。何れの場合にも、先
行技術の表面の不連続性、及びそのためにステップをカ
バーする諸問題が排除されていることは明白である。換
言すれば本発明においては「平坦な表面」とはステップ
或は不連続を伴なわない連続表面を意味するのに用いら
れ、公称平面から逸脱した連続表面をも含むものとする
。この種類の平坦な表面は各層をコ段階のプロセスで沈
着させることによって得られる。即ち、第１の段階はあ
る層とその下の層との間の接触を限定するのに用いられ
、第一の段階はその金属化層を限定するのに用いられる
。これによって各層毎に平坦な表面が得られるか、或は
少なくとも不連続部分のない表面が得られるので、集積
回路上に設りることかできる層の数が本発明のプロセス
によって制限されることはない。

本発明の方法の長所の／っは、リアクチイスイオン・エ
ツチングプロセスを用いることによって、極めて細い金
属ラインを限定し正確に維持できることである。これは
、維持できるライン分解能がプロセスによって制限され
るような前記米国特許り、３／、０．ｇ２３号に開示さ
れている方法と対比的である。

本発明が上述の例に限定式れるものでないことは明白で
ある。基材１０は半分埋込まれているか成は完全に埋込
まれているか何れかの電界酸化物を有する複数のＭＯＳ
トランジスタを含んでいてよい。またＰＮ接合アイソ１
ノージョン或は酸化物アイソレーションの何れかを有す
る複数の集積バイポーラトランジスタからなっていても
よい。変形トシてダルマニウム、ガリウム砒素、シリコ
ン・オン・インシュレータ、或はシリコン・、］−７・
サファイアのよう外信の半導体材料を開始基材として用
いてもよい。

尚業者ならば本発明の思想及び範囲から逸脱することな
く、上述の好ましい実施例に他の変更も明白であろう。

従って本発明はこれらの実施例のみに限定でれるもので
はないことを理解きれたい。

【図面の簡単な説明】

第１Ａ図乃至第１Ｉ図は、本発明の多層金属・絶縁体処
理中に理想的に平坦な基材上に複合した理想的に同一平
面をなす導電性・絶縁層パターンを形成する諸段階を断
面で示すものであり、そして 第２図は典型的な多層金属化の断面を示すものであって
、本発明の原理を実施した集積回路内の単一　６’）　
Ｍ　ＯＳ　ｊ’バイスと、（図示のために誇張して）種
々の層が理想的な平面から逸脱していても滑らかな複合
表面が得られることとを示すものである。 ８・・・・・・・・・電界酸化物、】０・・・　・・・
半導体Ｘ利、１】・・・・・・・・・ゲート銹電体、　
１２・・・・・・・半導体領域（ｆバイス）、１４　、
２６　、３　（１・山川・・絶縁層、１６・・・・・・
・・・　道、１８・ｌ・・・・・・　金属層、１９・・
・・・・・・・金属接点、２０・・・・・曲低粘度相料
暦、　２２，２４．２８．３４・・・・・・・・・金属
化パターン。 図面のｌ′Ｊ□１．Ｇ’Ｃ白１゛１にだロリなし）ｆ弓
ｇｒ、ｉＡ５ 、Ｆ″ｉｃ１：ｉＢ。 Ｆ”ｉｔ７．ｉｃ。 Ｆ”１−ｃｌ：　ｉ、Ｄ。 Ｆ″１ｃｌｉＥ。 Ｆ”ｉｇ＝　ｉ　Ｆ □ｉｇｌσ ｆ今ｆＩＨ ３、補正をする宿 事イノ１との関係　（１１願人 ４、代理人 氏　名（！’ｉ！１９５）弁ｌ１ｌ１１“　中　利　稔
５、　？＋Ｉｉ正命令の１−１４でｊ　昭和５９年０刀
２５１１］　涜　？！ｉ！　ｊＥ　：’： ３袖ｉＥをする−）イ 事イ１１との関係　出　１の１　友 ４、代　哩　人 ）（、名（ニー・旧狂））イ「１甲ヒ　１１す・１４．
；、　、、’、’：”’、’）５？１ｌｉｉＩ″命令の
１１イーＩ　自　づに特許請求の範囲 （］）隼積回路のチップの表面に平らな導体−絶縁層を
形成する方法において、 （イ）築積回路のチップの表面に絶縁層を形成し、（０
）　このｆＧ縁層に凹所を形成Ｕ７、Ｃ！９　この凹所
を埋めるに十分な厚み一＼絶縁Ｊ丙上に導電材料の旧を
沈着して導電Ｈに凹所を残し、 に）（］）導電層の凹所の」二になる１ｚ域のマスク材
料の旧の厚めがマスク旧の他の区域よりも大きくなるよ
うに導電層の」−にマスク材ネ・ｌの層を沈着し、そし
て （２）　マスク材料のＩＦをエツチングし、て導電層の
凹所の」二になる区域外の区域では導電層の爪面を露出
し、マスク４．ｌ′Ｆ＋が導電層の凹所の１−になる区
域に残るようにする ことによりマスクを形成し、そして に）導電層の露出面を工・７チングして絶′ｇ！ｉ、ｆ
ｆｆの凹所の区域外の区域の導電層の部分を除いて、導
電材料で埋めた凹所を絶縁層に残す 諸段階から成ることを特徴とする方法。 （２）集稍同１７３の基材が基本面を形成し、そし２て
導電層をエツチングする段階が基本面に、］１七直な方
向におけ、す〕異方性：ｌ−ノナングにより実施される
特許請求の範囲第１項に記載の方法。 に（）集積ｒ１羽ｍ０基板が基本面を形成し７、土−し
て−マスク旧をエツチングするｅ：　ｌ！！’ｉカリに
本面に東直な方向における異カ性エツチングにまり大ｈ
（１！される特許請求の範囲第１頃に記載の方法。 （４）　マスク祠ネｌが低粘度のレジストであり　そＬ
２て“マスク材利の層を沈着する段階がフ１５砧１１旧
？ｈチップの表面にレジス１をスピン塗市する’ｔＩＩ
’　ｎ’ｌ’　請求の範囲第１項に記載の方法。

Claims (1)

1. 【特許請求の範囲】 （１）少なくとも７つの半導体領域を有する半導体基材
   ； 前記基材の７つの表面上に位置し、実質的に平坦な上面
   を有する電気絶縁材料の層；前記絶縁層の凹部内に配置
   されていて、上面が前記絶縁層の上面と同一平面をなす
   所定パターンを有している導電性材料の層；及び前記導
   電層の所定領域と前記半導体領域のある部分との間に配
   置され、一部が前記絶縁層内の対応する道の中に配置さ
   れている少なくとも１つの電気接点 を具備する半導体デバイス。 （２）　前記導電層及び前記接点にボイドがないことを
   特徴とする特許請求の範囲／に記載の半導体デバイス。 （３）少なくとも７つの半導体デバイスを有する半導体
   基材； 前記基材の７つの表面上に位置し、実質的に平坦な上面
   を有する電気絶縁材料の第１の層：前記第１の絶縁層の
   凹部内に配置されていて、上面が前記第１の絶縁層の上
   面と同一平面をなす第１の所定ツヤターンを有している
   第１の導電性材料の層； 前記第１の導電層の所定領域と前記デバイスの半導体領
   域との間に配置され、一部が前記第１の絶縁層内の対応
   する道の中に配置されている少なくとも７つの電気接点
   ； 前記第１の絶縁層と第１の導電層の上面によって与えら
   れる複合平坦表面の上に配置されている第一の絶縁材料
   の層； 前記第ａの絶縁層の凹部内に配置〃されていて、前記第
   一の絶縁層によって前記第１の導電Ｉ？〜から絶縁され
   、上面が前記第一の絶縁層の」二面と同一平面をなす第
   一の所定・ぞターンを有し、第一の複合平坦表面を与え
   る第一の導電性材料の層；及び 前記第一の導電層の所定領域と前記第１の導電層の対応
   領域との間に配置され、前記第一の絶縁層内の対応する
   道の中に形成されている少なくとも７つの電気接点 を具備する集積回路。 （４）半導体領域を有する複数の半導体デバイスが前記
   半導体基材内に配置され、複数の電気接点が前記第１の
   導電性材料の層と前記半導体デバイスの前記領域との間
   に配置され、そして複数の電気接点が前記第一の導電性
   材料の層の所定領域と前記第１の導電性材料の層の対応
   領域との間に配置されていることを特徴とする特許請求
   の範囲３に記載の集積回路。 （５）前記第１の絶縁層が、複合表面を平坦化するため
   の流動可能な材料手段を備えていることを特徴とする特
   許請求の範囲３に記載の集積回路。 （６）前記第１のパターンによって与えられる導電性ラ
   インが任意に選択可能な角度で前記第一の・やターンに
   よって与えられる導電性ラインを横切っていることを特
   徴とする特許請求の範囲３に記載の集積回路。 （７）前記第１及び第」の導電性・ぐターンの最小ライ
   ン中がスマイクロメートル以下であることを特徴とする
   特許請求の範囲３に記載の集積回路。 （８）前記第１及び第一の導電層及び前記電気接点には
   ゼイドがないことを特徴とする特許請求の範囲３に記載
   の集積回路。 （９）　前記第一の導電層及び第一の絶縁層の一トに配
   置されている少なくとも７つの附加的絶縁層をも備え、
   前記附加的絶縁層が前記附加的絶縁層と接している附加
   的導電層を有し；更に前記附加的導電層を前記第λの導
   電層の所定領域に接続する複数の電気接点をも備えてい
   ることを特徴とする特許請求の範囲３に記載の集積回路
   。 （１０）　前記第１及び第一の導電・七ターンの少なく
   とも一方が金属からなっていることを特徴とする特許請
   求の範囲３に記載の集積回路。 ｆｉｌｌ　前記第１及び第一の導電ノぞターンの少ガく
   とも一方がドープされたポリシリコン材料からなってい
   ることを特徴とする特許請求の範囲３に記載の集積回路
   。 （＋２１　前記第１及び第一の導電・ぐターンの一方が
   金属以外の導電性材料からなっていることを特徴とする
   特許請求の範囲３に記載の集積回路。 ＯＪ　表面上に複数のデバイスを有する基材；前記基材
   の上に配置されている複数の絶縁層；及び 所定の・やターンを有する複数の導電層を具備し；前記
   の各導電層が対応絶縁層内に部分的に埋込寸れていてそ
   れぞれの絶縁層によって保持され、前記導電層の上面と
   対応絶縁層とが平坦な複合表面を与λ、前記各絶縁層が
   導電性材料で充填されている所定の接点道を有していて
   ７つの層の選択された領域とその下の選択された領域と
   を、或は前記７つの層が第１の層である場合には、前記
   デバイスの対応領域とを相互接続する接点を形成してい
   ることを特徴とする集積回路。 （！４）前記導電層の少なくとも７つの少なくとも７つ
   の領域が７つの層からその上のＥ′イの接点−ｆでの接
   点バンドを形成していることをｌ［Ｎ徴と−ｆ７）特Ｉ
   ｆ’Ｆ請求の範囲／３に記載の集積回路。 （１５１集積回路内の複数の絶縁層内に同一平面をなす
   同数の導電層を設ける方法であって ／）少なくとも７つの半導体デ／６イスをイ１する半導
   体基材を準備し； ２）前記半導体基材の７つの表面−ヒに絶縁層σ）第１
   の部分を設け； ３）前記絶縁層の第１の部分内に所定σ）領域に亘って
   接点道を開き； ｑ）前記接点道内に中味のつ貰った導電性接点充填材料
   を設け； Ｓ）前記第１の部分の上に前記絶縁層σ）第りσ）部分
   を設け； 乙）前記第一の玲４分内に第１σ）所定ノｅターンを開
   き；そして ７）前記第１の開かれたｉＲターン内に導１（（性／４
   ’ターン充填材料を設け、この導電性充填材の上面と前
   記第λの部分の上面とを同一表面ならしめる諸段階から
   なる方法。 （＋ｅ）　選択された数の導電層が形成される棟で段階
   、２）乃至７）を反覆する諸段階をも含むことを特徴と
   する特許請求の範囲７３に記載の方法。 ０η　前記第１の絶縁層の第１の部分を設ける段階が、
   その上面を平坦化するために硝子質材料を流し込むこと
   からなっていることを特徴とする特許請求の範囲／Ｓに
   記載の方法。 （国　前記中味のつまった導電性接点充填材料を設ける
   段階及び導電性パターン充填材料を設ける段階が、それ
   ぞれ： 対応する開放された絶縁層部分上忙導電層を沈着せしめ
   ； 前記導電層に対するマスクを設け； 前記導電層のマスクされていない部分が除去されるまで
   前記導電層を基材の面に対して直角方向に選択的にエツ
   チングし；そして 前記マスクを除去する 諸段階をも含んでいることをｑ′！ｆ徴とする特許請求
   の範囲／夕に記載の方法。 （Ｉｇｌ　前述選択性エツチング段階が、前記ｉ、Ｗ、
   Ｍ層の部分を優先的にエツチングする異方性エッチャン
   トによる導電層の９アクテイブイオン・エツチングから
   なっていることを特徴とする特Ｗ［舶来の範囲／ｇに記
   載の方法。 （２０）　前記りアクティブイオン・エッヂ′ング段階
   カ、絶縁層のエツチングよりも充分に大きい選択性を導
   電層のエツチングに与えるガス状異方性エッチャントを
   用いていることを特徴とする特許請求の範囲／９に記載
   の方法。 （２０集積回路内の複数の絶縁層内に同一平面をなす同
   数の導電層を設ける方法であって 複数の半導体デバイスを有する半導体基本Ａを準備し、
   ；セして 前記基材の７つの表面上に間隔をおいて町気的に相互接
   続さねている複数の導電層を設ける諸段階を含み；前記
   各層自体を： 前記表面上に７つの電気絶縁層の第１の部分を設け； 前記第１の部分の所定の位置に接点孔を開き；前記開か
   れた絶縁層部分上に第１の導電性柱材の層を沈着させ； 低粘度レジスト材料を流し込んで前記導電層の表面を平
   坦化し； 前記導電層の上面１で下方に前記レジスト材材を異方的
   に且つ選択的にエツチングし；前記第１の絶縁部分の上
   面寸で下方に前記導電層を異方的に且つ選択的にエツチ
   ングして前記導電性材料が充填された前記接点孔を残し
   ；＠記載１の部分及び充填されている接点孔の上に電気
   絶縁層の第一の部分を設け； 前記電気絶縁層の第２の絶縁部分内に所定のパターンを
   開き； 前記第一の絶縁部分内の開かれた・やターンの上に第一
   の導電性材料の層を沈着させ；低粘度レジスト材料を流
   し込んで前記第一の導電層の表面を平坦化し； 前記第一の導電層の上面１で下方に前記レジスト材料を
   異方的に且つ選択的にエツチングし；そして 前記第一の部分の上面１で下方に前記第一の導電層を異
   方的に且つ選択的にエツチングして前記導電付材料力・
   充填さ！７．たｆｉｆｆ記・９ターンを残す 諸段田によって形成させることを特徴とする方ンｌ二　
   。 ■　前記異方性及び選択性エツチング段階が、前記基材
   表面に直角な方向に指向性を与えるように、はつエツチ
   ングされる材ｔ１σ）エツチング速叩がエッチャントに
   露出でれる他の飼料のエツチング速度よりも充分に犬き
   くなる」二うに選択されたガス混合体を用いろリアクテ
   ィブイオン・エツチングからなっていることを特徴とす
   る４’！ｊ＋１！′Ｆ　請求の範囲、２／に記載の方法
   。