JP3565983B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP3565983B2
JP3565983B2 JP11567296A JP11567296A JP3565983B2 JP 3565983 B2 JP3565983 B2 JP 3565983B2 JP 11567296 A JP11567296 A JP 11567296A JP 11567296 A JP11567296 A JP 11567296A JP 3565983 B2 JP3565983 B2 JP 3565983B2
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
contact hole
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11567296A
Other languages
English (en)
Other versions
JPH09283518A (ja
Inventor
宏勇 張
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP11567296A priority Critical patent/JP3565983B2/ja
Priority to US08/835,729 priority patent/US7019385B1/en
Publication of JPH09283518A publication Critical patent/JPH09283518A/ja
Application granted granted Critical
Publication of JP3565983B2 publication Critical patent/JP3565983B2/ja
Priority to US11/293,111 priority patent/US7838968B2/en
Priority to US12/949,834 priority patent/US20110121325A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Description

【０００１】
【発明の属する利用分野】
本明細書で開示する発明は、薄膜トランジスタの構成に関する。またその作製方法に関する。
【０００２】
【従来の技術】
従来より、ガラス基板上や適当な絶縁表面上に形成される薄膜トランジスタが知られている。この薄膜トランジスタは、特にアクティブマトリクス型の液晶表示装置に利用するために開発されている。
【０００３】
アクティブマトリクス型の液晶表示装置は、マトリクス状に配置された数百×数百個の画素電極のそれぞれに薄膜トランジスタを接続し、画素電極に出入りする電荷をそれぞれの薄膜トランジスタで制御する構成を有している。
【０００４】
このアクティブマトリクス型の液晶表示装置の作製に当たっては、数万個以上の薄膜トランジタを少なくとも数センチ角以上あるガラス基板や石英基板上に形成する技術が必要とされる。
【０００５】
現状の技術においては、数センチ角以上の面積を有するガラス基板や石英基板上に単結晶珪素薄膜を形成することは不可能である。従って、一般には形成される珪素膜は非晶質珪素膜や多結晶珪素膜や微結晶珪素膜で代表される結晶性珪素膜となる。
【０００６】
非晶質珪素膜を用いた場合には、Ｐチャネル型が実用にならず、また高速動作を行わすことができないという問題がある。従って、非晶質珪素膜を用いた薄膜トランジスタでは、数ＭＨｚ以上の動作が要求される周辺駆動回路を構成することができない。
【０００７】
一方、多結晶珪素膜や微結晶珪素膜で代表される結晶性珪素膜を用いた場合には、Ｐチャネル型の薄膜トランジスタが実用になる。従って、ＣＭＯＳ回路を構成できる。また数ＭＨｚ以上の高速動作も可能となる。このことを利用すると、周辺駆動回路をアクティブマトリクス回路と同一基板上に集積化することができる。
【０００８】
しかし、結晶性珪素膜を用いた薄膜トランジスタは、その信頼性や特性のバラツキに問題がある。これは、表示される画像の画質の低下を招く要因となる。
【０００９】
この信頼性の問題や特性のバラツキの問題は、コンタクトホールの形成工程や活性層を構成する結晶性珪素膜の状態に不安定な要素があるためである。
【００１０】
一般に薄膜トランジスタに利用される層間絶縁膜としては、酸化珪素膜が知られている。しかし、酸化珪素膜には以下に述べるような問題がある。
【００１１】
酸化珪素膜はドライエッチング法におけるエッチングレートが低く、そのため実用になる程度のエッチングレートを得るためには、セルフバイアスを６００Ｖ程度と高めてエッチングする必要がある。これは、多層配線を形成する際に配線に誘起される電圧による静電破壊を多発させる要因となる。
【００１２】
また、セルフバイアスを高めてエッチングを行うので、エッチング状態が不安定になりやすく、プロセスマージンを確保することが困難であるという問題がある。
【００１３】
例えば、エッチング条件を工夫して、コンタクトホールの縁の部分をテーパー形状にするような工夫を行うことが困難であるという問題がある。
【００１４】
一般に結晶性珪素膜を用いて薄膜トランジスタの活性層を構成した場合、活性層に対する水素による終端化が必要になる。これは、結晶性珪素膜中における珪素の不対結合手を水素によって中和させることにより、電気的な物性を安定化させるために必要となる。
【００１５】
どのような薄膜トランジスタの形式えあっても活性層の形成の後に層間絶縁膜を形成する必要がある。
【００１６】
ここで、層間絶縁膜として酸化珪素膜を用いた場合には、活性層中に含まれる水素が離脱し易いという問題が生じる。これは酸化珪素膜では水素に対するバリア効果が弱いことに起因する。このことは、薄膜トランジスタの特性が不安定になってしまう大きな要因となる。
【００１７】
また、酸化珪素膜を層間絶縁膜に利用した場合、ドライエッチング時におけるエンドポイントの検出が困難であるという問題がある。一般に基板を保持するホルダーがステージには、石英治具が利用される。
【００１８】
この場合、ドライエッチング時に石英治具からエッチング雰囲気中に放出される酸化珪素成分が存在するために酸化珪素膜のエッチングの終了点を検出することが困難となる。
【００１９】
即ち、雰囲気中の酸化珪素成分を検出することで、酸化珪素膜のエッチングの終了点を明確に検出することが困難となる。
【００２０】
このことは、作製工程上の不安定要素を増やすことになる。
【００２１】
【発明が解決しようとする課題】
本明細書で開示する発明は、薄膜トランジスタの作製における困難性を排除し、高い生産歩留りでもって、特性の安定した薄膜トランジスタを提供することを課題とする。また、高い生産歩留りでもって、高い画質を安定して表示できるアクティイブマトリクス型の表示装置を提供することを課題とする。
【００２２】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
半導体でなる活性層と、
前記活性層上に形成された酸化珪素膜と、
前記第１の絶縁膜上に多層に形成された窒化珪素膜と、
を少なくとも有し、
前記酸化珪素膜はゲイト絶縁膜として機能し、
前記窒化珪素膜は層間絶縁膜として機能することを特徴とする。
【００２３】
多結晶の発明の構成は、
結晶性珪素膜で活性層を構成した薄膜トランジスタであって、
全ての層間絶縁膜を窒化珪素膜で構成したことを特徴とする。
【００２４】
窒化珪素膜を層間絶縁膜として利用することで、以下のような有意性が得られる。
【００２５】
まず第１にドライエッチングレートが高く、またセルフバイアスの電圧が１５００Ｖ程度と低くてよい。従って、エッチングを安定して行うことができ、またプロセスマージンを高くとることができる。
【００２６】
また水素に対するブロッキング効果が高いので、活性層中に含まれる水素の離脱を防ぐことができる。このことにより、薄膜トランジスタの特性の経時変化が生じにくいものとすることができる。
【００２７】
また比誘電率が高いので、層間絶縁膜を利用して容量を形成することが容易となる。特にアクティブマトリクス型の液晶表示装置においては、各画素に配置された薄膜トランジスタの出力に補助容量を接続する必要があり、この補助容量を層間絶縁膜を構成する窒化珪素膜でもって形成することは有用となる。
【００２８】
本明細書に開示する発明における層間絶縁膜を構成する窒化珪素膜の膜質は、内部応力が−５×１０９ 〜５×１０９（ｄｙｎ／ｃｍ２）の範囲にあることが好ましい。
【００２９】
これは、多層構造にした際に、膜の剥離が生じないようにするために重要となる。また、層間絶縁膜上に形成された電極や配線が剥離してしまうことを防止するために重要となる。さらに、応力に起因してコンタクト電極の断線や接触不良が発生してしまうことを防止するためにも重要な条件となる。
【００３０】
特に、層間絶縁膜上に画素電極を構成するＩＴＯ電極を形成する際には、ＩＴＯ電極の剥離を防止するために上記条件は重要なものとなる。
【００３１】
この応力の限定は、アクティブマトリクス領域が大面積化（大画面化に従ってアクティブマトリクス領域は大面積化する）するにしたがって、その重要性が大きくなる。
【００３２】
また、層間絶縁膜を構成する窒化珪素膜の内部応力を−５×１０９ 〜５×１０９（ｄｙｎ／ｃｍ２）の範囲とし、さらに全ての層において圧縮応力を有しているものとすることも有用である。これは、応力の働く方向を各層間絶縁膜において同じものとすることにより、膜の剥離を防止することに効果がある。また、配線やコンタクト電極の断線や接触不良を防止することに効果がある。
【００３３】
また同様の利用により、全ての層間絶縁膜において引っ張り応力を有しているものとすることも有用である。
【００３４】
また、層間絶縁膜を構成する窒化珪素膜の各層における内部応力のばらつきを±５０％以内とすることも有用である。このようにすることにより、各層の応力のバラツキに起因する
【００３５】
また、層間絶縁膜を構成する窒化珪素膜の膜質として、１／１０バッファードフッ酸に対するエッチングレートが３０〜１５００Å／ｍｉｎ の範囲にあるものを用いることは有用である。
【００３６】
他の発明の構成は、
窒化珪素膜を利用した半導体装置の作製方法であって、
気相法により窒化珪素膜を成膜する工程を有し、
成膜雰囲気中に水素を混合することにより成膜される窒化珪素膜の内部応力を−５×１０９ 〜５×１０９（ｄｙｎ／ｃｍ２）の範囲とし、かつ１／１０バッファードフッ酸に対するエッチングレートを３０〜１５００Å／ｍｉｎ の範囲とすることを特徴とする。
【００３７】
【実施例】
〔実施例１〕
本実施例は、アクティブマトリクス型の液晶表示装置の画素部分に配置される薄膜トランジスタの作製工程に関する。
【００３８】
図１〜図３に本実施例の薄膜トランジスタの作製工程を示す。まず図１（Ａ）に示すようにガラス基板１０１上に下地膜１０２として酸化珪素膜を３０００Åの厚さに成膜する。この酸化珪素膜は、プラズマＣＶＤ法またはスパッタ法によって成膜する。なお、下地膜としては酸化珪素膜を利用するのでもよい。
【００３９】
基板としては、ガラス基板１０１以外に石英基板や適当な絶縁膜が形成された基板（例えば半導体基板）を用いることができる。また、多層配線や多層構造を有する集積回路において、適当な絶縁膜を基体とすることもできる。
【００４０】
次に後に薄膜トランジスタの活性層を構成するための図示しない珪素膜の成膜を行う。ここでは、プラズマＣＶＤ法によって、５００Å厚の非晶質珪素膜を成膜する。非晶質珪素膜の成膜方法としては、減圧熱ＣＶＤ法を用いてもよい。
【００４１】
そして加熱処理およびレーザー光の照射を行い、非晶質珪素膜を結晶化させ、図示しない結晶性珪素膜を得る。
【００４２】
結晶性珪素膜を得たら、パターニングを行い、薄膜トランジスタの活性層１０３を形成する。そしてゲイト絶縁膜として機能する酸化珪素膜１０４を１０００Åの厚さにプラズマＣＶＤ法で成膜する。
【００４３】
さらにゲイト電極を構成するためのシリサイド材料（または金属材料）を成膜する。さらにそれをパターニングすることにより、ゲイト電極１０５と走査線（ゲイト線とも呼ばれる）１０６を形成する。図からは明らかではないが、一般にゲイト電極１０５は走査線１０６から延在して設けられる。
【００４４】
ゲイト電極および走査線を構成する材料としては、高濃度に不純物をドープして低抵抗化した珪素、各種シリサイド材料、アルミニウムやモリブデンで代表される金属材料から選ばれたものを用いることができる。
【００４５】
こうして図１（Ａ）に示す状態を得る。この状態において、不純物イオンの注入を行い、ソース領域とドレイン領域とを形成する。ここでは、Ｎチャネル型の薄膜トランジスタを作製するためにＰ（リン）イオンの注入をプラズマドーピング方法でもって行う。
【００４６】
不純物イオンの注入後、レーザー光または強光の照射を行い、不純物イオンの注入が行われた領域のアニールと活性化を行う。この工程は、加熱による方法を利用してもよい。
【００４７】
こうして、ソース領域１１、ドレイン領域１３、チャネル形成領域１２が自己整合的に形成される。
【００４８】
次に図１（Ｂ）に示すように第１の層間絶縁膜１０７として窒化珪素膜を３０００Åの厚さにプラズマＣＶＤ法でもって成膜する。この窒化珪素膜の厚さは３０００〜５０００Å程度とする。下記〔表１〕に窒化珪素膜の成膜条件の一例を示す。
【００４９】
【表１】
Figure 0003565983
【００５０】
〔表１〕におけるエッチングレートというのは、（株）橋本化成のＬＡＬ５００というウェットエッチング溶液を利用した際におけるものである。膜の内部応力は、水素の混合量を変化させることで行うことができる。
【００５１】
〔表１〕には、比較のために水素の雰囲気への混合を行わない成膜条件を示してある。なお、膜の内部応力やエッチングレートから見て、成膜雰囲気中への水素の混合を行わない場合に成膜された窒化珪素膜は、窒化珪素膜といえる状態にはないものと考えられる。
【００５２】
この窒化珪素膜の成膜の際に活性層４０３に対する水素化が同時に行われる。即ち、雰囲気させた水素とアンモニアの分解によって生じた水素がプラズマエネルギーによって活性化され、活性層中に侵入することによって、活性層４０３を構成する結晶性珪素膜に対する水素化アニールが行われる。
【００５３】
前述したように窒化珪素膜は水素に対してバリア効果を有している。従って、第１の層間絶縁膜１０７の成膜は、活性層４０３中に水素を閉じ込める効果を有しているといえる。
【００５４】
次にドライッチング法を用いて、第１の層間絶縁膜１０７にコンタクトホール１０８の形成を行う。（図１（Ｃ））
【００５５】
この工程におけるドライエッチングは、エッチングガスとしてＣＦ４ とＯ２ との混合ガスを用いたＲＩＥ法（リアクティブイオンエッチング法）を用いる。
【００５６】
この工程においては、酸化珪素膜１０４をエッチングストッパーとすることによって、過度のエッチングを防止することができる。
【００５７】
次にウエットエッチング法を用いて、酸化珪素膜１０４に１０８から延在したコンタクトホール１０９を形成する。換言すれば、コンタクトホール１０８の底部（酸化珪素膜１０４が露呈している）をさらにエッチングし、さらに続いてコンタクトホール１０９を形成する。
【００５８】
ここではフッ酸とフッ化アンモニウムと界面活性剤とを混合したエッチャントを用いてウェットエッチングを行う。
【００５９】
この酸化珪素膜１０４の除去によるコンタクトホール１０９の形成は、特にマスクを利用することなく行うことができる。即ち、コンタクトホール１０８の形成の際に利用したレジストマスクをそのまま利用して行うことができる。
【００６０】
また特にレジストマスクは存在しなくても、既に形成されているコンタクトホール１０８を利用して自己整合的にコンタクトホール１０９を形成することができる。
【００６１】
一般に、フッ酸系のエッチャントに対しては、酸化珪素膜のエッチングレートに比較して窒化珪素膜のエッチングレートは１／１０程度以下であるので、上記ような工程で窒化珪素膜のエッチングはほとんど問題とならない。
【００６２】
ここでは、コンタクトホール１０９を形成するのにウェットエッチングを利用する例を示した。しかし、ドライエッチングによる方法を用いてもよい。この場合、コンタクトホール１０８の形成に引き続いて、コンタクトホール１０９の形成を行えばよい。ただし、エッチングガスをＣＨＦ３ に変更してドライエッチングを行う必要がある。（図１（Ｄ））
【００６３】
図１（Ｄ）に示す状態を得たら、図２（Ａ）に示すように適当な金属材料を用いて、ソース電極またはソース領域にコンタクトするソース配線１１０を形成する。（図２（Ａ））
【００６４】
次に第２の層間絶縁膜１１１としてプラズマＣＶＤ法により窒化珪素膜を３０００Åの厚さに成膜する。この第２の層間絶縁膜を構成する窒化珪素膜の膜厚は、２０００Å〜５０００Åの間で選択すればよい。（図２（Ｂ））
【００６５】
この第２の層間絶縁膜の成膜条件は、第１の層間絶縁膜と同じ条件とする。なお、膜厚を変える場合は、膜厚に関係する条件のみを変更する。
【００６６】
次にドライエッチング法により、第１の層間絶縁膜１０７を構成する窒化珪素膜と第２の層間絶縁膜１１１を構成する窒化珪素膜とにコンタクトホール１１２の形成を行う。（図２（Ｃ））
【００６７】
このドライエッチングの条件は、図１（Ｃ）に示すコンタクトホール１０８の形成と同じ条件で行う。ただし、エッチングする厚さは異なるので、予備実験を行いエッチング時間は割り出す必要がある。
【００６８】
この工程においても酸化珪素膜１０４をエッチングストッパーとして利用することができる。
【００６９】
こうして図２（Ｃ）に示す状態を得る。そして、ウエットエッチング法により、コンタクトホール１１２の底部に露呈している酸化珪素膜１０４をエッチングする。こうしてコンタクトホール１１３を形成する。このコンタクトホール１１３の形成は、ドライエッチングによるものでもよい。
【００７０】
図２（Ｄ）に示す状態を得たら、画素電極を構成するためのＩＴＯ膜をスパッタ法で成膜し、さらにパターニングを施すことにより、画素電極１１４を形成する。（図３（Ａ））
【００７１】
さらにファイナル保護膜１１５を成膜する。この保護膜１１５も窒化珪素膜で構成する。（図３（Ｂ））
【００７２】
なお、図示しないが、保護膜１１５上には、液晶を配向させるための配向膜が形成され、さらに配向処理がなされる。
【００７３】
こうして、アクティブマトリクス型の液晶表示装置の画素部分に配置される薄膜トランジスタが完成する。
【００７４】
この薄膜トランジスタにおいては、層間絶縁膜として窒化珪素膜を利用しているので、ドライエッチングプロセスを利用したコンタクトホールの形成を高い再現性でもって行うことができる。
【００７５】
また、層間絶縁膜に利用した窒化珪素膜が活性層中に存在する水素を閉じ込める効果を呈するので、薄膜トランジスタの特性の不安定さや特性の経時変化を抑制することができる。
【００７６】
〔実施例２〕
本実施例は、実施例１に示す構成において、薄膜トランジスタにＬＤＤ（ライトドープドレイン）領域を配置した場合の例を示す。図４〜図６に本実施例の作製工程を示す。なお、実施例１と共通する部分の作製条件や詳細は実施例１の場合と同様である。
【００７７】
まずガラス基板４０１上に下地膜として酸化珪素膜４０２を３０００Åの厚さに成膜する。そして、図示しない非晶質珪素膜をプラズマＣＶＤ法で成膜する。さらに加熱処理とレーザー光の照射を併用した方法により、上記非晶質珪素膜を結晶化させ、図示しない結晶性珪素膜を得る。
【００７８】
上記の結晶性珪素膜をパターニングすることにより、図４（Ａ）の４０３で示される後に薄膜トランジスタの活性層となる島状の領域を形成する。
【００７９】
活性層４０３を形成したら、ゲイト絶縁膜として機能する酸化珪素膜４０４をプラズマＣＶＤ法により、１０００Åの厚さに成膜する。
【００８０】
さらにゲイト絶縁膜を構成する図示しないアルミニウム膜をスパッタ法により、４０００Åの厚さに成膜する。
【００８１】
このアルミニウム膜中には、後の工程においてヒロックやウィスカーが発生することを防止するためにスカンジウムを０．１ 重量％含有させる。ヒロックやウィスカーは、加熱工程において、アルミニウムの異常成長により形成される針状あるいは刺状の突起物のことである。
【００８２】
図示しないアルミニウム膜を成膜したら、パターニングを施すことにより、ゲイト電極４０５を形成する。また同時に走査線４０６を形成する。
【００８３】
次に陽極酸化を行うことにより、多孔質状の陽極酸化膜４０７と４０８を形成する。この多孔質状の陽極酸化膜４０７と４０８は、電解溶液中において、白金を陰極とし、他方アルミニウムでなるパターン４０５と４０６を陽極として、陽極酸化を行うことによって形成される。ここでは電解溶液として、蓚酸を３％含んだ水溶液を用いる。
【００８４】
この陽極酸化工程においては、陽極酸化時間を制御することで、多孔質状の陽極酸化膜を数μｍ程度まで成長させることができる。ここでは、５０００Åの厚さにこの多孔質状の陽極酸化膜を成長させる。
【００８５】
次に電解溶液として３％の酒石酸を含んだエチレングルコール溶液を用いて再度の陽極酸化を行う。この工程で４０９と４１０で示される陽極酸化膜が形成される。この陽極酸化膜は、バリア型の緻密な膜質を有している。
【００８６】
この緻密な膜質を有する陽極酸化膜４０９と４１０は、印加電圧によってその成長距離を制御することができる。ここでは、その膜厚を７００Åとする。この陽極酸化膜は最大で３０００Å程度まで成長させることができる。
【００８７】
この緻密な膜質を有する陽極酸化膜の膜厚を厚くした場合、その厚さの分で後にオフセットゲイト領域を形成することができる。有効なオフセットゲイト領域を形成するには、この緻密な陽極酸化膜の膜厚を２０００Å以上とすることが必要である。
【００８８】
またこの緻密な膜質を有する陽極酸化膜４０９と４１０は、電解溶液が多孔質状の陽極酸化膜中に進入するので、図４（Ａ）に示すような状態で形成される。
【００８９】
図４（Ａ）に示す状態を得たら、露呈した酸化珪素膜４０４を除去する。さらに酢酸と硝酸とリン酸とでなる混酸を用いて、多孔質状の陽極酸化膜４０７と４０８を選択的に除去する。
【００９０】
次に不純物イオンの注入を行う。ここでは、Ｎチャネル型の薄膜トランジスタを形成するためにＰイオンの注入を行う。この工程において、ソース領域４１、チャネル形成領域４２、低濃度不純物領域４３（ＬＤＤ領域）、ドレイン領域４４が自己整合的に形成される。（図４（Ｂ））
【００９１】
上記不純物イオンの注入後、レーザー光または強光の照射を行い、不純物イオンが注入された領域のアニールと活性化を行う。
【００９２】
そして第１の層間絶縁膜４１２を成膜する。ここでは、第１の層間絶縁膜４１２として、３０００Å厚の窒化珪素膜４１２をプラズマＣＶＤ法でもって成膜する。この窒化珪素膜は、その成膜雰囲気中に混合させる水素の量を制御することで、膜中における応力が５×１０９ 〜−５×１０９（ｄｙｎ／ｃｍ２）の範囲に納まるようにする。
【００９３】
この工程において、同時に活性層４０３の水素化が行われる。
【００９４】
こうして図４（Ｂ）に示す状態を得る。次にドライエッチング法によってコンタクトホール４１３を形成する。（図４（Ｃ））
【００９５】
こうして図４（Ｃ）に示す状態を得る。さらにウエットエッチングによって、酸化珪素膜４１１にコンタクトホール４１４を形成する。このコンタクトホール４１４の形成は、ドライエッチングによって行ってもよい。
【００９６】
こうして図４（Ｄ）に示す状態を得る。次に図５（Ａ）に示すようにソース電極４１５またはソース領域にコンタクトしたソース配線４１５を形成する。本実施例においては、この電極または配線は、チタン膜とアルミニウム膜とチタン膜との積層膜で構成する。（図５（Ａ））
【００９７】
次に第２の層間絶縁膜４１６として３０００Å厚の窒化珪素膜膜をプラズマＣＶＤ法でもって成膜する。この窒化珪素膜の成膜条件は、第１の層間絶縁膜４１２と同様な条件で行う。（図５（Ｂ））
【００９８】
次にドライエッチング法により、窒化珪素膜４１２と４１６とを貫いてコンタクトホール４１７の形成を行う。（図５（Ｃ））
【００９９】
次にウエットエッチングを行うことにより、ドレイン領域４４に達するコンタクトホール４１８を形成する。なお、このコンタクトホール４１８の形成は、ドライエッチング法によって行ってもよい。
【０１００】
こうして、第１及び第２の層間絶縁膜を貫いてドレイン領域４４に達するコンタクトホールを形成することができる。（図５（Ｄ））
【０１０１】
次に画素電極を構成するＩＴＯ膜を成膜し、さらにこれをパターニングすることにより、図６（Ａ）に示すように画素電極４１９を形成する。
【０１０２】
そして、フィイナル保護膜として酸化珪素膜４２０を成膜し、図６（Ｂ）に示す状態を得る。
【０１０３】
本実施例に示す薄膜トランジスタは、チャネル形成領域４２とドレイン領域４４との間に両領域間における電界強度を緩和させる機能を有する低濃度不純物領域４３が配置れている。この領域は、通常ＬＤＤ領域と称され、ＯＦＦ電流値を低減させるために有効なものとなる。
【０１０４】
本実施例に示す薄膜トランジスタは、画素電極４１９に蓄えられる電荷を保持する特性に優れたものとすることができ、より高い画質の表示を行う場合に有用なものとなる。
【０１０５】
〔実施例３〕
本実施例は、ＴＦＴパネル基板側にブラックマトリクスを配置した構成に関する。図７に本実施例の作製工程を示す。まずガラス基板７０１上に下地膜７０２として酸化珪素膜または窒化珪素膜を成膜する。
【０１０６】
次に結晶性珪素膜でなる活性層を形成する。図７（Ａ）においては、７０３〜７０５で示される島状の領域が活性層である。なお、後に明らかになるが、７０３がドレイン領域、７０４がチャネル形成領域、７０５がソース領域となる。
【０１０７】
次にゲイト絶縁膜７０６として機能する酸化珪素膜を成膜する。さらに金属材料またシリサイド材料を用いてゲイト電極７０７と走査線（ゲイト線）７０８を形成する。
【０１０８】
この状態で不純物イオンの注入を行うことによって、ソース領域７０５とドレイン領域７０３とチャネル形成領域７０４を自己整合的に形成する。
【０１０９】
さらに第１の層間絶縁膜７０９として窒化珪素膜を成膜する。そしてドライエチング法により、第１の層間絶縁膜７０９にコンタクトホールを形成する。
【０１１０】
その後、適当な金属材料でもってソース電極またはソース配線７１０を形成する。さらに第２の層間絶縁膜７１１として窒化珪素膜を成膜する。
【０１１１】
その後、ドライエッチング法により、ドレイン領域７０３に達するコンタクトホール７１２を形成する。こうして図７（Ａ）に示す状態を得る。
【０１１２】
図７（Ａ）に示す状態を得たら、ＢＭ（ブラックマトリクス）を構成する材料を成膜する。ＢＭを構成する材料としては、チタン膜やクロム膜、さらにはチタン膜とクロム膜との積層膜を用いることができる。
【０１１３】
そして、このＢＭを構成する材料でなる膜をパターニングすることにより、７１３と７１５で示されるＢＭを形成する。また、同時にドレイン領域７０３にコンタクトする電極７１４を形成する。即ち、電極７１４はＢＭを構成する材料でもって構成される。（図７（Ｂ））
【０１１４】
図７（Ｂ）に示す状態を得たら、第３の層間絶縁膜７１６として窒化珪素膜を成膜する。この窒化珪素膜は、第１の層間絶縁膜７０９及び第２の層間絶縁膜７１１と同じ膜質となるようにする。この窒化珪素膜は膜厚を５００Åとする。（図７（Ｃ））
【０１１５】
さらに電極７１４に達するコンタクトホールを形成する。次にＩＴＯでなる画素電極７１７を形成する。そしてファイナル保護膜７１８として窒化珪素膜を成膜する。（図７（Ｃ））
【０１１６】
本実施例に示す構成においては、ＢＭ７１３と画素電極７１７とが重なった部分が補助容量となる構成を有している。窒化珪素膜は比誘電率が６〜７程度と高い。従って、容量の誘電体として窒化珪素膜でなる第３の層間絶縁膜７１６を利用することは非常に有用なこととなる。なお、酸化珪素膜の比誘電率は４程度である。
【０１１７】
〔実施例４〕
本実施例は、実施例３とは異なる構造でもってＢＭ（ブラックマトリクス）をＴＦＴ基板側に配置した構成に関する。まず、ガラス基板７０１上に下地膜として酸化珪素膜７０２を成膜する。さらに７０３〜７０５で示される活性層を形成する。さらにゲイト絶縁膜として機能する酸化珪素膜７０６を成膜する。
【０１１８】
そして適当な金属材料またはシリサイド材料を用いてゲイト電極７０７と走査線７０８を形成する。さらに第１の層間絶縁膜７０９として窒化珪素膜を成膜する。次にドライエッチング法により第１の層間絶縁膜７０９にコンタクトホールの形成を行う。ここでは、ソース領域７０５とドレイン領域７０３に対してそれぞれコンタクトホールの形成を行う。
【０１１９】
第１の層間絶縁膜７０９に対してコンタクトホールの形成を行った後、ソース電極７１０とドレイン電極８００の形成を行う。この２つの電極は同じ構成材料で形成される。
【０１２０】
次に第２の層間絶縁膜７１１として、窒化珪素膜を成膜する。そしてこの第２の層間絶縁膜に対してコンタクトホール８０１をドライエッチングで形成する。この工程においては、電極８００がエッチングストッパーとして機能する。
【０１２１】
こうして図８（Ａ）に示す状態を得る。次にＢＭを構成する材料を成膜し、さらにそれをパターニングすることにより、ＢＭとして機能する部分７１３と７１５、さらに引出し電極として機能する部分８０４を形成する。（図８（Ｂ））
【０１２２】
次に第３の層間絶縁膜７１６として窒化珪素膜を成膜する。さらに電極８０４に達するコンタクトホールを形成する。その後、ＩＴＯでもって画素電極７１７を形成する。画素電極の形成後、ファイナル保護膜として窒化珪素膜７１８を成膜する。（図８（Ｃ））
【０１２３】
〔実施例５〕
本実施例は、ＴＦＴ基板側にＢＭが配置され、さらに画素電極がドレイン領域に直接コンタクトしている構成に関する。
【０１２４】
図９に本実施例の作製工程を示す。まずガラス基板９０１上に下地膜として酸化珪素膜９０２を成膜する。さらに結晶性珪素膜でもって９０３〜９０５で示される活性層を形成する。さらにゲイト絶縁膜として機能する酸化珪素膜９０を成膜する。
【０１２５】
そして、適当な金属材料またはシリサイド材料でもって、ゲイト電極９０６と走査線９０７を同時に形成する。さらに第１の層間絶縁膜９０８として窒化珪素膜を成膜する。
【０１２６】
第１の層間絶縁膜９０８を成膜したら、ソース領域９０３へのコンタクトホールをドライエッチング法によって形成する。そして、適当な金属材料でもってソース電極９０９を形成する。
【０１２７】
ソース電極９０９を形成した後、第２の層間絶縁膜９１０として窒化珪素膜を成膜する。こうして図９（Ａ）に示す状態を得る。
【０１２８】
図９（Ａ）に示す状態を得たら、ＢＭ膜９１１と９１２を形成する。ＢＭ膜は、チタン膜やクロム膜、さらにはその積層膜でもって構成する。こうして図９（Ｂ）に示す状態を得る。
【０１２９】
図９（Ｂ）に示す状態を得たら、第３の層間絶縁膜として酸化珪素膜または窒化珪素膜９１３を成膜する。次にコンタクトホール９１４を形成する。コンタクトホール９１４の形成は、ドライエッチングによる方法を用いる。こうして図９（Ｃ）に示す状態を得る。
【０１３０】
次に画素電極９１５をＩＴＯでもって形成する。さらにファイナル保護膜９１６として、窒化珪素膜を成膜する。
【０１３１】
本実施例に示す構成においても、画素電極９１５とＢＭ膜９１１および９１２とが重なった部分が層間絶縁膜９１３を誘電体とした容量として機能する。
【０１３２】
〔実施例５〕
本実施例は、以下の構成を具体化した構成に関する。
即ち、
半導体でなる活性層と、
前記活性層上に形成された酸化珪素膜と、
前記第１の絶縁膜上に多層に形成された窒化珪素膜と、
を少なくとも有し、
前記酸化珪素膜はゲイト絶縁膜として機能し、
前記窒化珪素膜は層間絶縁膜として機能し、
前記多層に形成された層間絶縁膜は、下層から順にそのエッチングレートが高いことを特徴とする構成を具体化した構成に関する。
【０１３３】
本実施例の作製工程を図１〜３に示す。特に断らない限り、作製条件等は実施例１の場合と同じである。本実施例においては、１０７、１１１で示される各層間絶縁膜のエッチングレートを変えたことを特徴とする。
【０１３４】
即ち、層間絶縁膜１０７のエッチングレートを小さくし、それに比較して層間絶縁膜１１１のエッチングレートを大きくする。
【０１３５】
このようにすることで、コンタクトホール１１２の形成の際に開孔の内部にむかって開孔径が大きくなるような状態を抑制することができる。即ち、形成される開孔が円錐形状（すり鉢形状）となることを抑制することができる。
【０１３６】
この構成は、多層に層間絶縁膜が形成され、そこに多層に貫通するコンタクトホールを形成する必要がある場合に有用なものとなる。
【０１３７】
【発明の効果】
本明細書で開示する発明を利用することにより、薄膜トランジスタの作製における困難性を排除し、高い生産歩留りでもって、特性の安定した薄膜トランジスタを得ることができる。高い生産歩留りでもって、高画質で表示の安定したアクティイブマトリクス型の表示装置を得ることができる。
【図面の簡単な説明】
【図１】薄膜トランジスタの作製工程を示す図。
【図２】薄膜トランジスタの作製工程を示す図。
【図３】薄膜トランジスタの作製工程を示す図。
【図４】薄膜トランジスタの作製工程を示す図。
【図５】薄膜トランジスタの作製工程を示す図。
【図６】薄膜トランジスタの作製工程を示す図。
【図７】薄膜トランジスタの作製工程を示す図。
【図８】薄膜トランジスタの作製工程を示す図。
【図９】薄膜トランジスタの作製工程を示す図。
【符号の説明】
１０１ ガラス基板
１０２ 下地膜（酸化珪素膜）
１０３ 活性層（結晶性珪素膜）
１０４ ゲイト絶縁膜（酸化珪素膜）
１０５ ゲイト電極
１０６ 走査線（ゲイト線）
１０７ 第１の層間絶縁膜
１０８、１０９ コンタクトホール
１１０ ソース電極またはソース配線
１１１ 第２の層間絶縁膜
１１２、１１３ コンタクトホール
１１４ 画素電極
１１５ ファイナル保護膜（酸化珪素膜）

Claims (5)

  1. 半導体でなる活性層上に酸化珪素膜でなるゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上に、多層の窒化珪素膜でなる層間絶縁膜を形成し、
    前記多層の層間絶縁膜の前記活性層と重なる領域において、ドライエッチングによって前記ゲイト絶縁膜に達する第１のコンタクトホールを形成し、
    前記第１のコンタクトホールにおいて露出した前記ゲイト絶縁膜をウエットエッチングし、前記活性層に達する第２のコンタクトホールを形成し、
    前記多層の層間絶縁膜上に、前記第１のコンタクトホールと前記第２のコンタクトホールとによって前記活性層と接続される配線を形成する半導体装置の作製方法であって、
    前記多層の層間絶縁膜は、上層にいくほどエッチングレートが高く、各層の内部応力が−５×１０ 9 〜５×１０ 9 （ｄｙｎ／ｃｍ 2 ）の範囲にあり、且つ、全ての層において圧縮応力を有することを特徴とする半導体装置の作製方法。
  2. 半導体でなる活性層上に酸化珪素膜でなるゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上に、多層の窒化珪素膜でなる層間絶縁膜を形成し、
    前記多層の層間絶縁膜の前記活性層と重なる領域において、ドライエッチングによって前記ゲイト絶縁膜に達する第１のコンタクトホールを形成し、
    前記第１のコンタクトホールにおいて露出した前記ゲイト絶縁膜をウエットエッチングし、前記活性層に達する第２のコンタクトホールを形成し、
    前記多層の層間絶縁膜上に、前記第１のコンタクトホールと前記第２のコンタクトホールとによって前記活性層と接続される配線を形成する半導体装置の作製方法であって、
    前記多層の層間絶縁膜は、上層にいくほどエッチングレートが高く、各層の内部応力が−５×１０ 9 〜５×１０ 9 （ｄｙｎ／ｃｍ 2 ）の範囲にあり、且つ、全ての層において引っ張り応力を有することを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記活性層は、結晶性珪素膜でなることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記窒化珪素膜を誘電体として用いた容量を形成することを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記多層の層間絶縁膜上に、画素電極を形成することを特徴とする半導体装置の作製方法。
JP11567296A 1996-04-12 1996-04-12 半導体装置の作製方法 Expired - Fee Related JP3565983B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11567296A JP3565983B2 (ja) 1996-04-12 1996-04-12 半導体装置の作製方法
US08/835,729 US7019385B1 (en) 1996-04-12 1997-04-11 Semiconductor device and method of fabricating same
US11/293,111 US7838968B2 (en) 1996-04-12 2005-12-05 Semiconductor device and method of fabricating same
US12/949,834 US20110121325A1 (en) 1996-04-12 2010-11-19 Semiconductor device and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11567296A JP3565983B2 (ja) 1996-04-12 1996-04-12 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH09283518A JPH09283518A (ja) 1997-10-31
JP3565983B2 true JP3565983B2 (ja) 2004-09-15

Family

ID=14668441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11567296A Expired - Fee Related JP3565983B2 (ja) 1996-04-12 1996-04-12 半導体装置の作製方法

Country Status (2)

Country Link
US (3) US7019385B1 (ja)
JP (1) JP3565983B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6583471B1 (en) * 1999-06-02 2003-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having first and second insulating films
TW503584B (en) * 2000-09-29 2002-09-21 Matsushita Electric Ind Co Ltd Thin film transistor, liquid crystal display device comprising it, and electroluminescence display device
US6853052B2 (en) 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
KR100670140B1 (ko) 2004-08-26 2007-01-16 삼성에스디아이 주식회사 커패시터
KR100758124B1 (ko) * 2006-07-21 2007-09-13 동부일렉트로닉스 주식회사 반도체 소자 및 이의 제조 방법
US8034724B2 (en) * 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5092340B2 (ja) * 2006-10-12 2012-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5252877B2 (ja) * 2006-11-07 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI345836B (en) * 2007-06-12 2011-07-21 Au Optronics Corp Dielectric layer and thin film transistor,display planel,and electro-optical apparatus
US7903219B2 (en) * 2007-08-16 2011-03-08 Sony Corporation Liquid crystal display device
US20090101980A1 (en) * 2007-10-19 2009-04-23 International Business Machines Corporation Method of fabricating a gate structure and the structure thereof
US20100137143A1 (en) 2008-10-22 2010-06-03 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes
US8178944B2 (en) * 2009-06-22 2012-05-15 Broadcom Corporation Method for forming a one-time programmable metal fuse and related structure
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6044223B2 (ja) * 2012-09-20 2016-12-14 セイコーエプソン株式会社 光電変換装置、医療機器および光電変換装置の製造方法
CN103021943B (zh) * 2012-12-14 2015-07-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP6562222B2 (ja) * 2014-07-29 2019-08-21 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
US9490116B2 (en) * 2015-01-09 2016-11-08 Applied Materials, Inc. Gate stack materials for semiconductor applications for lithographic overlay improvement

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111258A (en) 1980-01-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device
JPS5823479A (ja) 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS5893273A (ja) 1981-11-30 1983-06-02 Toshiba Corp 薄膜半導体装置
JPH0620122B2 (ja) 1982-01-19 1994-03-16 キヤノン株式会社 半導体素子
JPS58164268A (ja) 1982-03-25 1983-09-29 Seiko Epson Corp 薄膜シリコントランジスタ
JPS58204570A (ja) 1982-05-24 1983-11-29 Seiko Epson Corp 半導体集積回路装置の製造方法
JPS5989436A (ja) 1982-11-15 1984-05-23 Seiko Epson Corp 薄膜半導体装置の製造方法
JPS59126673A (ja) 1983-01-11 1984-07-21 Seiko Epson Corp 薄膜トランジスタ−
US4617193A (en) * 1983-06-16 1986-10-14 Digital Equipment Corporation Planar interconnect for integrated circuits
JPH0693509B2 (ja) 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
FR2555364B1 (fr) 1983-11-18 1990-02-02 Hitachi Ltd Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset
JPS6126264A (ja) 1984-07-16 1986-02-05 Canon Inc 半導体装置の製造方法
US4656101A (en) 1984-11-07 1987-04-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device with a protective film
JPS62193147A (ja) * 1986-02-19 1987-08-25 Toshiba Corp 半導体装置の製造方法
US4851363A (en) 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
JP2635320B2 (ja) * 1986-11-21 1997-07-30 松下電器産業株式会社 半導体装置の製造方法
JPH0691252B2 (ja) * 1986-11-27 1994-11-14 日本電気株式会社 薄膜トランジスタアレイ
JPS63204769A (ja) 1987-02-20 1988-08-24 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
JPS63237570A (ja) 1987-03-26 1988-10-04 Seiko Epson Corp 薄膜トランジスタの製造方法
JPS6423575A (en) 1987-07-17 1989-01-26 Sharp Kk Thin film transistor
JPS6432678A (en) 1987-07-28 1989-02-02 Ricoh Kk Thin-film transistor
JPS6435961A (en) 1987-07-30 1989-02-07 Ricoh Kk Thin film transistor
JPS6447076A (en) 1987-08-18 1989-02-21 Ricoh Kk Manufacture of mos type thin film transistor
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH0196960A (ja) 1987-10-09 1989-04-14 Hitachi Ltd 半導体装置
JPH01276672A (ja) 1988-04-27 1989-11-07 Seikosha Co Ltd 逆スタガー型非晶質シリコン薄膜トランジスタ
JP2510710B2 (ja) 1988-12-13 1996-06-26 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
JPH0323639A (ja) 1989-06-21 1991-01-31 Sony Corp 薄膜トランジスタ
JPH0334434A (ja) 1989-06-30 1991-02-14 Hitachi Ltd 薄膜半導体装置及びその製造方法
JP2842892B2 (ja) * 1989-07-04 1999-01-06 株式会社日立製作所 薄膜トランジスタとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
US5270567A (en) 1989-09-06 1993-12-14 Casio Computer Co., Ltd. Thin film transistors without capacitances between electrodes thereof
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
US5130772A (en) 1989-12-15 1992-07-14 Samsung Electron Devices Co., Ltd. Thin film transistor with a thin layer of silicon nitride
DE69127395T2 (de) 1990-05-11 1998-01-02 Asahi Glass Co Ltd Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
EP0459763B1 (en) 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
US5182624A (en) * 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
JP2947535B2 (ja) * 1991-03-27 1999-09-13 キヤノン株式会社 薄膜半導体装置及び受光素子及び光センサ
JP3347340B2 (ja) * 1991-05-17 2002-11-20 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
JP3187086B2 (ja) 1991-08-26 2001-07-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP3483581B2 (ja) 1991-08-26 2004-01-06 株式会社半導体エネルギー研究所 半導体装置
JPH05109924A (ja) * 1991-10-17 1993-04-30 Ngk Spark Plug Co Ltd 集積回路用パツケージ
JPH05125547A (ja) * 1991-11-05 1993-05-21 Canon Inc プラズマ処理装置
JP3211301B2 (ja) * 1991-11-07 2001-09-25 カシオ計算機株式会社 窒化シリコン膜
WO1993011455A1 (en) * 1991-11-29 1993-06-10 Seiko Epson Corporation Liquid crystal display and method of manufacturing same
JP3149035B2 (ja) * 1991-12-16 2001-03-26 カシオ計算機株式会社 薄膜トランジスタおよびその保護絶縁膜の成膜方法
JP3526058B2 (ja) * 1992-08-19 2004-05-10 セイコーインスツルメンツ株式会社 光弁用半導体装置
JP2508601B2 (ja) * 1993-09-13 1996-06-19 ソニー株式会社 電界効果型薄膜トランジスタ
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3141979B2 (ja) * 1993-10-01 2001-03-07 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100297063B1 (ko) 1993-12-03 2001-10-22 야마자끼 순페이 표시장치및그표시장치를가지는전자장치
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
CN1230919C (zh) 1994-06-02 2005-12-07 株式会社半导体能源研究所 有源矩阵显示器和电光元件
DE69529493T2 (de) * 1994-06-20 2003-10-30 Canon Kk Anzeigevorrichtung und Verfahren zu ihrer Herstellung
US5471093A (en) * 1994-10-28 1995-11-28 Advanced Micro Devices, Inc. Pseudo-low dielectric constant technology
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US5771321A (en) * 1996-01-04 1998-06-23 Massachusetts Institute Of Technology Micromechanical optical switch and flat panel display

Also Published As

Publication number Publication date
US7838968B2 (en) 2010-11-23
US20060151835A1 (en) 2006-07-13
JPH09283518A (ja) 1997-10-31
US7019385B1 (en) 2006-03-28
US20110121325A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
JP3565983B2 (ja) 半導体装置の作製方法
EP0645802B1 (en) Semiconductor device and method for manufacturing the same
US7687809B2 (en) Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP2789293B2 (ja) 半導体装置作製方法
JPH07169974A (ja) 半導体装置およびその作製方法
KR100267144B1 (ko) 반도체 장치의 제조방법
JP3326014B2 (ja) 薄膜半導体装置
JPH09199474A (ja) 半導体装置の作製方法
JP3326015B2 (ja) 薄膜半導体装置
KR100480192B1 (ko) 반도체장치및반도체장치제조방법
JPH10242471A (ja) 薄膜トランジスタおよびその製造方法
JP2000150907A (ja) 半導体装置の作製方法
JPH11345975A (ja) 薄膜トランジスタ及びその製造方法
JP3531781B2 (ja) 半導体装置の作製方法
JP2002237595A (ja) 薄膜トランジスタの製造方法
JP2006093745A (ja) 半導体装置及びその作製方法
JPH10294470A (ja) 半導体装置
JPH09171964A (ja) 半導体装置およびその作製方法
JPH10116992A (ja) 薄膜半導体装置及びその作製方法
JP2003023163A (ja) 薄膜トランジスタ及びそれを用いたアクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees