JP2002237595A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート配線およびゲート電極の欠陥を低減で
き、特性の良好な薄膜トランジスタを製造できる薄膜ト
ランジスタの製造方法を提供する。 【解決手段】 基板上に形成された配線金属膜の表面を
陽極酸化することにより無孔質陽極酸化膜(ＭＡＯ)５を
形成した後、配線金属膜をパターニングしてゲート電極
４を形成する。次に、上記ゲート電極４を陽極酸化する
ことにより、そのゲート電極４の側面に多孔質陽極酸化
膜(ＳＡＯ)６を形成する。さらに、上記ゲート電極４を
陽極酸化することにより、上記ゲート電極４と無孔質陽
極酸化膜(ＭＡＯ)５との間およびゲート電極４と多孔質
陽極酸化膜(ＳＡＯ)６との間にバリア型の無孔質陽極酸
化膜(ＢＡＯ)７を形成する。上記無孔質陽極酸化膜(Ｍ
ＡＯ)５の表面側の一部１１を除去した後、さらに無孔
質陽極酸化膜(ＭＡＯ)５の残りおよび多孔質陽極酸化膜
(ＳＡＯ)６を除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ガラスなどの絶
縁材料またはシリコンウェハ等の基板上に形成される薄
膜トランジスタの製造方法に関する。

【０００２】

【従来の技術】近年、液晶ディスプレイの大面積化およ
び高精細化に対する要求はますます大きくなってきてい
る。しかしながら、表示部の大面積化を進めると、必然
的にマトリクス状に配列されたソース配線およびゲート
配線等が長くなり配線抵抗が増大する。また、さらに微
細化を実現する目的で配線を細くした場合、配線抵抗の
増大がより顕在化する。また、ソース配線およびゲート
配線には画素毎に薄膜トランジスタが接続されているの
で、画素数が増大することにより寄生容量が増大する。
このような配線抵抗の増加や配線容量の増加によって、
信号の遅延を招くため、表示品位が低下するという問題
がある。

【０００３】このような問題の解決策の１つとして、従
来より配線に比抵抗の低いアルミニウムを主成分とする
材料が用いられている。このようなアルミニウムを主成
分とする材料によりゲート配線,ゲート電極を形成すれ
ば、配線抵抗が下がり、その結果ゲート遅延時間を低く
抑えることができるからである。

【０００４】上記ゲート配線,ゲート電極にアルミニウ
ムを用いる薄膜トランジスタの製造方法は、特開平８−
３０２３４３号公報や特開平１１−２６１０７６号公
報、特開平１１−２８４１９６号公報に公開されてい
る。さらに、これらの薄膜トランジスタの製造方法で
は、電解溶液中でゲート電極に電流を印加する陽極酸化
法によって、ゲート電極の側面に多孔質陽極酸化膜を形
成し、この多孔質膜をセルフアラインのドーピングマス
クとして利用する技術が公開されている。

【０００５】図８(a)〜(d),図９(a),(b)は従来の薄膜ト
ランジスタの製造方法の工程を示す断面図である。図８
(a)に示すように、ガラス基板１０１上にはシリコンを
主成分とする半導体層１０２が存在し、この半導体層１
０２は、薄膜トランジスタの活性領域を形成するよう所
定の形状にパターンニングされている。この半導体層１
０２は、例えばボロンでライトドープされた膜厚５０ｎ
ｍ程度のポリシリコン等が用いられる。さらに、上記半
導体層１０２上にゲート絶縁膜１０３を形成している。
このゲート絶縁膜１０３として厚さ１５０ｎｍ程度のＳ
iＯ₂などが用いられる。次に、Ｓiを１％程度含有する
Ａl合金を成膜し、続いて表面に陽極酸化膜(ＭＡＯ：マ
スクＡＯ)１０５を形成した後、これをパターンニング
してゲート電極１０４を形成する。

【０００６】続いて、図８(b)に示すように、ゲート電
極１０４の側面を陽極酸化して多孔質陽極酸化膜(ＳＡ
Ｏ：サイドＡＯ)１０６を形成する。

【０００７】さらに、図８(c)に示すように、多孔質陽
極酸化膜１０６の内側にバリア型の無孔質陽極酸化膜
(ＢＡＯ：バリアＡＯ)１０７を形成する。

【０００８】次に、図８(d)に示すように、ゲート電極
１０４、陽極酸化膜(ＭＡＯ)１０５、陽極酸化膜(ＳＡ
Ｏ)１０６、バリア型の無孔質陽極酸化膜(ＢＡＯ)１０
７をマスクとして、不純物を半導体層１０２に高濃度に
ドーピングする。具体的には、ｎ型薄膜トランジスタで
あれば燐(Ｐ)、ｐ型薄膜トランジスタであれば、ボロン
(Ｂ)等の不純物イオンを電界加速して半導体層１０２中
にドーピングする。

【０００９】次に、図９(a)に示すように、図８(d)に示
す陽極酸化膜(ＭＡＯ)１０５, 陽極酸化膜(ＳＡＯ)１０
６をウエットエッチングで除去する。

【００１０】その後、不純物を活性化するためにレーザ
照射を行う。これにより高濃度不純物領域であるソース
領域１０８Ａおよびドレイン領域１０８Ｂが形成され、
ドーピング時に多孔質陽極酸化膜(ＳＡＯ)１０６および
無孔質陽極酸化膜(ＢＡＯ)１０７によってマスクされて
いた部分は、オフセット領域１０９,１０９となる。

【００１１】次に、図９(b)に示すように、プラズマＣ
ＶＤ(化学気相成長)法により、６００ｎｍの膜厚で酸化
シリコン膜を堆積して層間絶縁膜１１４を形成する。さ
らに、ソース領域１０８Ａおよびドレイン領域１０８Ｂ
上のゲート絶縁膜１０３および層間絶縁膜１１４にコン
タクトホールを形成し、続いてスパッタリング法によ
り、６００ｎｍの膜厚のアルミニウムを堆積した後、所
定の形状にパターニングして、ソース電極１１２および
ドレイン電極１１３を形成する。そして、上記ソース電
極１１２とドレイン電極１１３と高濃度不純物領域のＳ
iとのコンタクトをよくするために２００℃〜５００℃
でシンタリングを行うことにより、薄膜トランジスタは
完成する。

【００１２】

【発明が解決しようとする課題】ところで、上記薄膜ト
ランジスタの製造方法では、図１０(a)に示すように、
無孔質陽極酸化膜(ＢＡＯ)１０７に欠陥が形成されてし
まう場合がある。この欠陥の発生原因は、無孔質陽極酸
化膜(ＢＡＯ)１０７の形成時の気泡やダスト、配線金属
自身の欠陥、金属の下地の汚れなどが考えられる。一
方、多孔質陽極酸化膜(ＳＡＯ)１０６は、後工程で燐
酸,酢酸および硝酸等からなるエッチャントによりエッ
チングされて除去されるため、本来バリア層であるべき
無孔質陽極酸化膜(ＢＡＯ)１０７に欠陥があると、図１
０(b)に示すように、無孔質陽極酸化膜(ＢＡＯ)１０７
の欠陥部分からエッチャントが染み込み、ゲート電極１
０４の一部(図１０(b)の１１６)がエッチングされてし
まうという問題がある。

【００１３】このような欠陥がチャネル領域で発生した
場合、チャネル領域に対してゲート電圧が正常に印加さ
れない欠陥薄膜トランジスタが形成されてしまう。ま
た、エッチャントの染み込み量が多い場合には、ゲート
電極がエッチングにより断線してしまう場合がある。さ
らに、ゲート配線も同様な工程で同時に形成されるのが
一般的であるため、配線部分で同じことが起るとゲート
配線の断線に到ることもあり得る。

【００１４】図１１(a)〜(ｄ)に、図９(a)に示す陽極酸
化膜(ＭＡＯ),多孔質陽極酸化膜(ＳＡＯ)の除去工程の
詳細を示しており、同一構成部は同一参照番号を付して
いる。燐酸系のアルミエッチャントに対して多孔質陽極
酸化膜と無孔質陽極酸化膜では、エッチレートが１００
倍程度異なる。したがって、反応の初期段階では、図１
１(b)に示すように、主に多孔質陽極酸化膜(ＳＡＯ)１
０６のエッチングが進んで、多孔質陽極酸化膜(ＳＡＯ)
１０６が無くなった時点では、まだひさし状に陽極酸化
膜(ＭＡＯ)１０５が残ってしまう。その後、図１１(d)
に示すように、このひさし部分が無くなるまでウエット
エッチングを行ってエッチングを終了する。さらに実際
にはいくらかオーバーエッチを行うことが一般的であ
る。

【００１５】ここで前述したように、無孔質陽極酸化膜
(ＢＡＯ)１０７にピンホールが存在すると、この図１１
(b)から図１１(d)の過程でゲート電極１０４のエッチン
グが進行する。したがって、多孔質陽極酸化膜(ＳＡＯ)
１０６のジャストエッチ時間と陽極酸化膜(ＭＡＯ)１０
５のひさし部分のジャストエッチ時間の時間差は短けれ
ば短い方がよい。

【００１６】また、特開２０００−２２１６４号公報で
は、多孔質陽極酸化膜および無孔質陽極酸化膜のエッチ
ャントに一般的な燐酸系アルミエッチャントに酸化クロ
ムを０.０３ｗt％以上添加することによって、ゲートア
ルミの侵食を防いだ薄膜トランジスタの製造方法が開示
されている。しかしながら、Ｃr系の化合物は、環境問
題や廃液処理の観点から使わない方が好ましい。

【００１７】そこで、この発明の目的は、Ｃr系の化合
物を用いることなく、ゲート配線およびゲート電極の欠
陥を低減でき、特性の良好な薄膜トランジスタを製造で
きる薄膜トランジスタの製造方法を提供することにあ
る。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、この発明の薄膜トランジスタの製造方法は、絶縁表
面を有する基板上にソース領域とドレイン領域とチャネ
ル領域とゲート絶縁膜およびゲート電極を有する薄膜ト
ランジスタの製造方法において、上記基板上に配線金属
膜を形成する工程と、上記配線金属膜の表面を陽極酸化
することにより第１の陽極酸化膜を形成する工程と、上
記第１の陽極酸化膜が表面に形成された上記配線金属膜
をパターニングしてゲート電極を形成する工程と、上記
ゲート電極を陽極酸化することにより、そのゲート電極
の側面に多孔質な第２の陽極酸化膜を形成する工程と、
上記多孔質な第２の陽極酸化膜が側面に形成された上記
ゲート電極を陽極酸化することにより、上記ゲート電極
と上記第１の陽極酸化膜との間および上記ゲート電極と
上記第２の陽極酸化膜との間にバリア型の第３の陽極酸
化膜を形成する工程と、上記バリア型の第３の陽極酸化
膜を形成した後に上記第１の陽極酸化膜の少なくとも表
面側の一部を除去する工程と、上記第１の陽極酸化膜の
少なくとも表面側の一部を除去する工程の後、さらに残
っている上記第１の陽極酸化膜および上記第２の陽極酸
化膜を除去する工程とを有することを特徴としている。

【００１９】上記構成の薄膜トランジスタの製造方法に
よれば、上記基板上に配線金属膜を形成し、その配線金
属膜の表面を陽極酸化することにより第１の陽極酸化膜
を形成する。次に、上記第１の陽極酸化膜が表面に形成
された配線金属膜をパターニングしてゲート電極を形成
し、そのゲート電極を陽極酸化することにより、そのゲ
ート電極の側面に多孔質な第２の陽極酸化膜を形成す
る。そうして形成された多孔質な第２の陽極酸化膜を有
するゲート電極を陽極酸化することにより、ゲート電極
と第１の陽極酸化膜との間およびゲート電極と第２の陽
極酸化膜との間にバリア型の第３の陽極酸化膜を形成す
る。そして、上記第１の陽極酸化膜の少なくとも表面側
の一部を除去した後、さらに残っている第１の陽極酸化
膜および第２の陽極酸化膜を除去する。例えばウエット
エッチングにより残っている第１の陽極酸化膜および第
２の陽極酸化膜を除去する前に、ゲート電極の上層の第
１の陽極酸化膜の表面側の少なくとも一部を除去するこ
とによって、第１の陽極酸化膜の残りおよび第２の陽極
酸化膜に対するウエットエッチングの時間を最適化する
ことが可能になる。すなわち、第１の陽極酸化膜の残り
および第２の陽極酸化膜のエッチング時間差を少なくし
て、エッチング時間を短縮化するのである。これによ
り、上記バリア型の第３の陽極酸化膜に欠陥が生じて、
多孔質な第２の陽極酸化膜の除去時にその欠陥部分から
エッチャントが浸入したとしても、ゲート配線材料がエ
ッチングされて侵食される量を最低限に抑えることがで
きる。その結果、ゲート配線およびゲート電極の欠陥を
低減でき、実質上トランジスタ特性に影響が出ず、薄膜
トランジスタ全体の良品率を向上することができる。な
お、上記バリア型の第３の陽極酸化膜を形成した後に上
記第１の陽極酸化膜の少なくとも表面側の一部を除去す
る工程において、ゲート電極の上層の第１の陽極酸化膜
の全部が除去されている場合は、多孔質な第２の陽極酸
化膜のみを除去する。この場合、第２の陽極酸化膜をジ
ャストエッチングすることにより、ゲート配線材料がエ
ッチングされて侵食される量を最低限に抑えることがで
きる。

【００２０】また、一実施形態の薄膜トランジスタの製
造方法は、上記第１の陽極酸化膜の少なくとも表面側の
一部を除去する工程においてドライエッチング法を用い
ることを特徴としている。

【００２１】上記実施形態の薄膜トランジスタの製造方
法によれば、上記第１の陽極酸化膜の少なくとも表面側
の一部をドライエッチング法により除去することによっ
て、第１の陽極酸化膜のエッチング量を正確に制御で
き、次の残っている上記第１の陽極酸化膜および上記第
２の陽極酸化膜のエッチング時間差を確実に少なくでき
る。

【００２２】また、一実施形態の薄膜トランジスタの製
造方法は、上記配線金属膜にアルミニウムまたはアルミ
ニウムを主成分とする材料を用いることを特徴としてい
る。

【００２３】上記実施形態の薄膜トランジスタの製造方
法によれば、上記配線金属膜にアルミニウムまたはアル
ミニウムを主成分とする材料を用いることによって、配
線抵抗が低減できるため、ゲート遅延時間を短くでき
る。

【００２４】また、一実施形態の薄膜トランジスタの製
造方法は、残っている上記第１の陽極酸化膜および上記
第２の陽極酸化膜を除去する工程においてアルミニウム
および酸化アルミ系のエッチャントを用いることを特徴
としている。

【００２５】上記実施形態の薄膜トランジスタの製造方
法によれば、上記第１の陽極酸化膜および上記第２の陽
極酸化膜を除去する工程においてアルミニウムおよび酸
化アルミ系のエッチャントを用いることによって、上記
アルミニウムまたはアルミニウムを主成分とする材料を
用いた第１の陽極酸化膜および第２の陽極酸化膜を選択
的に除去できる。

【００２６】また、一実施形態の薄膜トランジスタの製
造方法は、残っている上記第１の陽極酸化膜および上記
第２の陽極酸化膜を除去する工程がウエットエッチング
工程であって、上記ウエットエッチング工程において、
上記第２の陽極酸化膜のジャストエッチ時間をｔ１、表
面側の一部が除去された上記第１の陽極酸化膜の残りの
ジャストエッチ時間をｔ２、この工程のウエットエッチ
ャントに対する上記ゲート配線の材料のエッチレートを
Ｒ、薄膜トランジスタのチャネル幅をＷとしたとき、 (ｔ２−ｔ１)・Ｒ ＜ Ｗ／２ の関係を満たすことを特徴としている。

【００２７】上記実施形態の薄膜トランジスタの製造方
法によれば、例えば上記バリア型の第３の陽極酸化膜の
ピンホール(欠陥)からエッチャントが染み込んでゲート
電極が侵食された場合、薄膜トランジスタのチャネル幅
全体を横切るように侵食領域が広がっていると、薄膜ト
ランジスタの特性が正常薄膜トランジスタに比べて大き
くずれるが、チャネル幅の一部でも侵食されない領域が
残っていると、大きな特性ずれを起こさない。したがっ
て、 (ｔ２−ｔ１)・Ｒ ＜ Ｗ／２ の関係を満たすことによって、少なくとも侵食半径がＷ
／２を下回るようにでき、薄膜トランジスタの特性を良
好にできる。

【００２８】

【発明の実施の形態】以下、この発明の薄膜トランジス
タの製造方法を図示の実施の形態により詳細に説明す
る。

【００２９】図１はこの発明の実施の一形態の薄膜トラ
ンジスタの製造方法の工程を示す断面図である。

【００３０】まず、図１(a)に示すように、ガラスまた
は石英等からなる基板１上に、プラズマＣＶＤ法,ＬＰ
ＣＶＤ法またはスパッタリング法によって非結晶シリコ
ン膜を１０ｎｍ〜５００ｎｍ(好ましくは２０ｎｍ〜１
００ｍｍ)程度堆積し、これを５５０℃〜６００℃の温
度で２４時間熱処理を行うことにより多結晶シリコン膜
を形成する。なお、非結晶シリコン薄膜を堆積する前
に、酸化シリコン膜等からなる下地膜を形成してもよい
(図示せず)。また、この多結晶シリコン膜の形成工程
は、堆積した非結晶シリコン薄膜に対してエキシマレー
ザ等を照射することによって行ってもよい。このように
して形成された多結晶シリコン膜を所定の形状(例えば
島状)にパターニングして、薄膜トランジスタの半導体
層２を形成する。

【００３１】続いて、この半導体層２を含む基板１上に
プラズマＣＶＤ法によって、厚さ１００ｎｍの酸化シリ
コン膜を堆積し、ゲート絶縁膜３を形成する。

【００３２】次に、上記ゲート絶縁膜３上にアルミニウ
ムまたはアルミニウムを主成分とする金属をスパッタリ
ング法により堆積して、配線金属膜４０を形成する。こ
の実施の形態では、Ｓiを１％程度含有するＡl合金を採
用し、膜厚は５００ｎｍとなるように成膜した。さら
に、その配線金属膜４０表面を陽極酸化することによっ
て、第１の陽極酸化膜としての薄い無孔質陽極酸化膜
(ＭＡＯ)５０を形成している。このときの陽極酸化の条
件としては、例えば１％〜１０％の酒石酸,硼酸および
硝酸が含まれたエチレングリコール溶液中で印加電圧５
Ｖ〜４０Ｖの低電圧で酸化することにより、厚さ５ｎｍ
〜５０ｎｍの酸化アルミニウムが表面に形成できること
が知られている。この実施の形態では、膜厚が３０ｎｍ
程度となるようにパラメータを設定した。

【００３３】その後、図１(b)に示すように、無孔質陽
極酸化膜(ＭＡＯ)５０およびゲート配線材(配線金属膜
４０)をドライエッチング法によってエッチングして、
上部に無孔質陽極酸化膜(ＭＡＯ)５を有するゲート電極
４を形成する。

【００３４】続いて、図１(c)に示すように、ゲート電
極４を陽極酸化し、側面に第２の陽極酸化膜としての多
孔質陽極酸化膜(ＳＡＯ)６を形成する。この陽極酸化の
条件としては、１％〜２０％のクエン酸またはシュウ
酸,燐酸および硫酸等の酸性水溶液を用いて１Ｖ〜３０
Ｖ程度の低電圧で陽極酸化を行うことによって、０.１
μｍ〜５μｍの厚い陽極酸化膜が形成されることが知ら
れている。また、この陽極酸化膜の厚さは、陽極酸化時
間により制御すること可能であり、この実施の形態で
は、シュウ酸溶液を電解液として用い、電圧を４Ｖで６
０分間陽極酸化することで、０.７μｍの厚さの多孔質
陽極酸化膜(ＳＡＯ)６を形成した。上記多孔質陽極酸化
膜(ＳＡＯ)６の形成過程では、ゲート電極４上層部分に
は無孔質陽極酸化膜(ＭＡＯ)５が存在するため、特にレ
ジストなどでゲート電極４の上部を覆わなくても側面部
分にのみに陽極酸化反応が起る。

【００３５】続いて、図１(d)に示すように、ゲート電
極４と無孔質陽極酸化膜(ＭＡＯ)５との間およびゲート
電極４と多孔質陽極酸化膜(ＳＡＯ)６との間に、第３の
陽極酸化膜としてのバリア型の無孔質陽極酸化膜(ＢＡ
Ｏ)７を形成する。陽極酸化条件としては、１％〜１０
％の酒石酸,硼酸および硝酸が含まれたエチレングリコ
ール溶液中でゲート電極４に５０Ｖ〜２００Ｖの電圧を
２０分〜１２０分印加することによって、ゲート電極４
の側面,上面に所望の膜厚の無孔質陽極酸化膜(ＢＡＯ)
７を形成している。この実施の形態では、８０Ｖの印加
電圧によって、膜厚１００ｎｍ程度の無孔質陽極酸化膜
(ＢＡＯ)７を形成した。

【００３６】この工程では、多孔質陽極酸化の後の工程
であるにもかかわらず、多孔質陽極酸化膜(ＳＡＯ)６の
外側でなく、ゲート電極４と多孔質陽極酸化膜(ＳＡＯ)
６との間に無孔質陽極酸化膜(ＢＡＯ)７が形成される。
また、無孔質陽極酸化膜(ＢＡＯ)７は、ゲート電極４上
部の無孔質陽極酸化膜(ＭＡＯ)５の下にも成長する。こ
れは陽極酸化の条件が最初の無孔質陽極酸化膜の形成条
件よりも印加電圧が高いことに起因する。

【００３７】次に、図２(a)に示すように、ゲート電極
４、無孔質陽極酸化膜(ＭＡＯ)５、多孔質陽極酸化膜
(ＳＡＯ)６、無孔質陽極酸化膜(ＢＡＯ)７をマスクとし
て、不純物を半導体層２に高濃度にドーピングする。具
体的には、ｎ型薄膜トランジスタであれば燐(Ｐ)、ｐ型
薄膜トランジスタであれはボロン(Ｂ)等の不純物イオン
を電界加速して半導体層２中にドーピングする。

【００３８】次に、図２(b)に示すように、薄い無孔質
陽極酸化膜(ＭＡＯ)５の表面側の一部をエッチングによ
って予め除去する(図２(b)の除去部分１１)。この実施
の形態では、エッチング法としてＲＩＥ(ラジカルイオ
ンエッチング)系のドライエッチング方を採用し、エッ
チング量ｄは１５ｎｍとした。

【００３９】その後、図２(c)に示すように、多孔質陽
極酸化膜(ＳＡＯ)６(図２(b)に示す)を除去する。この
ときのエッチャントとしては、一般的なアルミ系エッチ
ャントである燐酸系の溶液(例えば、燐酸,酢酸および硝
酸の混酸)を用いている。この多孔質陽極酸化膜(ＳＡ
Ｏ)６は、燐酸系のエッチャントによって選択的にエッ
チングされる。上述した燐酸系のエッチャントにおける
多孔質陽極酸化膜(ＳＡＯ)６のエッチングレートは、無
孔質陽極酸化膜(ＭＡＯ)５(図２(b)に示す)のエッチン
グレートの１００倍程度であるため、無孔質陽極酸化膜
(ＭＡＯ)５は、燐酸系のエッチャントでは僅かしかエッ
チングされない。

【００４０】しかし、すでに図１０(a)で示したよう
に、無孔質陽極酸化液中に微小な気泡やダストが存在し
ている場合や、表面の汚れやダスト、さらには配線材自
身の欠陥や成膜前のダストなどにより、無孔質陽極酸化
膜１０７中に欠陥１１５が形成される場合がある。この
ように本来バリア層であるべき無孔質陽極酸化膜に欠陥
があると、図１０(b)に示したように、無孔質陽極酸化
膜１０７の欠陥部分１１５からエッチャントが染み込
み、ゲート電極１０４の一部がエッチングされてしま
う。

【００４１】このような欠陥が薄膜トランジスタのチャ
ネル領域で発生した場合、チャネル領域に対してゲート
電圧が正常に印加されないため、欠陥薄膜トランジスタ
が形成されてしまうことになる。また、エッチャントの
染み込み量が多い場合には、ゲート電極がエッチングさ
れて断線してしまう場合もある。さらにゲート配線も同
様な工程で同時に形成されることが一般的であるため、
配線部分で同じことが起るとゲート配線の断線に到る場
合もある。

【００４２】これに対して、この発明によれば、ウエッ
トエッチングによりゲート電極４の側面の多孔質陽極酸
化膜(ＳＡＯ)６を除去する前に、ゲート電極４の上部の
無孔質陽極酸化膜(ＭＡＯ)５の表面側の一部を除去して
いるため、上記ウエットエッチングの時間を最適化する
ことができる。具体的には、従来では、多孔質陽極酸化
膜(多孔質陽極酸化膜(ＳＡＯ)６)のジャストエッチ時間
とゲート電極４上層の薄い無孔質陽極酸化膜部分(無孔
質陽極酸化膜(ＭＡＯ)５)のジャストエッチ時間に大き
な差が生じるため、その間にゲートメタルの侵食が発生
するが、この発明では、事前にゲート電極４の上部の無
孔質陽極酸化膜(ＭＡＯ)５の表面側の一部を除去してい
るため、両者のジャストエッチング時間の差が小さくな
り、図３に示すように、無孔質陽極酸化膜(ＢＡＯ)７の
欠陥１５によるゲートメタルの侵食を最小限に食い止め
ることができる。

【００４３】その後、不純物を活性化するためにレーザ
照射を行う。これにより図２(c)に示すように、高濃度
不純物領域であるソース領域８Ａおよびドレイン領域８
Ｂが形成され、ドーピング時、多孔質陽極酸化膜(ＳＡ
Ｏ)６および無孔質陽極酸化膜(ＢＡＯ)７によってマス
クされていた部分は、オフセット領域９,９となり、そ
のオフセット領域９,９間がチャネル領域１０となる。

【００４４】最後に、図２(d)に示すように、プラズマ
ＣＶＤ法により、例えば６００ｎｍの膜厚で酸化シリコ
ン膜を堆積して層間絶縁膜１４を形成する。さらに、ソ
ース領域８Ａおよびドレイン領域８Ｂ上のゲート絶縁膜
３および層間絶縁膜１４にコンタクトホール２２,２３
を形成する。続いて、スパッタリング法により、例えば
６００ｎｍの膜厚のアルミニウムを堆積した後、所定の
形状にパターニングして、ソース電極１２およびドレイ
ン電極１３を形成する。そして、２００℃〜５００℃で
シンタリングを行う。

【００４５】このようにして、上記ゲート電極４(およ
びゲート配線)の欠陥が低減された特性の良好な薄膜ト
ランジスタを製造することができる。

【００４６】また、図２(b)に示すように、上記第１の
陽極酸化膜としての無孔質陽極酸化膜(ＭＡＯ)５の表面
側の一部をドライエッチング法により除去することによ
って、無孔質陽極酸化膜(ＭＡＯ)５のエッチング量を正
確に制御でき、次の無孔質陽極酸化膜(ＭＡＯ)５の残り
および多孔質陽極酸化膜(ＳＡＯ)６のジャストエッチン
グ時間の差を確実に少なくすることができる。

【００４７】また、上記配線金属膜４０にアルミニウム
またはアルミニウムを主成分とする材料を用いることに
よって、配線抵抗が低減できるため、ゲート遅延時間を
短くすることができる。

【００４８】また、図２(c)に示す無孔質陽極酸化膜(Ｍ
ＡＯ)５の残りおよび多孔質陽極酸化膜(ＳＡＯ)６を除
去する工程において、アルミニウムおよび酸化アルミ系
のエッチャントを用いることによって、Ｃr系の化合物
を用いることなく、上記アルミニウムまたはアルミニウ
ムを主成分とする材料を用いた無孔質陽極酸化膜(ＭＡ
Ｏ)５の残りおよび多孔質陽極酸化膜(ＳＡＯ)を選択的
に除去することができる。

【００４９】上記実施の形態では、ゲート電極４の上部
の無孔質陽極酸化膜(ＭＡＯ)５の除去量を１５ｎｍとし
ているが、特に問題がなければ無孔質陽極酸化膜(ＭＡ
Ｏ)５の膜厚分３０ｎｍすべてを除去してもかまわな
い。ただし、無孔質陽極酸化膜(ＭＡＯ)５を必要以上に
エッチングすると、ゲート電極４の上部の無孔質陽極酸
化膜(ＢＡＯ)７の膜厚が不足し、多孔質陽極酸化膜(Ｓ
ＡＯ)６のエッチング時に上層部分の欠陥からエッチャ
ントが染み込んで、ゲート電極４にピンホールを形成す
る確率が増加する。また、ドライエッチ時間が長くなる
と、プラズマダメージによる特性ずれ等予期しない不良
を引き起こす可能性もある。したがって、無孔質陽極酸
化膜(ＭＡＯ)５の残膜量に関しては最適な範囲が存在す
ると考えられる。

【００５０】一方、本出願人の実験では、無孔質陽極酸
化膜(ＢＡＯ)７のピンホールからエッチャントが染み込
みゲート電極が侵食された場合でも、薄膜トランジスタ
の特性に大きく影響されない条件が存在することが判明
した。図４〜図７はこれらのパターン欠陥の例を示して
おり、薄膜トランジスタを基板上方から見た模式図であ
る。なお、図４〜図７において、１６Ａ〜１６Ｄは侵食
領域を示し、図１,図２と同一の構成部は同一参照番号
を付して説明を省略する。

【００５１】図４に示すように、ピンホール１５からゲ
ート電極４が侵食されるため、ゲート材料はピンホール
の位置を起点に半円状にえぐられる形となる(図４の１
６Ａに示す)。この図４に示す薄膜トランジスタのチャ
ネル幅全体を横切るように侵食領域が広がっている場合
には、薄膜トランジスタの特性が正常薄膜トランジスタ
に比べて大きくずれることが分かった。しかし、図５や
図６のように侵食されない領域が一部でも残っている
と、大きな特性ずれを起こさないことも判明した。した
がって、この不良モードが発生する限界は図７のような
場合であることが分かる。すなわち無孔質陽極酸化膜
(ＢＡＯ)７の欠陥がチャネル幅の中央に位置し、しかも
ゲート電極４の侵食領域１６Ｄの半径ｒがちょうどチャ
ネル幅Ｗの１／２となって、チャネル幅の全部が侵食さ
れた場合である。逆に言えば、少なくとも侵食半径ｒが
Ｗ／２を下回るように条件設定をすればよいことにな
る。

【００５２】すなわち、無孔質陽極酸化膜(ＭＡＯ)のエ
ッチング量は、後のウエットエッチング工程でエッチオ
フされる多孔質陽極酸化膜(ＳＡＯ)のジャストエッチ時
間をｔ１と、ドライエッチングを行った後の無孔質陽極
酸化膜(ＭＡＯ)の残膜のジャストエッチ時間をｔ２と、
ゲート配線材料のエッチレートをＲと、チャネル幅をＷ
とすると、 ((ｔ２−ｔ１)・Ｒ ＜ Ｗ／２) ………(式１) の関係を満たすような条件にすることが好ましい。

【００５３】例えば、従来では、ジャストエッチ時間ｔ
１＝３０秒、ジャストエッチ時間ｔ２＝１８０秒、チャ
ネル幅Ｗ＝２μｍ、エッチレートＲ＝１０ｎｍ／秒であ
るため、 となり、ピンホールが発生した場合、場所によってはチ
ャネル幅の全部を横切るように侵食領域ができる可能性
があることが分かる。

【００５４】一方、この実施の形態によれば、無孔質陽
極酸化膜(ＭＡＯ)の表面側の一部を事前にエッチングし
ているため、従来よりもジャストエッチ時間ｔ２が短く
なる。この例では、ジャストエッチ時間ｔ２＝９０秒で
あった。したがって となり、上記(式１)の関係を満たしていることが分か
る。また、現実的には、ジャストエッチ時間ｔ２でエッ
チングを終了せず、いくらかオーバーエッチを行うた
め、ジャストエッチ時間ｔ２には(無孔質陽極酸化膜(Ｍ
ＡＯ)のジャストエッチ時間＋オーバーエッチ時間)を当
てはめて計算する方が望ましい。

【００５５】また、この実施の形態では、オフセット構
造の薄膜トランジスタの製造方法を説明しているが、多
孔質陽極酸化膜の除去後に低濃度のドーピングを行うこ
とにより、ＬＤＤ構造の薄膜トランジスタを容易に作製
することができる。具体的には、ｎ型薄膜トランジスタ
であれば燐(Ｐ)、ｐ型薄膜トランジスタであればボロン
(Ｂ)等の不純物イオンを電界加速して、ゲート電極およ
び無孔質陽極酸化膜をマスクとして、半導体層２中に低
濃度のドーピングを行うことで製造することができる。

【００５６】また、図示はしていないが、このようにし
て製造した薄膜トランジスタは、この後、ドレイン電極
１３に所定の形状を有するＩＴＯ等からなる透明電極ま
たは金属膜を接続して、画素電極を形成することにより
液晶表示装置等の画像表示装置に用いることができる。

【００５７】

【発明の効果】以上より明らかなように、この発明の薄
膜トランジスタの製造方法によれば、マスク枚数を増や
すことなく、容易に無孔質陽極酸化膜の欠陥に起因する
薄膜トランジスタ特性不良を低減することができ、引い
ては、そのような薄膜トランジスタで構成される半導体
回路で機能する電気光学装置や電気光学装置を搭載した
電子機器の歩留まりが向上する。

【図面の簡単な説明】

【図１】 図１はこの発明の実施の一形態の薄膜トラン
ジスタの製造方法を示す工程の断面図である。

【図２】 図２は図１に続く工程の断面図である。

【図３】 図３は上記薄膜トランジスタの製造方法の効
果を示す作成工程途中の断面図である。

【図４】 図４は薄膜トランジスタ作成時のパターン欠
陥を示す模式図である。

【図５】 図５は薄膜トランジスタ作成時のパターン欠
陥を示す模式図である。

【図６】 図６は薄膜トランジスタ作成時のパターン欠
陥を示す模式図である。

【図７】 図７は薄膜トランジスタ作成時のパターン欠
陥を示す模式図である。

【図８】 図８は従来の薄膜トランジスタの製造方法の
工程を示す断面図である。

【図９】 図９は図８に続く工程を示す断面図である。

【図１０】 図１０は上記薄膜トランジスタの製造方法
により不良薄膜トランジスタが作成された場合の工程の
断面図である。

【図１１】 図１１は従来の薄膜トランジスタの工程の
詳細を示す模式図である。

【符号の説明】

１…基板、 ２…半導体層、 ３…ゲート絶縁膜、 ４…ゲート電極、 ５…無孔質陽極酸化膜(ＭＡＯ)、 ６…多孔質陽極酸化膜(ＳＡＯ)、 ７…無孔質陽極酸化膜(ＢＡＯ)、 ８…高濃度不純物領域、 ９…オフセット領域、 １０…チャネル領域、 １１…除去部分、 １２…ソース電極、 １３…ドレイン電極、 １４…層間絶縁膜、 １５…欠陥、 １６,１６Ａ〜１６Ｄ…侵食領域、 ４０…配線金属膜、 ５０…無孔質陽極酸化膜(ＭＡＯ)。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１７Ａ Ｆターム(参考） 2H092 JA34 JA37 JA41 JB21 KB04 MA18 MA19 MA24 NA21 NA29 4M104 BB03 CC05 DD37 DD65 DD89 EE16 GG20 5F043 AA37 BB25 GG04 5F058 BA20 BD01 BD05 BF70 BH11 BH12 BJ04 5F110 AA03 AA26 BB01 CC02 DD02 DD03 DD05 DD13 EE03 EE06 EE34 EE44 FF02 FF30 GG02 GG13 GG25 GG43 GG45 GG47 HJ01 HJ12 HJ23 HL03 HL23 HM14 NN04 NN23 NN35 PP01 PP03 PP10 QQ05 QQ11

Claims (5)

【特許請求の範囲】
1. 【請求項１】 絶縁表面を有する基板上にソース領域と
   ドレイン領域とチャネル領域とゲート絶縁膜およびゲー
   ト電極を有する薄膜トランジスタの製造方法において、 上記基板上に配線金属膜を形成する工程と、 上記配線金属膜の表面を陽極酸化することにより第１の
   陽極酸化膜を形成する工程と、 上記第１の陽極酸化膜が表面に形成された上記配線金属
   膜をパターニングしてゲート電極を形成する工程と、 上記ゲート電極を陽極酸化することにより、そのゲート
   電極の側面に多孔質な第２の陽極酸化膜を形成する工程
   と、 上記多孔質な第２の陽極酸化膜が側面に形成された上記
   ゲート電極を陽極酸化することにより、上記ゲート電極
   と上記第１の陽極酸化膜との間および上記ゲート電極と
   上記第２の陽極酸化膜との間にバリア型の第３の陽極酸
   化膜を形成する工程と、 上記バリア型の第３の陽極酸化膜を形成した後に上記第
   １の陽極酸化膜の少なくとも表面側の一部を除去する工
   程と、 上記第１の陽極酸化膜の少なくとも表面側の一部を除去
   する工程の後、さらに残っている上記第１の陽極酸化膜
   および上記第２の陽極酸化膜を除去する工程とを有する
   ことを特徴とする薄膜トランジスタの製造方法。
2. 【請求項２】 請求項１に記載の薄膜トランジスタの製
   造方法において、 上記第１の陽極酸化膜の少なくとも表面側の一部を除去
   する工程においてドライエッチング法を用いることを特
   徴とする薄膜トランジスタの製造方法。
3. 【請求項３】 請求項１または２に記載の薄膜トランジ
   スタの製造方法において、 上記配線金属膜にアルミニウムまたはアルミニウムを主
   成分とする材料を用いることを特徴とする薄膜トランジ
   スタの製造方法。
4. 【請求項４】 請求項３に記載の薄膜トランジスタの製
   造方法において、 残っている上記第１の陽極酸化膜および上記第２の陽極
   酸化膜を除去する工程においてアルミニウムおよび酸化
   アルミ系のエッチャントを用いることを特徴とする薄膜
   トランジスタの製造方法。
5. 【請求項５】 請求項１乃至４のいずれか１つに記載の
   薄膜トランジスタの製造方法において、 残っている上記第１の陽極酸化膜および上記第２の陽極
   酸化膜を除去する工程はウエットエッチング工程であっ
   て、 上記ウエットエッチング工程において、上記第２の陽極
   酸化膜のジャストエッチ時間をｔ１、表面側の一部が除
   去された上記第１の陽極酸化膜の残りのジャストエッチ
   時間をｔ２、この工程のウエットエッチャントに対する
   上記ゲート配線の材料のエッチレートをＲ、薄膜トラン
   ジスタのチャネル幅をＷとしたとき、 (ｔ２−ｔ１)・Ｒ ＜ Ｗ／２ の関係を満たすことを特徴とする薄膜トランジスタの製
   造方法。