JP3149035B2

JP3149035B2 - 薄膜トランジスタおよびその保護絶縁膜の成膜方法

Info

Publication number: JP3149035B2
Application number: JP35175991A
Authority: JP
Inventors: 純司塩田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1991-12-16
Filing date: 1991-12-16
Publication date: 2001-03-26
Anticipated expiration: 2016-03-26
Also published as: JPH05167075A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表面を保護絶縁膜で覆
った薄膜トランジスタおよびその保護絶縁膜の成膜方法
に関するものである。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）には、スタ
ガー型、逆スタガー型、コプラナー型、逆コプラナー型
のものがある。これら薄膜トランジスタは、ガラス等か
らなる絶縁性基板の上に形成されており、その表面は保
護絶縁膜で覆われている。

【０００３】上記保護絶縁膜は、ごみ等の付着により薄
膜トランジスタの上部配線（例えば逆スタガー型薄膜ト
ランジスタではデータ配線）同士が短絡したり、水分の
付着やＮa イオン等の重金属イオンによる汚染によって
トランジスタ特性が劣化したりするのを防ぐために設け
られており、この保護絶縁膜は、一般に、ゲート絶縁膜
や層間絶縁膜と同じ窒化シリコン膜とされている。

【０００４】上記窒化シリコン膜は、プラズマＣＶＤ装
置によって成膜されており、このプラズマＣＶＤ装置に
よる窒化シリコン膜の成膜は、一般に、基板を予備加熱
室において予備加熱した後、この基板を成膜室に移送し
て所定の成膜温度まで加熱し、この後プロセスガス（Ｓ
i Ｈ₄＋ＮＨ₃＋Ｎ₂）雰囲気中でプラズマ放電を起さ
せて基板上に窒化シリコンを堆積させる方法で行なわれ
ている。

【０００５】そして、従来は、上記薄膜トランジスタの
ゲート絶縁膜や層間絶縁膜および保護絶縁膜となる窒化
シリコン膜を、基板温度（表面温度）を約２５０〜２７
０℃にして成膜している。このような基板温度で成膜し
た窒化シリコン膜は、膜質が緻密で、良好な絶縁耐圧を
もっている。

【０００６】一方、薄膜トランジスタにおいては、その
動作特性を良くするために、ゲート配線およびデータ配
線の抵抗をできるだけ小さくするのが望ましい。このた
め、薄膜トランジスタの電極および配線は、安価でかつ
抵抗も低いＡl（アルミニウム）にＴi （チタン）やＴa
（タンタル）等の高融点金属を含有させたＡl 系合金
で形成されている。なお、ソース，ドレイン電極は、ｎ
型半導体層とのオーミックコンタクト性が良いＣr （ク
ロム）等の金属で形成されることもある。

【０００７】このように、電極および配線を上記Ａl 系
合金で形成しているのは、純Ａl 膜はこれを数百℃に加
熱すると膜表面が荒れてヒロックと呼ばれる鋭い突起が
発生するためであり、特に、下部電極および下部配線
（例えば逆スタガー型薄膜トランジスタではゲート電極
およびゲート配線）を純Ａlで形成したのでは、その上
にゲート絶縁膜や層間絶縁膜等をプラズマＣＶＤ装置に
よって成膜する際に下部電極および下部配線の表面にヒ
ロックが発生し、このヒロックの影響でゲート絶縁膜や
層間絶縁膜にクラック等の欠陥が発生して、上下の電極
や配線が短絡してしまう。

【０００８】しかし、Ａl にＴi やＴa 等の高融点金属
を含有させると、加熱時の表面の荒れが抑制されるた
め、電極および配線を上記Ａl 系合金で形成しておけ
ば、ゲート絶縁膜や層間絶縁膜等の成膜時に電極および
配線の表面にヒロックが発生するのを防いで、上下の電
極間および配線間の短絡をなくすことができる。なお、
上記Ａl 系合金の加熱時の表面荒れは、高融点金属の含
有量を多くするほど、効果的に抑制できるが、その含有
量を多くするとＡl 系合金の抵抗が高くなるため、高融
点金属の含有量は、薄膜トランジスタの製造工程中にヒ
ロックを発生させない範囲で、できるだけ少なくするの
が望ましい。

【０００９】

【発明が解決しようとする課題】しかしながら、保護絶
縁膜をゲート絶縁膜や層間絶縁膜と同じ成膜条件で成膜
している従来の薄膜トランジスタは、上記保護絶縁膜を
成膜する際にもトランジスタ形成基板が高温（約２５０
〜２７０℃）に加熱されるため、薄膜トランジスタの下
部電極および下部配線を高融点金属の含有量の多いＡl
系合金で形成しておかないと、薄膜トランジスタの製造
過程で、上下の配線間および電極間に上述した短絡が発
生してしまうという問題をもっていた。

【００１０】すなわち、例えば逆スタガー型薄膜トラン
ジスタは、一般に、基板上にゲート電極およびゲート配
線を形成した後、ゲート絶縁膜と、ｉ型ａ−Ｓl （アモ
ルファスシリコン）からなるｉ型半導体層と、ｎ型不純
物をドープしたｎ型ａ−Ｓlからなるｎ型半導体層と、
ソース，ドレイン用金属膜とを順次成膜し、次いで上記
ソース，ドレイン用金属膜とｎ型半導体層およびｉ型半
導体層をトランジスタ素子領域の外形にパターニングす
るとともに、上記金属膜とｎ型半導体層とをソース，ド
レイン電極の形状にパターニングした後、層間絶縁膜を
成膜して、この層間絶縁膜にコンタクト孔を形成し、次
いで上記層間絶縁膜の上に配線用金属膜を成膜して、こ
の金属膜をパターニングしてデータ配線を形成し、その
上に保護絶縁膜を成膜する製法で製造されている。

【００１１】この製法において、プラズマＣＶＤ装置に
より成膜されるのは、ゲート絶縁膜と、ｉ型およびｎ型
半導体層と、層間絶縁膜と、保護絶縁膜であり、ゲート
絶縁膜と層間絶縁膜および保護絶縁膜（いずれも窒化シ
リコン膜）は上述したように約２５０〜２７０℃の基板
温度で成膜され、またｉ型およびｎ型半導体層は約２５
０℃の基板温度で成膜されている。なお、ソース，ドレ
イン用金属膜および配線用金属膜はスパッタ装置により
約１００℃の基板温度で成膜されている。

【００１２】したがって、上記逆スタガー型薄膜トラン
ジスタの製造においては、下部電極および下部配線であ
るゲート電極およびゲート配線が、ゲート絶縁膜、ｉ型
およびｎ型半導体層、層間絶縁膜、保護絶縁膜の成膜の
度に繰返し数百℃に加熱される。

【００１３】そして、このようにゲート電極およびゲー
ト配線が繰返し数百℃に加熱されると、例えば層間絶縁
膜の成膜まではゲート電極およびゲート配線にヒロック
が発生しなくても、最後の保護絶縁膜の成膜時にゲート
電極およびゲート配線にヒロックが発生し、このヒロッ
クの影響でゲート絶縁膜や層間絶縁膜に欠陥が発生し
て、上下の電極間および配線間に短絡を発生させてしま
う。

【００１４】このため、従来の薄膜トランジスタでは、
その下部電極および下部配線を、最後に成膜される保護
絶縁膜の成膜時にもヒロックを発生しないように、高融
点金属の含有量を多くしたＡl 系合金で形成する必要が
あり、そのため、下部電極および下部配線の抵抗が高く
なって、薄膜トランジスタの動作特性を低下させてしま
う。

【００１５】本発明の目的は、製造過程において下部電
極および下部配線が数百℃に加熱される回数を少なくし
て、前記下部電極および下部配線を高融点金属の含有量
が少ないＡl 系合金で形成してもヒロックが発生しない
ようにした、上下の電極間および配線間の短絡を防ぎ、
しかも下部電極および下部配線の抵抗を小さくして動作
特性を向上させることができる薄膜トランジスタを提供
するとともに、あわせてその保護絶縁膜の成膜方法を提
供することにある。

【００１６】

【課題を解決するための手段】本発明の薄膜トランジス
タは、その表面を覆う保護絶縁膜を、前記薄膜トランジ
スタのゲート用金属膜の成膜温度を超えない温度で成膜
した窒化シリコン膜としたことを特徴とするものであ
る。

【００１７】また、本発明の保護絶縁膜の成膜方法は、
窒化シリコン膜からなる保護絶縁膜をプラズマＣＶＤ装
置によって成膜する方法において、薄膜トランジスタ形
成基板をその温度が室温である状態で成膜室に入れ、そ
の直後に成膜を開始することを特徴するものである。

【００１８】

【作用】本発明の薄膜トランジスタによれば、その製造
において最後に成膜する保護絶縁膜を低温で成膜できる
ため、製造過程において下部電極および下部配線が数百
℃に加熱される回数を少なくすることができる。そし
て、このように下部電極および下部配線が数百℃に加熱
される回数が少なければ、前記下部電極および下部配線
を高融点金属の含有量が少ないＡl 系合金で形成しても
ヒロックが発生することはなく、したがってゲート絶縁
膜等に前記ヒロックの影響による欠陥を発生させてしま
うことはないから、上下の電極間および配線間の短絡を
防ぐことができる。また、下部電極およびその配線を高
融点金属の含有量が少ないＡl 系合金で形成できるた
め、下部電極および下部配線の抵抗を小さくして薄膜ト
ランジスタの動作特性を向上させることができる。

【００１９】また、本発明の保護絶縁膜の成膜方法は、
トランジスタ形成基板をその温度が室温である状態で成
膜室に入れ、その直後に成膜を開始するものであるか
ら、窒化シリコン膜からなる保護絶縁膜を低温で成膜す
ることができる。

【００２０】

【実施例】以下、本発明の一実施例を、アクティブマト
リックス液晶表示素子の基板上に形成する薄膜トランジ
スタを例にとって図面を参照し説明する。なお、この実
施例の薄膜トランジスタは、逆スタガー型のものであ
る。

【００２１】図１は薄膜トランジスタの断面図であり、
この薄膜トランジスタは、ガラス等からなる透明な絶縁
性基板１の上に形成されたゲート電極２およびこのゲー
ト電極２につながるゲート配線（図示せず）と、前記ゲ
ート電極２およびゲート配線を覆うゲート絶縁膜（透明
膜）３と、このゲート絶縁膜３の上に形成されたｉ型半
導体層４と、このｉ型半導体層４の上にｎ型半導体層５
を介して形成されたソース電極６およびドレイン電極７
と、前記ドレイン電極７につながるデータ配線９とで構
成されており、その表面は保護絶縁膜１０で覆われてい
る。

【００２２】なお、１１はゲート絶縁膜３の上に形成し
たＩＴＯ等の透明導電膜からなる画素電極であり、この
画素電極１１は、その端部をソース電極６の上に重ねて
形成することによってソース電極６に接続されている。

【００２３】上記ｉ型半導体層４はｉ型ａ−Ｓi で形成
され、ｎ型半導体層６はｎ型不純物をドープしたｎ型ａ
−Ｓi で形成されており、ｎ型半導体層５はｉ型半導体
層４のチャンネル領域（ソース電極６とドレイン電極７
との間の領域）に対応する部分において分離されてい
る。

【００２４】上記ゲート電極２およびゲート配線は、Ａ
l にＴi やＴa 等の高融点金属を含有させたＡl 系合金
で形成されており、ソース，ドレイン電極６，７は、ｎ
型半導体層５とのオーミックコンタクト性がよい金属、
例えばＣr または上記Ａl 系合金で形成されている。

【００２５】上記ソース，ドレイン電極６，７は、その
上に形成した層間絶縁膜８で覆われており、ドレイン電
極７につながるデータ配線９は、層間絶縁膜８の上に形
成されている。このデータ配線９は、上記Ａl 系合金ま
たは純Ａl で形成されており、このデータ配線９は、層
間絶縁膜８に設けたコンタクト孔８ａにおいてドレイン
電極７に接続されている。

【００２６】また、上記ゲート絶縁膜３と層間絶縁膜８
および保護絶縁膜１０はいずれも、プラズマＣＶＤ装置
により成膜された窒化シリコン（以下、Ｓi Ｎと記す）
膜であり、ゲート絶縁膜３と層間絶縁膜８は、基板温度
約２５０〜２７０℃にして成膜された高温成膜Ｓi Ｎ膜
とされ、保護絶縁膜１０は、基板温度を１００℃以下に
して成膜された低温成膜Ｓi Ｎ膜とされている。

【００２７】上記薄膜トランジスタは、次のような工程
で製造される。

【００２８】［工程１］基板１上に上記Ａl 系合金から
なるゲート用金属膜をスパッタ装置により成膜し、この
ゲート用金属膜をパターニングしてゲート電極２および
ゲート配線を形成する。

【００２９】［工程２］次に、ゲート絶縁膜（高温成膜
Ｓi Ｎ膜）３と、ｉ型半導体層（ｉ型ａ−Ｓi膜）４
と、ｎ型半導体層（ｎ型ａ−Ｓi 膜）５とをプラズマＣ
ＶＤ装置により順次成膜し、さらにその上に、ソース，
ドレイン用金属膜（Ｃr またはＡl 系合金膜）をスパッ
タ装置により成膜する。

【００３０】［工程３］次に、上記ソース，ドレイン用
金属膜とｎ型半導体層５およびｉ型半導体層４をトラン
ジスタ素子領域の外形にパターニングするとともに、上
記ソース，ドレイン用金属膜とｎ型半導体層５とをソー
ス，ドレイン電極６，７の形状にパターニングする。

【００３１】［工程４］次に、ＩＴＯ等の透明導電膜を
スパッタ装置により成膜し、この透明導電膜をパターニ
ングして画素電極１１を形成する。

【００３２】［工程５］次に、層間絶縁膜（高温成膜Ｓ
i Ｎ膜）８をプラズマＣＶＤ装置により成膜し、この層
間絶縁膜８にドレイン電極７に対応するコンタクト孔８
ａを形成する。

【００３３】［工程６］次に、上記層間絶縁膜８の上に
データ配線用金属膜（Ａl 系合金または純Ａl膜）をス
パッタ装置により成膜し、この金属膜をパターニングし
て、データ配線９を形成する。

【００３４】［工程７］次に、保護絶縁膜（低温成膜Ｓ
i Ｎ膜）１０をプラズマＣＶＤ装置により成膜し、この
保護絶縁膜１０をトランジスタ素子領域とデータ配線９
を覆う形状にパターニングして薄膜トランジスタを完成
する。

【００３５】図２は、上記ゲート絶縁膜３、ｉ型および
ｎ型半導体層４，５、層間絶縁膜８、保護絶縁膜１０の
成膜に用いるプラズマＣＶＤ装置を示している。

【００３６】このプラズマＣＶＤ装置は、予備加熱室２
１と、成膜室２２と、取出室２３とからなっており、予
備加熱室２１の基板受入口と取出室２３の基板取出口お
よび各室２１，２２，２３の間には、開閉可能な密閉扉
２６が設けられている。また、予備加熱室２１と成膜室
２２にはそれぞれヒータ２７，２８が設けられており、
さらに成膜室２２には放電電極２９が設けられている。
この放電電極２９には高周波電源３０が接続されてい
る。また、成膜室２２には、プロセスガス導入管３０と
排気管３１が接続されており、予備加熱室２１および取
出室２３には排気管３３，３４が接続されている。な
お、図示しないが、予備加熱室２１の前には、基板装入
口に開閉可能な密閉扉を備えた基板装入室が設けられて
おり、この基板装入室にも排気管が接続されている。

【００３７】そして、トランジスタ形成基板１は、基板
装入室に搬入され、この装入室内を真空状態にした後に
予備加熱室２１を通して成膜室２２に移送され、この成
膜室２２において被膜Ａを成膜される。また、被膜Ａを
成膜された基板１は、成膜室２２内のガスを排気した
後、成膜室２２から取出室２３に移送され、その基板取
出口から取出される。なお、この基板の各室への移送は
図示しない搬送装置によって行なわれる。

【００３８】上記基板１上に成膜される被膜Ａは、Ｓi
Ｎ膜（ゲート絶縁膜３、層間絶縁膜８、保護絶縁膜１
０）またはａ−Ｓi 膜（ｉ型およびｎ型半導体層４，
５）であり、Ｓi Ｎ膜は、Ｓi Ｈ₄＋ＮＨ₃＋ガスＮ₂
をプロセスガスとして成膜し、ｉ型ａ−Ｓi 膜はＳi Ｈ
₄＋ガスＨ₂をプロセスガスとして成膜し、ｎ型ａ−Ｓ
i膜はＳi Ｈ₄＋ＰＨ₃＋ガスＨ₂をプロセスガスとし
て成膜する。

【００３９】そして、上記ゲート絶縁膜３と層間絶縁膜
８は、基板装入室から予備加熱室２１に移送した基板１
を、予備加熱室２１において予備加熱した後、この基板
１を成膜室２２に移送して基板温度（表面温度）が約２
５０〜２７０℃になるまで加熱し、この後プロセスガス
雰囲気中でプラズマ放電を起させて基板１上にＳi Ｎを
堆積させる方法で成膜する。

【００４０】図３は上記ゲート絶縁膜３と層間絶縁膜８
の成膜プロセスを示しており、基板１は、予備加熱室２
１において約４０分予備加熱され、さらに成膜室２２に
おいて約２０分加熱されて成膜温度（約２５０〜２７０
℃）まで昇温された後、ゲート絶縁膜３および層間絶縁
膜８の膜厚に応じて決められる所定の成膜時間Ｓi Ｎ膜
を堆積され、成膜室２２内のガスを排気した後、取出室
２３に移送されて自然冷却される。

【００４１】このように約２５０〜２７０℃の高い基板
温度で成膜した高温成膜Ｓi Ｎ膜からなるゲート絶縁膜
３と層間絶縁膜８は、膜質が緻密で、良好な絶縁耐圧を
もっている。

【００４２】また、ｉ型半導体層４とｎ型半導体層５
は、上記ゲート絶縁膜３や層間絶縁膜８の成膜と同様
に、基板１を予備加熱室２１において予備加熱し、この
基板１を成膜室２２に移送して基板温度（表面温度）が
約２５０℃になるまで加熱した後に成膜する。

【００４３】一方、上記保護絶縁膜１０は、基板装入室
から予備加熱室２１に移送した基板１を、予備加熱を行
わずに（予備加熱室２１のヒータ２７は休止させてお
く）予備加熱室２１を通過させて、基板温度が室温（約
２５℃）の基板１を成膜室２２に移送し、その直後に、
プロセスガス雰囲気中でプラズマ放電を起させて基板１
上にＳi Ｎ膜を堆積させる方法で成膜する。

【００４４】図４は上記保護絶縁膜１０の成膜プロセス
を示しており、基板１は、基板温度が室温のまま予備加
熱室２１を通過（通過時間は約３０秒〜１分）し、成膜
室２２に入れられた後、直ちに保護絶縁膜１０の成膜を
開始される。また、成膜を終了した基板１は、成膜室２
２内のガスを排気した後取出室２３に移送される。

【００４５】なお、この保護絶縁膜１０の成膜において
も、成膜室２２内の温度（ガス温度）は、ヒータ２８に
よって、プラズマ放電が得られる温度に制御されてお
り、したがって、基板１の温度（表面温度）はＳi Ｎ膜
の成膜中に上昇して行くが、この基板温度の上昇は室温
からの上昇であるため、基板温度は成膜終了時でも１０
０℃以下に抑えられる。すなわち、成膜中の基板温度の
上昇は、保護絶縁膜１０の膜厚に応じて決められる成膜
時間によって異なるが、例えば膜厚が２００〜３００ｎ
ｍのＳi Ｎ膜の成膜に要する時間は約１０〜１５分であ
り、この程度の成膜時間では、基板温度が１００℃を越
えることはない。

【００４６】このように１００℃以下の低い基板温度で
成膜した低温成膜ＳiＮ膜からなる保護絶縁膜１０の絶
縁耐圧はあまり良くないが、この保護絶縁膜１０は、ご
み等の付着によりデータ配線９同士が短絡したり、水分
の付着やＮa イオン等の重金属イオンによる汚染によっ
てトランジスタ特性が劣化したりするのを防ぐためのも
のであるため、絶縁耐圧が悪くても特に問題はない。

【００４７】上記実施例の薄膜トランジスタでは、その
表面を覆う保護絶縁膜１０を、基板温度が１００℃以下
の低温で成膜したＳi Ｎ膜としているため、薄膜トラン
ジスタの製造において最後に成膜する保護絶縁膜を低温
で成膜でき、したがって、薄膜トランジスタの製造過程
において下部電極および下部配線であるゲート電極２０
およびゲート配線が数百℃に加熱される回数を少なくす
ることができる。そして、このように下部電極および下
部配線が数百℃に加熱される回数が少なければ、上記ゲ
ート電極２０およびゲート配線を高融点金属の含有量が
少ないＡl 系合金で形成することができる。

【００４８】すなわち、薄膜トランジスタの製造過程に
おいてゲート電極２０およびゲート配線が数百℃に加熱
されるのは、十分な絶縁耐圧を要求されるゲート絶縁膜
３および層間絶縁膜８の成膜時（いずれも基板温度約２
５０〜２７０℃）と、ｉ型およびｎ型半導体層４，５の
成膜時（基板温度約２５０℃）であり、したがって、ゲ
ート電極２０およびゲート配線に用いるＡl 系合金の高
融点金属含有量は、上記ゲート絶縁膜３とｉ型およびｎ
型半導体層４，５と層間絶縁膜８の成膜時の数百℃加熱
に耐えられる（ヒロックを発生しない）だけ量でよい。

【００４９】なお、ゲート電極２０およびゲート配線
は、プラズマＣＶＤ装置による保護絶縁膜１０の成膜時
にも、またスパッタ装置によるソース，ドレイン用金属
膜やデータ配線用金属膜および画素電極用透明導電膜の
成膜時にも加熱されるが、保護絶縁膜１０の成膜時の基
板温度は上述したように１００℃以下、上記金属膜およ
び透明導電膜の成膜時の基板温度は約１００℃であり、
この温度は、ゲート用金属膜をスパッタ装置により成膜
する際の基板温度（約１００℃）と同程度であるため、
これらの成膜時にゲート電極２０およびゲート配線の表
面が荒れることはない。

【００５０】そして、上記薄膜トランジスタによれば、
ゲート電極２０およびゲート配線を高融点金属の含有量
が少ないＡl 系合金で形成してもヒロックが発生するこ
とはなく、したがってゲート絶縁膜３や層間絶縁膜８に
前記ヒロックの影響による欠陥を発生させてしまうこと
はないから、ゲート電極２とソース，ドレイン電極６，
７との間およびゲート配線とデータ配線間の短絡を防ぐ
ことができる。また、ゲート電極２０およびゲート配線
を高融点金属の含有量が少ないＡl 系合金で形成できる
ため、このゲート電極２０およびゲート配線の抵抗を小
さくして動作特性を向上させることができる。

【００５１】さらに、上記薄膜トランジスタによれば、
保護絶縁膜１０を基板温度が１００℃以下の低温で成膜
したＳi Ｎ膜としているため、薄膜トランジスタの製造
過程においてソース，ドレイン電極６，７が数百℃に加
熱されるのは層間絶縁膜８の成膜時だけであり、したが
って、このソース，ドレイン電極６，７をＡl 系合金で
形成する場合は、このＡl 系合金の高融点金属含有量
を、ゲート電極２０およびゲート配線に用いるＡl 系合
金よりさらに少なくすることができる。

【００５２】また、層間絶縁膜８の上に形成したデータ
配線９は、保護絶縁膜１０の成膜時に１００℃以下の温
度に加熱されるだけであるため、このデータ配線９を高
融点金属の含有量を極く僅かにしたＡl 系合金や純Ａl
で形成して、その抵抗を小さくすることができる。

【００５３】また、上記保護絶縁膜の成膜方法は、トラ
ンジスタ形成基板１をその温度が室温である状態で成膜
室２２に入れ、その直後に成膜を開始するものであるか
ら、Ｓi Ｎ膜からなる保護絶縁膜１０を低温で成膜する
ことができる。

【００５４】なお、上記実施例の薄膜トランジスタで
は、ソース，ドレイン電極６，７を覆う層間絶縁膜８の
上にデータ配線９を形成しているが、データ配線は、ゲ
ート絶縁膜３の上にドレイン電極６と一体に形成しても
よく、その場合は、層間絶縁膜８をなくして、ソース，
ドレイン電極６，７およびデータ配線の上に保護絶縁膜
１０を形成すればよいから、ソース，ドレイン電極６，
７も、高融点金属の含有量を極く僅かにしたＡl 系合金
や純Ａl で形成できる。

【００５５】また、上記実施例では、アクティブマトリ
ックス液晶表示素子の基板上に形成する薄膜トランジス
タについて説明したが、本発明は、種々の回路基板等に
形成される薄膜トランジスタに広く適用できる。さらに
本発明は、逆スタガー型の薄膜トランジスタに限らず、
スタガー型、コプラナー型、逆コプラナー型の薄膜トラ
ンジスタにも適用することができる。

【００５６】

【発明の効果】本発明の薄膜トランジスタは、その表面
を覆う保護絶縁膜を、低温で成膜した窒化シリコン膜と
したものであるから、薄膜トランジスタの製造過程にお
いて下部電極および下部配線が数百℃に加熱される回数
を少なくすることができる。したがって、本発明の薄膜
トランジスタによれば、前記下部電極および下部配線を
高融点金属の含有量が少ないＡl 系合金で形成してもヒ
ロックが発生しないため、上下の電極間および配線間の
短絡を防ぐことができるし、しかも下部電極および下部
配線の抵抗を小さくして動作特性を向上させることがで
きる。

【００５７】また、本発明の保護絶縁膜の成膜方法は、
トランジスタ形成基板をその温度が室温である状態で成
膜室に入れ、その直後に成膜を開始するものであるか
ら、窒化シリコン膜からなる保護絶縁膜を低温で成膜す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す薄膜トランジスタの断
面図。

【図２】プラズマＣＶＤ装置の概略図。

【図３】ゲート絶縁膜と層間絶縁膜の成膜プロセスを示
す図。

【図４】保護絶縁膜の成膜プロセスを示す図。

【符号の説明】

１…基板、２…ゲート電極、３…ゲート絶縁膜、４…ｉ
型半導体層、５…ｎ型半導体層、６…ソース電極、７…
ドレイン電極、８…層間絶縁膜、８ａ…コンタクト孔、
９…データ配線、１０…保護絶縁膜、１１…画素電極。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/31 H01L 21/318 H01L 21/3205 H01L 21/336 H01L 29/40

Claims

(57)【特許請求の範囲】

【請求項１】表面を保護絶縁膜で覆った薄膜トランジス
タにおいて、前記保護絶縁膜を、前記薄膜トランジスタ
のゲート用金属膜の成膜温度を超えない温度で成膜した
窒化シリコン膜としたことを特徴とする薄膜トランジス
タ。
【請求項２】前記保護絶縁膜は、薄膜トランジスタ形成
基板の温度を１００℃以下にしてプラズマＣＶＤ装置に
より成膜された窒化シリコン膜であることを特徴とする
請求項１に記載の薄膜トランジスタ。
【請求項３】窒化シリコンからなる保護絶縁膜をプラズ
マＣＶＤ装置によって成膜する方法において、薄膜トラ
ンジスタ形成基板をその温度が室温である状態で成膜室
に入れ、その直後に成膜を開始することを特徴する保護
絶縁膜の成膜方法。