JPS6083373A - 薄膜トランジスタアレイとその製造方法 - Google Patents
薄膜トランジスタアレイとその製造方法Info
- Publication number
- JPS6083373A JPS6083373A JP58191866A JP19186683A JPS6083373A JP S6083373 A JPS6083373 A JP S6083373A JP 58191866 A JP58191866 A JP 58191866A JP 19186683 A JP19186683 A JP 19186683A JP S6083373 A JPS6083373 A JP S6083373A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- thin film
- molybdenum
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims abstract description 114
- 238000000034 method Methods 0.000 claims abstract description 30
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 24
- 239000011733 molybdenum Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 19
- 239000010936 titanium Substances 0.000 claims abstract description 19
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 11
- 239000010937 tungsten Substances 0.000 claims abstract description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 10
- 239000011651 chromium Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 3
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 2
- 238000003491 array Methods 0.000 claims description 2
- 229910052744 lithium Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 13
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- 238000000059 patterning Methods 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 238000002844 melting Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 230000008018 melting Effects 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- -1 mental Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003340 mental effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は薄膜トランジスタプレイとその製造方法に関す
る。
る。
・薄膜トランジスタアレイ（以下ＴＦ’Ｔと記す）は絶
縁性基板上に１素子以上のＴＰＴを所望の回、路パター
ンに形成したものであり、種々の薄膜形成技術が駆使さ
れている０ＴＦＴの半導体薄膜にはアモルファスまたは
多結晶のシリコン膜が用いられることが多い。又、ＴＰ
Ｔをアレイ化するためには、ＴＰＴのゲート電極、ソー
ス“電極及びドレイン電極の各電極のみならず、外部回
路への取出し電極及びその電標と各ＴＰＴ電極間の配線
を行なわなければならない。
縁性基板上に１素子以上のＴＰＴを所望の回、路パター
ンに形成したものであり、種々の薄膜形成技術が駆使さ
れている０ＴＦＴの半導体薄膜にはアモルファスまたは
多結晶のシリコン膜が用いられることが多い。又、ＴＰ
Ｔをアレイ化するためには、ＴＰＴのゲート電極、ソー
ス“電極及びドレイン電極の各電極のみならず、外部回
路への取出し電極及びその電標と各ＴＰＴ電極間の配線
を行なわなければならない。
従来、上記電極及び配線用の金属薄１ｔｌにはアルミニ
ウムが用いられることが多い。又、ゲート電極にモリブ
デンを用いた場合もある。しかし、従来の電極及び配線
用の金属薄膜では以下に述べるように、ＴＰＴプレイと
して最適な材料でなく、又その製造方法も最適なもので
ないため、種々の欠点を有していた。
ウムが用いられることが多い。又、ゲート電極にモリブ
デンを用いた場合もある。しかし、従来の電極及び配線
用の金属薄膜では以下に述べるように、ＴＰＴプレイと
して最適な材料でなく、又その製造方法も最適なもので
ないため、種々の欠点を有していた。
電極及び配線用の金属薄膜に要求される特性は、（１ン
低接触抵抗性、（２）低シート抵抗性、（３）耐腐食性
、（４）耐熱性、（５）下地との接着性、（６）下地と
の耐反応性、（７）微細加工性、（８）信頼性、（９）
廉価性などの著条件をすべて満すことが望ましい。アル
ミニウム薄膜が広く用いられているのは低シート抵抗で
あり、アモルファスシリコンとの接触抵抗も低く、耐腐
食が比較的良好で、微細加工性も良好で、廉価であるこ
となどの理由からである０ しかし、アルミニウム薄膜は融点が低く耐熱性に乏しく
、ガラス基板との接着性が悪く、下地アモルファスシリ
コンと相互拡散するなどの反応を起したり、高電流密度
によるエレクトロマイグレーションを起こすなど信頼性
にも乏しいものであった。一部モリブデン薄膜を用いた
モリブデングー）ＴＰＴが考えられており、これは大規
模集積回路（ＬＳＩ）におけるモリブデンゲートの使用
の類似であって、上記耐熱性に乏しい問題の一部に対処
していた０しかし、一般に、高融点金属薄膜はバルク抵
抗値よりも抵抗値が高くなってしまうための欠点を有す
るために、ゲート電極以外に用いた場合ＴＰＴプレイに
応用するための上述した要求される特性は不明な部分が
多いもので７ちった。又、金、白金、銀などは高価であ
るばかりＣなく１ガラス基板に対する接着性が悪かつ／
こ・、又、例えばアルミニウム電極を用いたアモルファ
スシリコンＴＦＴをグロー放電法などにより、試料温度
２００℃〜４００℃の範囲で形成しても、ＴＰＴの特性
は著しく悪い。その原因を詳細に調べたと６．口、アル
ミニウム薄膜を用いた場合、アルミニラ４薄膜形成後に
行なわれる半導体薄膜や絶縁膜あるいはバッジベージ、
ン膜などを形成する工程にセいて、その工程のための昇
温やプラズマ生成によりてアルミニウムと半導体膜もし
くは絶縁膜との反応や相互拡散によｐ、’Ｊ’ＦＴの特
性が大幅に劣化するためであった。 １ 一方、モリブデン薄膜を用いた場合、アモルファスシリ
三ンのような半導体を用いるために低温でモリブデン薄
膜を形成すると、抵抗値が約１桁バルク抵抗値より高く
なってしまった。又、透明導電膜とモリブデン薄膜との
接続不良が多数発生するなどのトラブルのためＴＰＴア
ンイの作成は困難であった。
低接触抵抗性、（２）低シート抵抗性、（３）耐腐食性
、（４）耐熱性、（５）下地との接着性、（６）下地と
の耐反応性、（７）微細加工性、（８）信頼性、（９）
廉価性などの著条件をすべて満すことが望ましい。アル
ミニウム薄膜が広く用いられているのは低シート抵抗で
あり、アモルファスシリコンとの接触抵抗も低く、耐腐
食が比較的良好で、微細加工性も良好で、廉価であるこ
となどの理由からである０ しかし、アルミニウム薄膜は融点が低く耐熱性に乏しく
、ガラス基板との接着性が悪く、下地アモルファスシリ
コンと相互拡散するなどの反応を起したり、高電流密度
によるエレクトロマイグレーションを起こすなど信頼性
にも乏しいものであった。一部モリブデン薄膜を用いた
モリブデングー）ＴＰＴが考えられており、これは大規
模集積回路（ＬＳＩ）におけるモリブデンゲートの使用
の類似であって、上記耐熱性に乏しい問題の一部に対処
していた０しかし、一般に、高融点金属薄膜はバルク抵
抗値よりも抵抗値が高くなってしまうための欠点を有す
るために、ゲート電極以外に用いた場合ＴＰＴプレイに
応用するための上述した要求される特性は不明な部分が
多いもので７ちった。又、金、白金、銀などは高価であ
るばかりＣなく１ガラス基板に対する接着性が悪かつ／
こ・、又、例えばアルミニウム電極を用いたアモルファ
スシリコンＴＦＴをグロー放電法などにより、試料温度
２００℃〜４００℃の範囲で形成しても、ＴＰＴの特性
は著しく悪い。その原因を詳細に調べたと６．口、アル
ミニウム薄膜を用いた場合、アルミニラ４薄膜形成後に
行なわれる半導体薄膜や絶縁膜あるいはバッジベージ、
ン膜などを形成する工程にセいて、その工程のための昇
温やプラズマ生成によりてアルミニウムと半導体膜もし
くは絶縁膜との反応や相互拡散によｐ、’Ｊ’ＦＴの特
性が大幅に劣化するためであった。 １ 一方、モリブデン薄膜を用いた場合、アモルファスシリ
三ンのような半導体を用いるために低温でモリブデン薄
膜を形成すると、抵抗値が約１桁バルク抵抗値より高く
なってしまった。又、透明導電膜とモリブデン薄膜との
接続不良が多数発生するなどのトラブルのためＴＰＴア
ンイの作成は困難であった。
本発明の目的は、上記欠点を除去し、耐熱性に優れ、特
性の劣化がなく高信頼性の薄膜トランジスタアレイとそ
の製造方法を提供することにある１゜本発明の第１の発
明は、絶縁基板上に１素子以上の薄膜トランジスタが設
けられた薄膜トランジスタプレイにおいて、ゲート電極
、ソース電極及びドレイン電極と該各々の電極から外部
回路への取出し電極までの引回し配線とに用いる金属膜
にチタン、メンタル、クロム、モリブデンもしくはタン
グステンより選ばれた金属膜を用いることによ多構成さ
れる。
性の劣化がなく高信頼性の薄膜トランジスタアレイとそ
の製造方法を提供することにある１゜本発明の第１の発
明は、絶縁基板上に１素子以上の薄膜トランジスタが設
けられた薄膜トランジスタプレイにおいて、ゲート電極
、ソース電極及びドレイン電極と該各々の電極から外部
回路への取出し電極までの引回し配線とに用いる金属膜
にチタン、メンタル、クロム、モリブデンもしくはタン
グステンより選ばれた金属膜を用いることによ多構成さ
れる。
本発明の第２の発明は、透明絶縁基板上に１素子以上の
薄膜トランジスタを設けた薄膜トランジスタアレイにお
いて、透明導電膜と接する電極にチタン、タンタル、り
四ム及びタングステンよジ選ばれた金属薄膜と透明導電
膜とが積層した電極を用いることによ多構成される。
薄膜トランジスタを設けた薄膜トランジスタアレイにお
いて、透明導電膜と接する電極にチタン、タンタル、り
四ム及びタングステンよジ選ばれた金属薄膜と透明導電
膜とが積層した電極を用いることによ多構成される。
本発明の第３の発明は、薄膜トランジスタプレイの電極
及び配線に用いるチタン、タンタル、クロム、・、モリ
ブデンもしくはタングステンの金属膜を水素原子の存在
下において堆積させる工程を含んで構成される。
及び配線に用いるチタン、タンタル、クロム、・、モリ
ブデンもしくはタングステンの金属膜を水素原子の存在
下において堆積させる工程を含んで構成される。
本発明の第４の発明は、電極及び配線に用いるチタン、
タンタル、り四ム、モリブデン、及びタングステンより
選ばれた少なくとも１層以上の金属膜を有する薄膜トラ
ンジスタプレイを水素原子存在下においてフォーミング
処理する工程を會んで構成される。
タンタル、り四ム、モリブデン、及びタングステンより
選ばれた少なくとも１層以上の金属膜を有する薄膜トラ
ンジスタプレイを水素原子存在下においてフォーミング
処理する工程を會んで構成される。
次に、本発明の実施例について図面を用いて説明する。
実施例１
この実施例は本Ｍ１の発明の第１の実施例である０
第１図は第１の発明の一実施例の’１１’ Ｆ Ｔ部分
の断面図である。
の断面図である。
絶縁基板１１上にゲート電極１２として、り四ム薄膜を
０．１５μｍの厚さに蒸着したものをパターニングして
形成した。次に、ゲート絶縁膜１３として窒化シリコン
、及び半導体膜工４としてアモルファスシリコンをプラ
ズマ放電分解法により基板温度２５０℃でそれぞれ０．
２μｎ１及び０．３μｍの厚さに形成した後、アモｆｉ
ｖ７アスシリコン牛導体層１４をＴｌ１ｉ’Ｔ以外の部
分をエツチングにょシ除去しＴＦＴマトリ、クスとなる
べき部分を形成した。
０．１５μｍの厚さに蒸着したものをパターニングして
形成した。次に、ゲート絶縁膜１３として窒化シリコン
、及び半導体膜工４としてアモルファスシリコンをプラ
ズマ放電分解法により基板温度２５０℃でそれぞれ０．
２μｎ１及び０．３μｍの厚さに形成した後、アモｆｉ
ｖ７アスシリコン牛導体層１４をＴｌ１ｉ’Ｔ以外の部
分をエツチングにょシ除去しＴＦＴマトリ、クスとなる
べき部分を形成した。
次に、ソース電極１５、ドレイン電極１６として、モリ
ブデン膜を０．１μｍの厚さに蒸着したものをパターニ
ングしてＴＦＴアレイを形成した。
ブデン膜を０．１μｍの厚さに蒸着したものをパターニ
ングしてＴＦＴアレイを形成した。
次に遮光膜１８用絶縁膜１７としてシリコン酸化膜をプ
ラズマ放電法工９基板温度２３０ ’Ｃで０．３μｍ形
成し、遮光膜１８としてタングステン膜を蒸着により０
．２μｍの厚さに形成し、遮光膜１８のパターニングマ
スクを用いて遮光膜１８及び絶縁膜エフを同一マスクに
ょシバターニングし、ＴＰＴ以外の部分をエツチングに
より除去した。
ラズマ放電法工９基板温度２３０ ’Ｃで０．３μｍ形
成し、遮光膜１８としてタングステン膜を蒸着により０
．２μｍの厚さに形成し、遮光膜１８のパターニングマ
スクを用いて遮光膜１８及び絶縁膜エフを同一マスクに
ょシバターニングし、ＴＰＴ以外の部分をエツチングに
より除去した。
次に、パッジベージ、ン膜１９として窒化シリコン膜を
プラズマ放電法により基板温度２２０ ’Ｃで０．０９
μｍの厚さに形成して遮光膜を備えたＴＰＴマトリック
スアレイを作成した。
プラズマ放電法により基板温度２２０ ’Ｃで０．０９
μｍの厚さに形成して遮光膜を備えたＴＰＴマトリック
スアレイを作成した。
このＴＦＴアレイは、ソース電極１５がパッド状に形成
されておバ液晶表示装置に用いた場合の反射板を兼ね、
又、１画素に対応する。さらに、パッシベーション膜１
９をラビング処理により配向膜として兼ねることもでき
る。。
されておバ液晶表示装置に用いた場合の反射板を兼ね、
又、１画素に対応する。さらに、パッシベーション膜１
９をラビング処理により配向膜として兼ねることもでき
る。。
＝方、このＴＰＴ７レイの１個のＴＰＴの特性をパ、シ
ペーシ、ン膜１９を形成する前にプ四−プにより測定し
たところ、ゲート電圧（ＶＧ）対ドレイン電流（Ｉｎ）
の静特性として、第３図の曲線３１に示すよりな結果が
得られた。これに比較して、従来のＴＰＴプレイの構造
のように、ソースドレイン電極にアルミニウム膜を用い
た場合のｖＧ−ＩＤ静特性は曲線３２に示すような結果
であった。この従来品は、アルミニウム製のソース、ド
レイン電極が耐熱性が劣しいために遮光膜用絶縁膜を形
成する時の温度によってアルミニウム金属が半導体層に
拡散したためにＴＰＴが劣化したことによると考えられ
る。一方、本願実施例のごとく、すべての電極金属に高
融点金属を用いたＴＰＴは、耐熱性に優れ下地アモルフ
ァスシリコンとの反応も無い結果が得られ、高信頼性の
ＴＰＴプレイが得られた。又、すべての高融点金属膜は
ガラス、窒化シリコン、酸化シリコンのような絶縁膜と
の接着力や半導体層との低接触抵抗の点においても良好
であり、ＴＦＴアレイのようなミクロンオーダーの微細
加工も可能であった。
ペーシ、ン膜１９を形成する前にプ四−プにより測定し
たところ、ゲート電圧（ＶＧ）対ドレイン電流（Ｉｎ）
の静特性として、第３図の曲線３１に示すよりな結果が
得られた。これに比較して、従来のＴＰＴプレイの構造
のように、ソースドレイン電極にアルミニウム膜を用い
た場合のｖＧ−ＩＤ静特性は曲線３２に示すような結果
であった。この従来品は、アルミニウム製のソース、ド
レイン電極が耐熱性が劣しいために遮光膜用絶縁膜を形
成する時の温度によってアルミニウム金属が半導体層に
拡散したためにＴＰＴが劣化したことによると考えられ
る。一方、本願実施例のごとく、すべての電極金属に高
融点金属を用いたＴＰＴは、耐熱性に優れ下地アモルフ
ァスシリコンとの反応も無い結果が得られ、高信頼性の
ＴＰＴプレイが得られた。又、すべての高融点金属膜は
ガラス、窒化シリコン、酸化シリコンのような絶縁膜と
の接着力や半導体層との低接触抵抗の点においても良好
であり、ＴＦＴアレイのようなミクロンオーダーの微細
加工も可能であった。
実施例２
この実施例は木簡１の発明の第２の実施例である。第１
の発明を実施した第１図に示す形状と類似の形状とした
。ただし、ゲート電極１２としてモリブデン膜を０．１
μｍの厚さに蒸着したものを、外部取出し電極までのパ
ターニングと同時にパターニングして形成した。次にゲ
ート絶縁膜１３として窒化シリコンおよび半導体１４と
してポリシリコン膜をプラズマ放電分解法により、それ
ぞれ０、１５ ａｍ及び０．５ ｐｍの厚さ、基板温度
５５０℃で形成した後、多結晶シリコンの半導体膜１４
をエツチングによりＴＰＴ部分のみ残るように、アイラ
ンド形成した。次に、ソース電極１５、ドレイン電極１
６としてチタン膜を０．２μｍの厚さに蒸着したものを
パターニングしてＴＦＴアレイを形成し、同一パターン
上に設けられた取出し電極までのドレインバス配線を同
時に形成した。
の発明を実施した第１図に示す形状と類似の形状とした
。ただし、ゲート電極１２としてモリブデン膜を０．１
μｍの厚さに蒸着したものを、外部取出し電極までのパ
ターニングと同時にパターニングして形成した。次にゲ
ート絶縁膜１３として窒化シリコンおよび半導体１４と
してポリシリコン膜をプラズマ放電分解法により、それ
ぞれ０、１５ ａｍ及び０．５ ｐｍの厚さ、基板温度
５５０℃で形成した後、多結晶シリコンの半導体膜１４
をエツチングによりＴＰＴ部分のみ残るように、アイラ
ンド形成した。次に、ソース電極１５、ドレイン電極１
６としてチタン膜を０．２μｍの厚さに蒸着したものを
パターニングしてＴＦＴアレイを形成し、同一パターン
上に設けられた取出し電極までのドレインバス配線を同
時に形成した。
次に、遮光膜１８用絶縁膜１７として窒化シリコン膜を
プラズマ放電法により基板温度５００℃で０．５μｍの
厚さに形成し、遮光膜１８としてタンタル膜を蒸着によ
Ｊ ０．１５μｍの厚さに形成し、遮光膜１８のパター
ニングマスクを用いて遮光膜１８及び絶縁膜１７を同一
マスクによυパターニングし、ＴＰＴの部分以外をエツ
チングにより除去した。次に、パ、シベーシ、ン膜１９
として酸化シリコン膜を斜方蒸着により０．１μｉｌｌ
形成して遮光膜を備えたＴＦＴアレイが作成された。こ
のＴＦＴアレイを液晶素子装置として組立てた場合、パ
ッジベージ冒ン膜が配向膜として兼ねることができる。
プラズマ放電法により基板温度５００℃で０．５μｍの
厚さに形成し、遮光膜１８としてタンタル膜を蒸着によ
Ｊ ０．１５μｍの厚さに形成し、遮光膜１８のパター
ニングマスクを用いて遮光膜１８及び絶縁膜１７を同一
マスクによυパターニングし、ＴＰＴの部分以外をエツ
チングにより除去した。次に、パ、シベーシ、ン膜１９
として酸化シリコン膜を斜方蒸着により０．１μｉｌｌ
形成して遮光膜を備えたＴＦＴアレイが作成された。こ
のＴＦＴアレイを液晶素子装置として組立てた場合、パ
ッジベージ冒ン膜が配向膜として兼ねることができる。
上記液晶表示装置の表示特性を調べた結果、誤点灯する
ような画素がなく、又コントラスト比も５以上得られ、
ＴＰＴの良好な特性が得られていることが確められた。
ような画素がなく、又コントラスト比も５以上得られ、
ＴＰＴの良好な特性が得られていることが確められた。
このことは多結晶シリコン膜や窒化シリコン膜をプラズ
マ中や高温で形成した場合においても、電極や配線に用
いた金属膜が何ら悪影響９ＴＰＴ特性に与えていなく、
前述した金属膜に要求される諸条件を満しているためで
ある。
マ中や高温で形成した場合においても、電極や配線に用
いた金属膜が何ら悪影響９ＴＰＴ特性に与えていなく、
前述した金属膜に要求される諸条件を満しているためで
ある。
なお、上記実施例１．２においてはゲート電極、ソース
電極、ドレイン電極及びこれらの配線さらに遮光膜とも
に異なる高融点金属を用いたが、すべて同一の金属で行
った場合も良好な結果が得られた。
電極、ドレイン電極及びこれらの配線さらに遮光膜とも
に異なる高融点金属を用いたが、すべて同一の金属で行
った場合も良好な結果が得られた。
実施例３
この実施例は本紀２の発明の一実施例である。
第２図は本紀２の発明の一実施例のＴＰＴ部分の断面図
である。
である。
透明絶縁基板２１上にゲート電極２２として、チタン膜
を０．１μｍの厚さに蒸着したものを工。
を０．１μｍの厚さに蒸着したものを工。
チングにより取出し電極までの配線と同時にパターニン
グして形成した。次に、ゲート絶縁膜２３として窒化シ
リコン、及び半導体層２４及び電極コンタクト用半導体
層２５１，２６１としてノンドープアモルファスシリコ
ンとリンドープアモルファスシリコンをプラズマ放電法
により基板温度２７０℃でそれぞれ０．２５μｍ、０．
２５μｍ、０．０５μｍの厚さに順次形成した後、アモ
ルファスシリコンの半導体層１４，２５１，２６１をＴ
ＰＴ以外の部分をエツチングにょｐ除去し、ＴＩＩ″Ｔ
となるべき部分をマトリ、クス配列に形成した。
グして形成した。次に、ゲート絶縁膜２３として窒化シ
リコン、及び半導体層２４及び電極コンタクト用半導体
層２５１，２６１としてノンドープアモルファスシリコ
ンとリンドープアモルファスシリコンをプラズマ放電法
により基板温度２７０℃でそれぞれ０．２５μｍ、０．
２５μｍ、０．０５μｍの厚さに順次形成した後、アモ
ルファスシリコンの半導体層１４，２５１，２６１をＴ
ＰＴ以外の部分をエツチングにょｐ除去し、ＴＩＩ″Ｔ
となるべき部分をマトリ、クス配列に形成した。
次に、第１層のソース電極２５２、ドレイン電極２６２
としてモリブデン膜を０．０４μ】ｎの厚さに蒸着し、
第ゼ層のソース電極２５３、ドレイン電極２６３として
チタン膜１ｉｏ、ｏ４μｍの厚さに蒸着し、ドレインバ
ス配線の堆出し電極までのパターニングと同時に上記２
膚のソース、トンイン電極金属のパターニングを行なっ
た。次に、ソースバッド電極用の透明導電−２５４とし
てＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ ０ｘｉｄｅ、酸花イ
ンジウム錫）をスバ、り法により基板温度２５０℃で０
．１μｍの厚さに形成し、エツチングにより不用部分を
除去しパターニングした。このとき、ＴＰＴのソースド
レイン間のチャネル部分の第２層金属２５３゜２６３（
チタン膜）、第１層金属膜２５２，２６２（モリブデン
膜）、リンドープアモルファスシリコン層２５１，２６
１をさらにエツチングしてＴＰＴのチャネル部分を形成
’ｌ、’ＴＦＴアレイとした０次に遮光膜２８用絶縁膜
２７としてシリコン酸化膜をスバ、り法によシ基板温度
１５０℃で０．８′μｍの厚さに形成し、遮光膜２８と
してクロム膜を蒸着により０．１５μｍの厚さに形成し
、遮光膜２８のパターニングマスクを用いて遮光膜２８
及び絶縁膜２７ｔ−同一マスクにエリパターニングし、
ＴＰＴ以外の部分をエツチング除去した。次ニ、ハッシ
ヘーション膜２９として酸化シリコン膜をプラズマ放電
法により基板温度２００℃で０．０５μｍの厚さに形成
して遮光膜を備えたＴＰＴマトリックスアレイを完成し
た。
としてモリブデン膜を０．０４μ】ｎの厚さに蒸着し、
第ゼ層のソース電極２５３、ドレイン電極２６３として
チタン膜１ｉｏ、ｏ４μｍの厚さに蒸着し、ドレインバ
ス配線の堆出し電極までのパターニングと同時に上記２
膚のソース、トンイン電極金属のパターニングを行なっ
た。次に、ソースバッド電極用の透明導電−２５４とし
てＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ ０ｘｉｄｅ、酸花イ
ンジウム錫）をスバ、り法により基板温度２５０℃で０
．１μｍの厚さに形成し、エツチングにより不用部分を
除去しパターニングした。このとき、ＴＰＴのソースド
レイン間のチャネル部分の第２層金属２５３゜２６３（
チタン膜）、第１層金属膜２５２，２６２（モリブデン
膜）、リンドープアモルファスシリコン層２５１，２６
１をさらにエツチングしてＴＰＴのチャネル部分を形成
’ｌ、’ＴＦＴアレイとした０次に遮光膜２８用絶縁膜
２７としてシリコン酸化膜をスバ、り法によシ基板温度
１５０℃で０．８′μｍの厚さに形成し、遮光膜２８と
してクロム膜を蒸着により０．１５μｍの厚さに形成し
、遮光膜２８のパターニングマスクを用いて遮光膜２８
及び絶縁膜２７ｔ−同一マスクにエリパターニングし、
ＴＰＴ以外の部分をエツチング除去した。次ニ、ハッシ
ヘーション膜２９として酸化シリコン膜をプラズマ放電
法により基板温度２００℃で０．０５μｍの厚さに形成
して遮光膜を備えたＴＰＴマトリックスアレイを完成し
た。
このＴＦＴアレイは、ソースパッド１ｔｉ２５’４が透
明導電膜で形成されており、液晶表示装置に用いた場合
は透過形表示装置として動作はせることができる。又、
このＴＦＴアレイ上に有機樹脂フ□イルムの配向膜を設
けても良いがパッジページ、ン膜２９をラビング処理に
よシ配向膜も兼ねさせることも可能である。さらに、本
実施例のごとく、透明導電膜２５４と接するソース電極
の第２層目電極２５３をチタン膜とし、電極コンタクト
用半導体２５１と接するソース電極の第１層目電極２５
２をモリブデン膜としたことで、透明導電膜の断線が無
い、低接触抵抗のソース電極のコンタクト構造とするこ
とができた０ちなみに、第２層目チタン電極２５４を設
けない場合の断線発生率は２５〜３０チ存在していたも
のが第２層目２５４の介在によってはソＯチまで改善で
きた。
明導電膜で形成されており、液晶表示装置に用いた場合
は透過形表示装置として動作はせることができる。又、
このＴＦＴアレイ上に有機樹脂フ□イルムの配向膜を設
けても良いがパッジページ、ン膜２９をラビング処理に
よシ配向膜も兼ねさせることも可能である。さらに、本
実施例のごとく、透明導電膜２５４と接するソース電極
の第２層目電極２５３をチタン膜とし、電極コンタクト
用半導体２５１と接するソース電極の第１層目電極２５
２をモリブデン膜としたことで、透明導電膜の断線が無
い、低接触抵抗のソース電極のコンタクト構造とするこ
とができた０ちなみに、第２層目チタン電極２５４を設
けない場合の断線発生率は２５〜３０チ存在していたも
のが第２層目２５４の介在によってはソＯチまで改善で
きた。
なお、ＴＰＴの特性はプロセス中の熱履歴を受けたにも
かかわらず安定に動作することも確められ、上記電極構
造は電極として及び配線として必要な特性を十分布する
ことが確められた。
かかわらず安定に動作することも確められ、上記電極構
造は電極として及び配線として必要な特性を十分布する
ことが確められた。
上記電極及び配線用金属に、上記に使用した組合せ以外
において、透明導電膜と接する金属をチタン、タンタル
、クロム、およびタングステンのいずれかの金属膜を使
用した場合は、他の電極および配線用金属はモリブデン
を含むどの高融点金属膜との組合せもしくはモリブデン
を除く同一・の金属膜の場合でも透明導電膜との接触は
良好で、特にチタン、クロム膜の使用が優れていた。
において、透明導電膜と接する金属をチタン、タンタル
、クロム、およびタングステンのいずれかの金属膜を使
用した場合は、他の電極および配線用金属はモリブデン
を含むどの高融点金属膜との組合せもしくはモリブデン
を除く同一・の金属膜の場合でも透明導電膜との接触は
良好で、特にチタン、クロム膜の使用が優れていた。
実施例４
この実施例は本第３の発明の一実施例でちる。
ＴＦＴアレイ構造として第１図に示すものと類似の構造
にした。ただし、ゲート電極２２、ドレイン電極１６、
ソース電極１５及びこれらの配線用の金属膜を蒸着法で
はなく水素プラズマを用いたイオンブレーティングによ
って形成した。他の工程は実施例１，２と同様であるた
め、金属膜の形成工程のみ詳細に述べる。
にした。ただし、ゲート電極２２、ドレイン電極１６、
ソース電極１５及びこれらの配線用の金属膜を蒸着法で
はなく水素プラズマを用いたイオンブレーティングによ
って形成した。他の工程は実施例１，２と同様であるた
め、金属膜の形成工程のみ詳細に述べる。
イオンブレーティング装置は水素ガスが導入できるもの
を用いた。水素ガス圧はプラズマが発生できる範囲の１
０−３〜１０−” Ｔｏｒｒとし、蒸発させる金属塊は
すべて高融点金属であるため、電子銃により金属蒸気を
発生させた。イオンブレーティング装置のプラズマ中で
、導入した水素ガスが原子状水素、水素イオンなどが発
生し、蒸発金属モ一部イオン化される。このことにより
容易に蒸発金属と水素が反応することができる。堆積し
た高融点金属は水素を含有した膜となり、シート抵抗値
をバルク抵抗値とはソ同程度まで低下式せることが可能
となりた。
を用いた。水素ガス圧はプラズマが発生できる範囲の１
０−３〜１０−” Ｔｏｒｒとし、蒸発させる金属塊は
すべて高融点金属であるため、電子銃により金属蒸気を
発生させた。イオンブレーティング装置のプラズマ中で
、導入した水素ガスが原子状水素、水素イオンなどが発
生し、蒸発金属モ一部イオン化される。このことにより
容易に蒸発金属と水素が反応することができる。堆積し
た高融点金属は水素を含有した膜となり、シート抵抗値
をバルク抵抗値とはソ同程度まで低下式せることが可能
となりた。
上記の方法によシ水素プラズマ中で高融点金属を用いて
ＴＦＴアレイの電極及び配線をイオンプレーテング法で
形成したところ、ＴＩ”Ｔ単体のドレイン電圧（ＶＤ
）対ドレイン電流（ＩＤ）の静特性は第４図に実線で示
すような結果が得られた。従来の単なる蒸着法で′１極
及び配線を形成した場合の第４図の破線のような結果と
比較すると、同一ゲート電圧（ＶＣ）に対して２倍程度
の電流利得が得られるように改善されていることがわか
った。
ＴＦＴアレイの電極及び配線をイオンプレーテング法で
形成したところ、ＴＩ”Ｔ単体のドレイン電圧（ＶＤ
）対ドレイン電流（ＩＤ）の静特性は第４図に実線で示
すような結果が得られた。従来の単なる蒸着法で′１極
及び配線を形成した場合の第４図の破線のような結果と
比較すると、同一ゲート電圧（ＶＣ）に対して２倍程度
の電流利得が得られるように改善されていることがわか
った。
同様なことが第２図に示した構造のようにソース、ドレ
イン電極が２層構造とした場合にも得られ、高融点金属
の低抵抗化が著しい効果を持つことが判明した。
イン電極が２層構造とした場合にも得られ、高融点金属
の低抵抗化が著しい効果を持つことが判明した。
実施例５
この実施例は本第４の発明の一実施例？１″ある。
ＴＦＴアレイ構造として第１図に示すものと類似の構造
とした。ただし、遮光膜１８用絶縁膜１７をプラズマ放
電法により形成する工程において、ソース、ドレイン電
極１５．１６の７オーミング処理を同時に行なった。他
の工程は実施例１，２と同様であるため、フォーミング
処理を含む絶縁膜１７の形成方法のみ詳細に述べる。絶
縁膜１７を形成するためのプラズマ放電堆積装置（以下
ＰＣＶＤ装置と記す）はシランなどの原料ガスの池に単
独に水素ガスを導入できるものを用いた。
とした。ただし、遮光膜１８用絶縁膜１７をプラズマ放
電法により形成する工程において、ソース、ドレイン電
極１５．１６の７オーミング処理を同時に行なった。他
の工程は実施例１，２と同様であるため、フォーミング
処理を含む絶縁膜１７の形成方法のみ詳細に述べる。絶
縁膜１７を形成するためのプラズマ放電堆積装置（以下
ＰＣＶＤ装置と記す）はシランなどの原料ガスの池に単
独に水素ガスを導入できるものを用いた。
まず、ＰＣＶＤ装置内に、ソース、ドレイン電極１５．
１６および取出し電極までの配線がパターニングされた
ＴＦＴアレイ基板が設置される。基板温度は半導体層１
４にアモルファスシリコンを用いた場合は２００℃〜３
５０℃、多結晶シリコンを用いた場合は３００℃〜５０
０℃の範囲に設定される。ＰＣＶＤ装置内に水素ガス；
と導入し、ガス圧はプラズマが発生できる範囲内の高い
圧力（例えば０．１〜１０Ｔｏｒｒ）に設定される。多
結晶シリコンの半導体層１４にモリブデンでソース、ド
レイン電極１５．１６を形成したＴＦＴアレイ基板を４
００℃に昇温した。水素ガス圧ｆ、０．５’Ｉ’ｏｒｒ
にし、ＲＦパワー５０Ｗでプラズマ放電法させ、原子
状水素が存在する条件で１５分モリブデン製のソース、
ドレイン電極のフォーミングを行った。続いて、水素ガ
スからシランとアンモニアおよび窒素ガスの混合ガスに
切換えて引続いて窒化シリコン絶縁膜２７を０．６μｎ
１の厚さに形成した。このような原子状水素の存在下で
ソース、ドレイン電極のフォーミング処理を行っ７ｊＴ
ＦＴは電流利得が改善された。又、このフォーミング処
理はソース、ドレイン電極間のＴ Ｆ ’］’チャンネ
ル部が露出している状態で行りているため、ＴＦ’Ｔの
表面準位を低減する効果も兼ね Ｉｌｌ ｌ；ｌ Ｉｌ
＋特性改善にも寄与していた。なお、上記実施例では絶
縁膜２７を形成すると同時にフォーミング処理を行った
が、絶縁膜２７形成する前の工程として単独なフォーミ
ング処理工程を設けることが可能である０ 以上詳細に説明したように、本発明によれば、耐熱性に
優れ、特性の劣化がなく、晶信頼性の薄膜トランジスタ
アレイが得られる。
１６および取出し電極までの配線がパターニングされた
ＴＦＴアレイ基板が設置される。基板温度は半導体層１
４にアモルファスシリコンを用いた場合は２００℃〜３
５０℃、多結晶シリコンを用いた場合は３００℃〜５０
０℃の範囲に設定される。ＰＣＶＤ装置内に水素ガス；
と導入し、ガス圧はプラズマが発生できる範囲内の高い
圧力（例えば０．１〜１０Ｔｏｒｒ）に設定される。多
結晶シリコンの半導体層１４にモリブデンでソース、ド
レイン電極１５．１６を形成したＴＦＴアレイ基板を４
００℃に昇温した。水素ガス圧ｆ、０．５’Ｉ’ｏｒｒ
にし、ＲＦパワー５０Ｗでプラズマ放電法させ、原子
状水素が存在する条件で１５分モリブデン製のソース、
ドレイン電極のフォーミングを行った。続いて、水素ガ
スからシランとアンモニアおよび窒素ガスの混合ガスに
切換えて引続いて窒化シリコン絶縁膜２７を０．６μｎ
１の厚さに形成した。このような原子状水素の存在下で
ソース、ドレイン電極のフォーミング処理を行っ７ｊＴ
ＦＴは電流利得が改善された。又、このフォーミング処
理はソース、ドレイン電極間のＴ Ｆ ’］’チャンネ
ル部が露出している状態で行りているため、ＴＦ’Ｔの
表面準位を低減する効果も兼ね Ｉｌｌ ｌ；ｌ Ｉｌ
＋特性改善にも寄与していた。なお、上記実施例では絶
縁膜２７を形成すると同時にフォーミング処理を行った
が、絶縁膜２７形成する前の工程として単独なフォーミ
ング処理工程を設けることが可能である０ 以上詳細に説明したように、本発明によれば、耐熱性に
優れ、特性の劣化がなく、晶信頼性の薄膜トランジスタ
アレイが得られる。
第１図は本第１の発明の第１の実施例の薄膜トランジス
タ部分の断面図、第２図は本第２の発明の一実施例の薄
膜トランジスタ部分の断面図、第３図は本第１の発明を
実施して製造される薄膜トランジスタアレイの薄膜トラ
ンジスタ単体のドレイン電流−ゲート電圧特性図、第４
図は本第３の発明を実施して製造した薄膜トランジスタ
・アレイの薄膜トランジスタ単体のドレイン電流−ドレ
イン電圧特性図である。
タ部分の断面図、第２図は本第２の発明の一実施例の薄
膜トランジスタ部分の断面図、第３図は本第１の発明を
実施して製造される薄膜トランジスタアレイの薄膜トラ
ンジスタ単体のドレイン電流−ゲート電圧特性図、第４
図は本第３の発明を実施して製造した薄膜トランジスタ
・アレイの薄膜トランジスタ単体のドレイン電流−ドレ
イン電圧特性図である。
Claims (1)
- 【特許請求の範囲】 １、 絶縁基板上に１素子以上の薄膜トランジスタが設
けられた薄膜トランジスタアレイにおいて、ゲート電極
、ソース電極及びドレイ／電極と該各々の電極から外部
回路への取出し電極までの引回し配線とに用いる金属膜
にチタン、タンタル、クロム、モリブデンもしくはタン
グステンより選ばれた金属膜を用いたことを％漱とする
薄膜トランジスタアレイ０ ２、透明導電膜を用いて絶縁基板」二に１素子以上の薄
膜トランジスタを設けた薄膜トランジスタアレイにおい
て、透明導電膜と接する電極にチタン、タンタル、り四
ムもしくはタングステンより選ばれた金属膜と前記透明
導電膜とが積層した電極を用いたことを特徴とする薄膜
トランジスタアレイ。 ３、薄膜トランジスタアレイの電極および配線に用いる
チタン、タンタル、り田ム、モリブデンもしくはタング
ステンの金属膜を水素原子の存在下において堆積させる
工程を含むことを特徴トスる薄膜トランジスタアレイの
製造方法。 ４、 チタン、タンタル、クロム、モリブデンおよびタ
ングステンより選ばれた少なくとも１層の金属膜を電極
及び配線に用いる薄膜トランジスタアレイの前記電極お
よび配線用金属膜を水素原子存在下においてフォーミン
グ処理する工程を含むことを特徴とする薄膜トランジス
タアレイの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191866A JPS6083373A (ja) | 1983-10-14 | 1983-10-14 | 薄膜トランジスタアレイとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191866A JPS6083373A (ja) | 1983-10-14 | 1983-10-14 | 薄膜トランジスタアレイとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6083373A true JPS6083373A (ja) | 1985-05-11 |
Family
ID=16281788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58191866A Pending JPS6083373A (ja) | 1983-10-14 | 1983-10-14 | 薄膜トランジスタアレイとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6083373A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6249632A (ja) * | 1985-08-28 | 1987-03-04 | Nec Corp | 半導体装置の製造方法 |
| JPH01228175A (ja) * | 1988-03-08 | 1989-09-12 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH01272162A (ja) * | 1988-04-25 | 1989-10-31 | Seikosha Co Ltd | 薄膜トランジスタアレイ装置の製造方法 |
| JPH01296671A (ja) * | 1988-05-25 | 1989-11-30 | Seikosha Co Ltd | 逆スタガー型シリコン薄膜トランジスタの製造方法 |
| JPH07183539A (ja) * | 1994-06-16 | 1995-07-21 | Seikosha Co Ltd | 薄膜トランジスタアレイ装置の製造方法 |
| KR100569729B1 (ko) * | 1997-04-07 | 2006-08-10 | 삼성전자주식회사 | 소스 및 드레인용 금속으로 몰리브덴 텅스텐 합금을 사용하는 박막 트랜지스터 액정 표시 소자 기판 및 그 제조 방법 |
| US10304962B2 (en) | 2005-09-29 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2021503544A (ja) * | 2017-09-26 | 2021-02-12 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | より良好なバイオセンサ性能のための自然酸化物除去及び誘電体酸化物の再成長の方法、材料及びプロセス |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5670646A (en) * | 1979-11-13 | 1981-06-12 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5715469A (en) * | 1980-07-02 | 1982-01-26 | Matsushita Electric Ind Co Ltd | Thin film transistor for transmission type display panel and manufacture thereof |
| JPS5812365A (ja) * | 1981-07-15 | 1983-01-24 | Japan Electronic Ind Dev Assoc<Jeida> | 薄膜トランジスタ及びその製造方法 |
| JPS58171859A (ja) * | 1982-03-31 | 1983-10-08 | Canon Inc | 薄膜トランジスタの製造方法 |
-
1983
- 1983-10-14 JP JP58191866A patent/JPS6083373A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5670646A (en) * | 1979-11-13 | 1981-06-12 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5715469A (en) * | 1980-07-02 | 1982-01-26 | Matsushita Electric Ind Co Ltd | Thin film transistor for transmission type display panel and manufacture thereof |
| JPS5812365A (ja) * | 1981-07-15 | 1983-01-24 | Japan Electronic Ind Dev Assoc<Jeida> | 薄膜トランジスタ及びその製造方法 |
| JPS58171859A (ja) * | 1982-03-31 | 1983-10-08 | Canon Inc | 薄膜トランジスタの製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6249632A (ja) * | 1985-08-28 | 1987-03-04 | Nec Corp | 半導体装置の製造方法 |
| JPH01228175A (ja) * | 1988-03-08 | 1989-09-12 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH01272162A (ja) * | 1988-04-25 | 1989-10-31 | Seikosha Co Ltd | 薄膜トランジスタアレイ装置の製造方法 |
| JPH01296671A (ja) * | 1988-05-25 | 1989-11-30 | Seikosha Co Ltd | 逆スタガー型シリコン薄膜トランジスタの製造方法 |
| JPH0646639B2 (ja) * | 1988-05-25 | 1994-06-15 | 株式会社精工舎 | 逆スタガー型シリコン薄膜トランジスタの製造方法 |
| JPH07183539A (ja) * | 1994-06-16 | 1995-07-21 | Seikosha Co Ltd | 薄膜トランジスタアレイ装置の製造方法 |
| KR100569729B1 (ko) * | 1997-04-07 | 2006-08-10 | 삼성전자주식회사 | 소스 및 드레인용 금속으로 몰리브덴 텅스텐 합금을 사용하는 박막 트랜지스터 액정 표시 소자 기판 및 그 제조 방법 |
| US10304962B2 (en) | 2005-09-29 | 2019-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2021503544A (ja) * | 2017-09-26 | 2021-02-12 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | より良好なバイオセンサ性能のための自然酸化物除去及び誘電体酸化物の再成長の方法、材料及びプロセス |
| US11598000B2 (en) | 2017-09-26 | 2023-03-07 | Applied Materials, Inc. | Method, materials and process for native oxide removal and regrowth of dielectric oxides for better biosensor performance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| US6495857B2 (en) | Thin film transister semiconductor devices | |
| US20010019126A1 (en) | Methods of forming thin-film transistor display devices | |
| JP4210658B2 (ja) | 薄膜トランジスタ液晶表示装置（ｔｆｔｌｃｄ）用基板のアルミニウム配線形成方法とこれにより製造されたｔｆｔｌｃｄ基板 | |
| US7384831B2 (en) | Thin film transistor and manufacturing method thereof | |
| US5334544A (en) | Method of making thin film transistors | |
| US7599037B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| JPS62131578A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| JPS6083373A (ja) | 薄膜トランジスタアレイとその製造方法 | |
| WO2020114101A1 (zh) | 薄膜晶体管、显示基板及其制备方法、显示装置 | |
| TW200939482A (en) | Thin film transistor and semiconductor device | |
| US20120129303A1 (en) | Methods for manufacturing passivation layer and thin film transistor array substrate | |
| JP2008300791A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20210217978A1 (en) | Transistor array | |
| JPH07245403A (ja) | 金属配線、薄膜トランジスタおよびｔｆｔ液晶表示装置 | |
| JPH0344968A (ja) | 半導体装置およびその製造方法 | |
| JPH1172802A (ja) | アクティブ素子アレイ基板の製造方法 | |
| JPH01283518A (ja) | 画像表示装置用半導体およびその製造方法 | |
| TW531896B (en) | Method for manufacturing thin film transistor panel | |
| JPH0572749B2 (ja) | ||
| KR100968567B1 (ko) | 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법 | |
| JPH04122073A (ja) | 半導体装置 | |
| JPH0713145A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| KR20050079430A (ko) | Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판 |