JPH0646639B2 - 逆スタガー型シリコン薄膜トランジスタの製造方法 - Google Patents
逆スタガー型シリコン薄膜トランジスタの製造方法Info
- Publication number
- JPH0646639B2 JPH0646639B2 JP12752188A JP12752188A JPH0646639B2 JP H0646639 B2 JPH0646639 B2 JP H0646639B2 JP 12752188 A JP12752188 A JP 12752188A JP 12752188 A JP12752188 A JP 12752188A JP H0646639 B2 JPH0646639 B2 JP H0646639B2
- Authority
- JP
- Japan
- Prior art keywords
- type silicon
- thin film
- film transistor
- silicon thin
- inverted stagger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はアクティブマトリクス型液晶表示器等に利用さ
れる逆スタガー型シリコン薄膜トランジスタおよび逆ス
タガー型シリコン薄膜トランジスタの製造方法に関する
ものである。
れる逆スタガー型シリコン薄膜トランジスタおよび逆ス
タガー型シリコン薄膜トランジスタの製造方法に関する
ものである。
［従来の技術］ 第１図は、アクティブマトリクス型液晶表示器に用いら
れる逆スタガー型シリコン薄膜トランジスタを示したも
のである。
れる逆スタガー型シリコン薄膜トランジスタを示したも
のである。
同図において、１はトランジスタが形成される絶縁性基
板、２はゲート電極、３はゲート絶縁層、４は非晶質シ
リコンを用いたシリコン層、５は保護絶縁層、６は上記
シリコン層４とＴｉ（チタン）により形成されたソース
電極７およびドレイン電極８とのオーミックコンタクト
を良好にする為に設けられ、ｎ型の不純物を適量含んだ
非晶質シリコン層により形成されたｎ型シリコン層、９
はソース配線及び画素電極を形成するＩＴＯ（インジウ
ム・ティン・オキサイド）層である。
板、２はゲート電極、３はゲート絶縁層、４は非晶質シ
リコンを用いたシリコン層、５は保護絶縁層、６は上記
シリコン層４とＴｉ（チタン）により形成されたソース
電極７およびドレイン電極８とのオーミックコンタクト
を良好にする為に設けられ、ｎ型の不純物を適量含んだ
非晶質シリコン層により形成されたｎ型シリコン層、９
はソース配線及び画素電極を形成するＩＴＯ（インジウ
ム・ティン・オキサイド）層である。
同図に示されるように、ゲート電極２とソース電極７お
よびドレイン電極８がゲート絶縁層３およびシリコン層
４等を挟んで形成され、しかもゲート電極２がソース電
極７およびドレイン電極８よりも絶縁性基板１側に形成
された構造を有するシリコン薄膜トランジスタを逆スタ
ガー型シリコン薄膜トランジスタと呼んでいる。
よびドレイン電極８がゲート絶縁層３およびシリコン層
４等を挟んで形成され、しかもゲート電極２がソース電
極７およびドレイン電極８よりも絶縁性基板１側に形成
された構造を有するシリコン薄膜トランジスタを逆スタ
ガー型シリコン薄膜トランジスタと呼んでいる。
［解決しようとする課題］ Ｔｉにより形成されたソース電極７およびドレイン電極
８を作成する場合、基板全面に形成されたＴｉ上にソー
ス電極およびドレイン電極の形状にフォトレジストを形
成し、これをマスクとして、フッ酸と硝酸の混合水溶液
（以下、フッ硝酸水溶液という）を用いてＴｉをエッチ
ングしていた。
８を作成する場合、基板全面に形成されたＴｉ上にソー
ス電極およびドレイン電極の形状にフォトレジストを形
成し、これをマスクとして、フッ酸と硝酸の混合水溶液
（以下、フッ硝酸水溶液という）を用いてＴｉをエッチ
ングしていた。
しかしながら上記エッチングに用いるフッ硝酸水溶液
（フッ酸：硝酸：水＝１：１：５０）ではＴｉのエッチ
ング速度が速いため、フォトレジストとＴｉとの間にエ
ッチング液が染み込み、フォトレジスト周辺のＴｉがマ
スクパターンに対し過剰にエッチングされ、Ｔｉのパタ
ーンが縮小されるという問題があった。エッチング速度
を遅くするためにフッ硝酸水溶液の水の割合を大きくす
ると、Ｔｉとｎ型シリコン層界面に生成されるＴｉシリ
サイドがエッチングできなくなり、ｎ型シリコン層の除
去が難しくなる。特にＰＡＷ等の有機アルカリを用いて
ｎ型シリコン層をエッチングしようとする場合、上記Ｔ
ｉシリサイドは全くエッチングされず、ｎ型シリコン層
の除去は不可能となる。従って上記Ｔｉシリサイドのエ
ッチングが可能である所定の濃度以上のフッ硝酸水溶液
を用いてＴｉをエッチングする必要があり、上記Ｔｉの
パターンが縮小されるという問題は避けることの出来な
いものであった。
（フッ酸：硝酸：水＝１：１：５０）ではＴｉのエッチ
ング速度が速いため、フォトレジストとＴｉとの間にエ
ッチング液が染み込み、フォトレジスト周辺のＴｉがマ
スクパターンに対し過剰にエッチングされ、Ｔｉのパタ
ーンが縮小されるという問題があった。エッチング速度
を遅くするためにフッ硝酸水溶液の水の割合を大きくす
ると、Ｔｉとｎ型シリコン層界面に生成されるＴｉシリ
サイドがエッチングできなくなり、ｎ型シリコン層の除
去が難しくなる。特にＰＡＷ等の有機アルカリを用いて
ｎ型シリコン層をエッチングしようとする場合、上記Ｔ
ｉシリサイドは全くエッチングされず、ｎ型シリコン層
の除去は不可能となる。従って上記Ｔｉシリサイドのエ
ッチングが可能である所定の濃度以上のフッ硝酸水溶液
を用いてＴｉをエッチングする必要があり、上記Ｔｉの
パターンが縮小されるという問題は避けることの出来な
いものであった。
本発明の目的は、逆スタガー型シリコン薄膜トランジス
タの製造方法において、エッチングによるソースおよび
ドレイン電極のパターン縮小を防止することが可能な製
造方法を提供することである。
タの製造方法において、エッチングによるソースおよび
ドレイン電極のパターン縮小を防止することが可能な製
造方法を提供することである。
［課題を解決するための手段］ 本発明における逆スタガー型シリコン薄膜トランジスタ
の製造方法は、Ｔｉ（チタン）およびＭｏ（モリブデ
ン）を主成分とした合金をフッ酸および硝酸を含む混合
溶液でエッチングしてソース電極およびドレイン電極を
形成することを特徴とする。
の製造方法は、Ｔｉ（チタン）およびＭｏ（モリブデ
ン）を主成分とした合金をフッ酸および硝酸を含む混合
溶液でエッチングしてソース電極およびドレイン電極を
形成することを特徴とする。
［実施例］ 本発明は、ソース電極およびドレイン電極の形成材料に
特徴があり、トランジスタの構造は上記従来例と変わる
ところはない。即ち、第１図において、ソース電極７及
びドレイン電極８を従来のＴｉからＴｉとＭｏの合金に
代えたものである。
特徴があり、トランジスタの構造は上記従来例と変わる
ところはない。即ち、第１図において、ソース電極７及
びドレイン電極８を従来のＴｉからＴｉとＭｏの合金に
代えたものである。
但し上記合金では、Ｔｉに対するＭｏの含有量が２ない
し２０（ａｔｍ％）であることが好ましい。
し２０（ａｔｍ％）であることが好ましい。
上記の割合でＭｏにＴｉを混入したターゲットを用い、
スパッタ蒸着法により合金薄膜を形成したものでは、フ
ッ硝酸水溶液（フッ酸：硝酸：水＝１：１：５０）が上
記合金とフォトレジストとの間に染み込むことはなく、
上記合金のパターンが縮小されることなくソース電極７
およびドレイン電極８が形成可能である。
スパッタ蒸着法により合金薄膜を形成したものでは、フ
ッ硝酸水溶液（フッ酸：硝酸：水＝１：１：５０）が上
記合金とフォトレジストとの間に染み込むことはなく、
上記合金のパターンが縮小されることなくソース電極７
およびドレイン電極８が形成可能である。
なお、Ｍｏの含有量が２（ａｔｍ％）以下であるとエッ
チングの染み込みが起こり、２０（ａｔｍ％）以上であ
るとＩＴ０９のエッチングの際ＩＴＯのエッチング液
（ＦｅＣｌ３＋４ＨＣｌ）に冒され易くなる。
チングの染み込みが起こり、２０（ａｔｍ％）以上であ
るとＩＴ０９のエッチングの際ＩＴＯのエッチング液
（ＦｅＣｌ３＋４ＨＣｌ）に冒され易くなる。
ところで上記合金は、ソース電極７およびドレイン電極
８に適用できるばかりでなく、例えば上記合金をソース
電極およびドレイン電極に用いた逆スタガー型シリコン
薄膜トランジスタをアクティブマトリクス型液晶表示器
に用いる時には、上記合金をソース配線として利用して
もよい。上記合金では、Ｔｉに比べて抵抗率が低いた
め、Ｔｉをソース配線に用いた時に比べてソース配線の
抵抗を低くすることができる。
８に適用できるばかりでなく、例えば上記合金をソース
電極およびドレイン電極に用いた逆スタガー型シリコン
薄膜トランジスタをアクティブマトリクス型液晶表示器
に用いる時には、上記合金をソース配線として利用して
もよい。上記合金では、Ｔｉに比べて抵抗率が低いた
め、Ｔｉをソース配線に用いた時に比べてソース配線の
抵抗を低くすることができる。
本発明は、上記実施例に限るものではなく、第２図に示
すような逆スタガー型シリコン薄膜トランジスタのソー
ス電極７およびドレイン電極８に、上記合金を用いても
よい。
すような逆スタガー型シリコン薄膜トランジスタのソー
ス電極７およびドレイン電極８に、上記合金を用いても
よい。
以上のように、ＴｉとＭｏとによる合金をソース電極及
びドレイン電極に用いた為、上記合金をエッチングする
時にフォトレジストと上記合金の間にエッチングする液
が染み込むことがなくなり、パターンの縮小なしにソー
ス電極およびドレイン電極を形成することができ、歩留
りの向上に大いに寄与することができる。
びドレイン電極に用いた為、上記合金をエッチングする
時にフォトレジストと上記合金の間にエッチングする液
が染み込むことがなくなり、パターンの縮小なしにソー
ス電極およびドレイン電極を形成することができ、歩留
りの向上に大いに寄与することができる。
［発明の効果］ 本発明における逆スタガー型シリコン薄膜トランジスタ
の製造方法は、ＴｉおよびＭｏを主成分とした合金をフ
ッ酸および硝酸を含む混合溶液でエッチングしてソース
電極およびドレイン電極を形成するので、エッチングに
よるソースおよびドレイン電極のパターン縮小を防止す
ることが可能となる。
の製造方法は、ＴｉおよびＭｏを主成分とした合金をフ
ッ酸および硝酸を含む混合溶液でエッチングしてソース
電極およびドレイン電極を形成するので、エッチングに
よるソースおよびドレイン電極のパターン縮小を防止す
ることが可能となる。
第１図は本発明における一実施例及び従来例に使用され
る逆スタガー型シリコン薄型トランジスタの断面図、第
２図は本発明における他の実施例に使用される逆スタガ
ー型シリコン薄膜トランジスタの断面図である。 ７…ソース電極 ８…ドレイン電極
る逆スタガー型シリコン薄型トランジスタの断面図、第
２図は本発明における他の実施例に使用される逆スタガ
ー型シリコン薄膜トランジスタの断面図である。 ７…ソース電極 ８…ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 罍 昇 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 白井 勝夫 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 斎藤 和則 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内
Claims (1)
- 【請求項１】Ｔｉ（チタン）およびＭｏ（モリブデン）
を主成分とした合金をフッ酸および硝酸を含む混合溶液
でエッチングしてソース電極およびドレイン電極を形成
することを特徴とする逆スタガー型シリコン薄膜トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12752188A JPH0646639B2 (ja) | 1988-05-25 | 1988-05-25 | 逆スタガー型シリコン薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12752188A JPH0646639B2 (ja) | 1988-05-25 | 1988-05-25 | 逆スタガー型シリコン薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01296671A JPH01296671A (ja) | 1989-11-30 |
| JPH0646639B2 true JPH0646639B2 (ja) | 1994-06-15 |
Family
ID=14962074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12752188A Expired - Fee Related JPH0646639B2 (ja) | 1988-05-25 | 1988-05-25 | 逆スタガー型シリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646639B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008073768A (ja) * | 2006-08-25 | 2008-04-03 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217421A (ja) * | 1988-02-26 | 1989-08-31 | Seikosha Co Ltd | 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法 |
| US5225364A (en) * | 1989-06-26 | 1993-07-06 | Oki Electric Industry Co., Ltd. | Method of fabricating a thin-film transistor matrix for an active matrix display panel |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083373A (ja) * | 1983-10-14 | 1985-05-11 | Nec Corp | 薄膜トランジスタアレイとその製造方法 |
| JPH01272162A (ja) * | 1988-04-25 | 1989-10-31 | Seikosha Co Ltd | 薄膜トランジスタアレイ装置の製造方法 |
-
1988
- 1988-05-25 JP JP12752188A patent/JPH0646639B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083373A (ja) * | 1983-10-14 | 1985-05-11 | Nec Corp | 薄膜トランジスタアレイとその製造方法 |
| JPH01272162A (ja) * | 1988-04-25 | 1989-10-31 | Seikosha Co Ltd | 薄膜トランジスタアレイ装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008073768A (ja) * | 2006-08-25 | 2008-04-03 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01296671A (ja) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4903667B2 (ja) | 表示装置用薄膜トランジスタ基板の製造方法 | |
| US7635436B2 (en) | Etchant composition and manufacturing method for thin film transistor array panel | |
| JP2008123002A (ja) | 低抵抗配線を有する液晶ディスプレイパネル | |
| US20060292888A1 (en) | Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant | |
| EP0236629A2 (en) | Driving circuit of a liquid crystal display device | |
| JPH11283934A (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 | |
| TW474023B (en) | Thin film transistor process of liquid crystal display | |
| JP3106786B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06188265A (ja) | 半導体装置およびその製造方法 | |
| US6689629B2 (en) | Array substrate for display, method of manufacturing array substrate for display and display device using the array substrate | |
| EP1912256A1 (en) | Method of manufacturing a thin film transistor substrate | |
| JPH0646639B2 (ja) | 逆スタガー型シリコン薄膜トランジスタの製造方法 | |
| EP0305030A1 (en) | Liquid crystal display element | |
| KR0161466B1 (ko) | 액정표시장치의 제조방법 | |
| KR20070088886A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR100472175B1 (ko) | 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법 | |
| JPH07147410A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JPH06104241A (ja) | アルミニウム電極のパターニング方法 | |
| JPH06236893A (ja) | Ｔｆｔ液晶表示装置の製造方法 | |
| KR19990074547A (ko) | 인듐 틴 옥사이드용 식각액 및 이를 이용한액정 표시 장치의제조 방법 | |
| JPH0744277B2 (ja) | 薄膜トランジスタ及びその形成方法 | |
| JP2733947B2 (ja) | 薄膜パターンの製造方法 | |
| KR100508036B1 (ko) | 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법 | |
| JPH0671082B2 (ja) | 薄膜トランジスタ | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |