JPS6249632A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6249632A JPS6249632A JP19070185A JP19070185A JPS6249632A JP S6249632 A JPS6249632 A JP S6249632A JP 19070185 A JP19070185 A JP 19070185A JP 19070185 A JP19070185 A JP 19070185A JP S6249632 A JPS6249632 A JP S6249632A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- transistor
- threshold voltage
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に金属配線工
程に於ける電子線描画に関する。
程に於ける電子線描画に関する。
近時、ゲートアレイ等、カスタムＬＳＩのアルミ配線工
程に於いてはターン・アラウンド・タイムの短縮のため
、電子ｆｆｌ （Ｅ Ｂ ）画描によるパターン形成が
行なわれている。しかし、アルミニウム配線工程でＥＢ
直画描行なうとＥＢが照射された部分でトランジスタの
国債電圧が変動し、これはＨ２アニールによっても完全
に回復せず、ＥＢ照射されない部分と異なる国債電圧を
示す。
程に於いてはターン・アラウンド・タイムの短縮のため
、電子ｆｆｌ （Ｅ Ｂ ）画描によるパターン形成が
行なわれている。しかし、アルミニウム配線工程でＥＢ
直画描行なうとＥＢが照射された部分でトランジスタの
国債電圧が変動し、これはＨ２アニールによっても完全
に回復せず、ＥＢ照射されない部分と異なる国債電圧を
示す。
従来、この変動した閾値電圧は、ＥＢ照射によって、閾
値の変化するトランジスタに対し、チャンネルドープ量
の調整により補正を行っている。
値の変化するトランジスタに対し、チャンネルドープ量
の調整により補正を行っている。
この様な従来の半導体装置の製造方法に於いては、チャ
ンネルドープ量の補正は、レジストあるいはアルミニラ
Ｊ、等の金属膜あるいは酸化膜等をマスクとしてイオン
注入法によって行なうため、半導体装置の製造工程が長
く、かつ複雑になり、ターン・アラウンドタイムが長く
なってしまうという欠点がある。
ンネルドープ量の補正は、レジストあるいはアルミニラ
Ｊ、等の金属膜あるいは酸化膜等をマスクとしてイオン
注入法によって行なうため、半導体装置の製造工程が長
く、かつ複雑になり、ターン・アラウンドタイムが長く
なってしまうという欠点がある。
また、アルミニウム配線の幅、配線向の距離等によって
、ＥＢ照射による影響を受る範囲が異なり、チャンネル
ドープ量の補正は容易でないという欠点がある。
、ＥＢ照射による影響を受る範囲が異なり、チャンネル
ドープ量の補正は容易でないという欠点がある。
本発明は、上述した従来の欠点を除去し、半導体装置の
製造過程に於いて、配線工程でのＥＢ直画描よる部分的
なトランジスタの閾値電圧の変動によるチャンネルドー
プ量の補正を行うためのイオン注入工程をなくし、工程
が単純化され、かつターン・アラウンド・タイムが短縮
され、製造工程の作業性が向上し、高品質の半導体装置
が得られる半導体装置の製造方法を提供することを目的
とする。
製造過程に於いて、配線工程でのＥＢ直画描よる部分的
なトランジスタの閾値電圧の変動によるチャンネルドー
プ量の補正を行うためのイオン注入工程をなくし、工程
が単純化され、かつターン・アラウンド・タイムが短縮
され、製造工程の作業性が向上し、高品質の半導体装置
が得られる半導体装置の製造方法を提供することを目的
とする。
本発明の半導体装置の製造方法は、金属配線工程に電子
線描画法を用いる半導体装置の製造方法に於いて、該半
導体装置上に配線用金属を被着後、該半導体装置表面全
体に電子線照射を行う工程と、しかる後水素アニールを
行う工程とを有して構成される。
線描画法を用いる半導体装置の製造方法に於いて、該半
導体装置上に配線用金属を被着後、該半導体装置表面全
体に電子線照射を行う工程と、しかる後水素アニールを
行う工程とを有して構成される。
次に、本発明について図面を参照して説明する。第１図
、第２図及び第３図は、本発明の一実施例を説明するた
めに工程順に示した縦断面図である。
、第２図及び第３図は、本発明の一実施例を説明するた
めに工程順に示した縦断面図である。
まず、第１図に示すように、半導体基板ｌ上には、ソー
ス２１、ドレイン２２、ゲート２３より成るトランジス
タが形成されており、更にトランジスタの間の配線のた
めの金属膜３及び配線バターニングのためのレジスト膜
４が被着されている。ここでレジスＩ・膜４に対して、
電子線５により所望のパターンを描画し、電子線描画後
、レジスト膜４に現像処理を施す。第２図は現像により
所望のレジストパターン６が形成された状況を示してい
る６通常の工程では、この後レジストパターン６をマス
クとして金属膜３をエツチングするが、本実施例に於い
ては、第３図に示す様に、電子線７を半導体基板表面全
体に照射する。この後、レジストパターン６をマスクと
して金属膜３をエツチングする。
ス２１、ドレイン２２、ゲート２３より成るトランジス
タが形成されており、更にトランジスタの間の配線のた
めの金属膜３及び配線バターニングのためのレジスト膜
４が被着されている。ここでレジスＩ・膜４に対して、
電子線５により所望のパターンを描画し、電子線描画後
、レジスト膜４に現像処理を施す。第２図は現像により
所望のレジストパターン６が形成された状況を示してい
る６通常の工程では、この後レジストパターン６をマス
クとして金属膜３をエツチングするが、本実施例に於い
ては、第３図に示す様に、電子線７を半導体基板表面全
体に照射する。この後、レジストパターン６をマスクと
して金属膜３をエツチングする。
第４図は、本実施例に従って、電子線７を半導体基板表
面全体に照射した場合のトランジスタ及びＥＢ直画描よ
って、ＥＢ前照射影響を受けたトランジスタの閾値電圧
と、４５０℃、Ｈ２２アニール間との関係を示したもの
である。直線ｃｏはＥＢ前照射受けない場合、曲ｔａｃ
ｘ 、Ｃ２、Ｃ３、Ｃ４はそれぞれにＥＢ照射量が、１
μｃ／ｃｒａ’ 、 １０）ｔＣ／ｃｍ”、 １０
０μＣ／ｃｒｒ％３００ ）ｔ Ｃ／ ＣＩ＋” に対
応する。
面全体に照射した場合のトランジスタ及びＥＢ直画描よ
って、ＥＢ前照射影響を受けたトランジスタの閾値電圧
と、４５０℃、Ｈ２２アニール間との関係を示したもの
である。直線ｃｏはＥＢ前照射受けない場合、曲ｔａｃ
ｘ 、Ｃ２、Ｃ３、Ｃ４はそれぞれにＥＢ照射量が、１
μｃ／ｃｒａ’ 、 １０）ｔＣ／ｃｍ”、 １０
０μＣ／ｃｒｒ％３００ ）ｔ Ｃ／ ＣＩ＋” に対
応する。
ＥＢ前照射よって、シフトした閾値電圧の約２０分、４
５０℃のＨ２アニールによって、一定値ＶＢＢに収束す
る。これはＥＢ照射量に依存しない。
５０℃のＨ２アニールによって、一定値ＶＢＢに収束す
る。これはＥＢ照射量に依存しない。
従って、ＥＢ直画描よって、ＥＢ前照射影響を受は閾値
電圧がＶ。からシフトしたトランジスタが存在する場合
、本実施例に従って、半導体基板表面全体にＥＢ前照射
行ない、２０分以上の４５０℃、Ｈ２アニールを行なえ
ば、ＥＢ直画描よって、ＥＢの影響を受けたトランジス
タ、受けないトランジスタとも同値電圧はＶｉａとなる
。
電圧がＶ。からシフトしたトランジスタが存在する場合
、本実施例に従って、半導体基板表面全体にＥＢ前照射
行ない、２０分以上の４５０℃、Ｈ２アニールを行なえ
ば、ＥＢ直画描よって、ＥＢの影響を受けたトランジス
タ、受けないトランジスタとも同値電圧はＶｉａとなる
。
なお、電子線を半導体装置全面に照射するのは、レジス
トのバターニング後のみならず、配線用金属膜被着後で
あれば、どの工程でもよい。
トのバターニング後のみならず、配線用金属膜被着後で
あれば、どの工程でもよい。
以上説明したように本発明は半導体装置表面全面に電子
線を照射することにより、半導体装置の製造過程に於い
て、配線工程でのＥＢ直画描よる部分的なトランジスタ
の閾値電圧の変動によるチャンネルドープ量の補正を行
なうためのイオン注入工程をなくすことができ、工程が
単純化され、がっ、ターン・アラウンド・タイムが短縮
され従って製造工程の作業性が向上し、高品質の半導体
装置を安価に提供できるという効果がある。
線を照射することにより、半導体装置の製造過程に於い
て、配線工程でのＥＢ直画描よる部分的なトランジスタ
の閾値電圧の変動によるチャンネルドープ量の補正を行
なうためのイオン注入工程をなくすことができ、工程が
単純化され、がっ、ターン・アラウンド・タイムが短縮
され従って製造工程の作業性が向上し、高品質の半導体
装置を安価に提供できるという効果がある。
第１図、第２図及び第３図は本発明の一実施例を説明す
るために工程順にしたＷ！断面図、第４図は本発明の一
実施例の効果を示す図で、ＥＢ前照射受けない場合、Ｅ
Ｂ照射量を変えた場合の試料のＨ２２アニール間に対す
る閾値電圧の関係を示す特性図である。 １・・・半導体基板、２１・・・ソース、２２・・・ド
レイン、２３・・・ゲート、３・・・金属膜、４・・・
レジスト膜、５・・・電子線、６・・・レジストパター
ン、７・・・電子線。 熟３ 回 躬 ４ フ
るために工程順にしたＷ！断面図、第４図は本発明の一
実施例の効果を示す図で、ＥＢ前照射受けない場合、Ｅ
Ｂ照射量を変えた場合の試料のＨ２２アニール間に対す
る閾値電圧の関係を示す特性図である。 １・・・半導体基板、２１・・・ソース、２２・・・ド
レイン、２３・・・ゲート、３・・・金属膜、４・・・
レジスト膜、５・・・電子線、６・・・レジストパター
ン、７・・・電子線。 熟３ 回 躬 ４ フ
Claims (1)
- 金属配線工程に電子線描画を用いる半導体装置の製造方
法に於いて、該半導体装置上に配線用金属を被着後、該
半導体装置表面全面に電子線照射を行う工程と、しかる
後水素アニールを行う工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60190701A JPH0782980B2 (ja) | 1985-08-28 | 1985-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60190701A JPH0782980B2 (ja) | 1985-08-28 | 1985-08-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6249632A true JPS6249632A (ja) | 1987-03-04 |
| JPH0782980B2 JPH0782980B2 (ja) | 1995-09-06 |
Family
ID=16262411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60190701A Expired - Lifetime JPH0782980B2 (ja) | 1985-08-28 | 1985-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782980B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022124A (ja) * | 1988-06-14 | 1990-01-08 | Nec Corp | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538067A (en) * | 1978-09-12 | 1980-03-17 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
| JPS58170036A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6083373A (ja) * | 1983-10-14 | 1985-05-11 | Nec Corp | 薄膜トランジスタアレイとその製造方法 |
-
1985
- 1985-08-28 JP JP60190701A patent/JPH0782980B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538067A (en) * | 1978-09-12 | 1980-03-17 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
| JPS58170036A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6083373A (ja) * | 1983-10-14 | 1985-05-11 | Nec Corp | 薄膜トランジスタアレイとその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022124A (ja) * | 1988-06-14 | 1990-01-08 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0782980B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4976818A (en) | Fine pattern forming method | |
| JPS647510B2 (ja) | ||
| US4432133A (en) | Method of producing a field effect transistor | |
| JPS6169123A (ja) | 電子ビ−ムによるフオトレジスト露光方法及び装置 | |
| JPH0222546B2 (ja) | ||
| JP2910424B2 (ja) | 半導体装置の製造方法 | |
| JPS6249632A (ja) | 半導体装置の製造方法 | |
| JPS62265769A (ja) | 電界効果トランジスタのスレツシヨルド電圧を調節する方法 | |
| JPH0740543B2 (ja) | 半導体装置の製造方法 | |
| JPS62204524A (ja) | 半導体装置の製造方法 | |
| JPH03138922A (ja) | 微細パターン形成方法 | |
| JPH10261571A (ja) | パターン形成方法 | |
| JP2827992B2 (ja) | 微細パターンの形成方法 | |
| JPS60196941A (ja) | 電子線露光方法 | |
| JP2867975B2 (ja) | レジストパターンの形成方法 | |
| JPH04246818A (ja) | 半導体装置の製造方法 | |
| JPH0265139A (ja) | 半導体装置用電極の形成方法 | |
| JPH0553054B2 (ja) | ||
| JP2005310634A (ja) | イオン注入装置およびイオン注入方法 | |
| JPH022124A (ja) | 半導体装置の製造方法 | |
| JPH02174216A (ja) | 半導体装置の製造方法 | |
| JPH0658875B2 (ja) | Ｘ線マスク及びそれを用いたパタン形成方法 | |
| JPH042163A (ja) | マスクｒｏｍの製造方法 | |
| JPH04352416A (ja) | 電子線用位置検出基準マーク及びこれを用いた電界効果トランジスタの製造方法 | |
| JPS61263263A (ja) | 半導体記憶装置の製造方法 |