JPS58170036A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野」 不発明は、半導体装置の製造方法に係り、特にＡｔＪｌ
ｌまたはＡｔ合金属配ｌｌを熱処理した際に与られる、
突起の発生を防止する方法に関する。

〔発明の技術的背景とその間照点〕

半導体素子の配線材料として、ＡＡ又はＡＡ−ａｉｌ。

Ａｊ−８１−Ｃｕ合金膜が多く使われているが、これら
をｔａｆｉｌｌするためＯ熱処理上行なうと、ヒロ、り
と呼ばれる多くの突起が発生する。これら突起にはｌ＃
溺以上るるものが多く、層間絶縁膜をつけ、２層、３層
と多層配置ｌ上行なうと、これら突起が層間絶縁膜ｔａ
ｐ、多層配−関の短篇の原因となってしまう。

〔発明の目的〕

この発明は上述し九ＡＬ又はムを合金−配−に現われる
ヒロ、りの発生を効果的に抑制した半導体装置の製造方
法ｔ−機供することｔ−ｍ的とする。

〔発明の概要〕

本発明は、素子が形成され九半導体基板（例え′ば８１
つ、−ハ）に絶縁属をつけ、その上にムＬｌｌ［ま九は
ムを合金ｉ＊を堆積し、これに電子−照射を行なった後
に熱処理を施すことｔ％黴とする＠Ａ翰金としては、Ａ
Ａ　（１饅８１　）　、　ＡＡ（３％ＳｉＪ。

ＡＡ−Ｃｕ−８１、Ａｍ−Ａｕ　、ムｊ−Ａｇ　、　Ａ
ｔ−Ｎ１　、ム４−Ｔｉ。

ムｔ−ｋｌｈ　＋　ＡＡ−Ｎｉ　＊　Ａｔ−Ｎｏ　ｅ　
Ａｔ−Ｃｒ　＊　Ａｊ−Ｃｏ　ｒＡＡ−Ｆ・等各機の合
＊に対して、電子縁照射によゐヒロック形成抑制の効果
が關められる。

〔発明の幼果」 本発明の方法を用いることにより、非常に簡便で、しか
も、半導体装置の大量生型工程に適し次清浄な方法で、
配−中のヒロックの発生を抑制することができる。これ
により、多層配線に２ける不良が減少し、素子の集積度
が向上し、半導体素子、特に超大規模集積回路（ＶＬＳ
Ｉ　）の歩留りが大幅に向上することが期待される・〔
発明の実施例」 本発明の実施例を第１図をもって説明する。

８１ウェーハ１ｔ−用意しくａ）、水蒸気酸素雰囲気中
１０００℃で５時間１ｉ［酸化し約１μ肩の熱酸化膜（
８ｔ０２）２を形成し几（ｂ）０次に酸化膜２の上に、
Ｓｉ１％金含んだＡＡ−８１膜３ｔスノ々ツタリング法
で約１μｍ堆積させｆＩ−ｔｅ）　６次にこのＳｌつ、
−ハｔｌ　Ｘ　Ｉ　０−ｓｔｏｒｒ以下の真空中に入れ
、電子線４を照射した（ｄ）・そして８１つ２−ハを真
空中から取り出し、フォーミング・ガス中で４５０℃、
３０分熱処理し、！ｉｌ１帖した。その時電子線照射を
行なわなかり九Ａｊ−８１膜の堆積した８１ウエーハを
同時に熱処理し、両省の比軟を行なった。

走査戯電子顕微鏡によりＡｊ−ａｔ　ｊｌ１表ｍｔ観察
すると、電子線照射を行なわなかったサングルには、第
２図（ａ）　Ｋ示すように、ヒロックが発生しているの
に対し、電子線照射を行なりｆｌニー　ｔ　ｙ　グルに
は同図（ｂ）　Ｋ示すように、ヒロックは全く発生しな
かりたΦ顕微鏡写真はいずれも倍率が８３００倍である
。なお、焼結のための熱処理を真空中で行なっても、同
様な結果が得られた。

このように、電子−照射によってヒロ、り発生を先制し
た試料を用いて、その上に、化学輸送法（ＣＶＤ法）に
よｒ）　５１０２１１１１　ｔ　ＩＦ）　１　ｓｗａ堆
積し、その上にさらにＡＡ−８１膜を約１　ｓｗｓ墳横
したところ、上下のムｚ−ｓｔ　ｌｌｉＩ間に短絡はな
く、絶縁性は完全であることが認められた。

本発明の方法を、純粋Ｕ配線及び前述した他のＡｍ合金
配線に対しても試み次ところ、１Ｏ−ｓｔ・ｒｒ以下で
の真空中での電子線照射により、ヒロックの発生が抑制
される効果を確認できた。

また、電子線照射後、元ＩＩｋＡ１１法でＡｔ又はＡｔ
合金Ｈｌｊ＆を一９ターニングし次試料に於ても、同様
にヒロックの形成が抑制されることが繍められた。

Ｍ表面の電子顕微鏡写真でるる。

１・・・Ｓｉウェーハ、２・・・熱酸化膜、３・・・Ａ
ｔ−８１膜、４・・・電子縁。

出願人代理人　　弁理士　鈴　江　武　彦第１１１

Claims (1)

1. 【特許請求の範囲】 （リ　素子が形成された半導体基板上に絶縁膜を介して
   Ａｔ膜またはムを合金績による配ｌｌｔ形成するに際し
   、Ａｔ膜またはムを合金ＩＩ［ｔ−堆積した後、電子１
   ｉｉＩを照射し、その後熱処理することｔ％値とする半
   導体装置の製造方法。 （２）電子稼照射ｔｌＯｔｏｒｒ以下の高真空中で行な
   うことｔ−特徴とする特許請求の範囲第１項記載の半導
   体装置の製造方法・