JPS62204524A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62204524A JPS62204524A JP4757286A JP4757286A JPS62204524A JP S62204524 A JPS62204524 A JP S62204524A JP 4757286 A JP4757286 A JP 4757286A JP 4757286 A JP4757286 A JP 4757286A JP S62204524 A JPS62204524 A JP S62204524A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resist
- ray
- threshold voltage
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 11
- 238000000609 electron-beam lithography Methods 0.000 claims description 2
- 238000000137 annealing Methods 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000010894 electron beam technology Methods 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 101000822667 Mus musculus Something about silencing protein 10 Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electron Beam Exposure (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に金属配線工
程に於ける電子線描画方法に関する。
程に於ける電子線描画方法に関する。
近時、ゲートアレイ等、カスタムＬＳＩのアルミ配線工
程に於いては、ターンアラウンドタイムの短縮のため、
ＢＢ（エレクトロンビーム）直描によるパターン形成が
行なわれている。
程に於いては、ターンアラウンドタイムの短縮のため、
ＢＢ（エレクトロンビーム）直描によるパターン形成が
行なわれている。
しかし、アルミ配線工程でｇＢ直描な行なうと、ＥＢが
照射された部分でトランジスタの閾値電圧が変動し、こ
れはＨ２アニールによっても完全に回復せず、ＢＢ熱照
射れない部分と異なる閾値電圧を示す。
照射された部分でトランジスタの閾値電圧が変動し、こ
れはＨ２アニールによっても完全に回復せず、ＢＢ熱照
射れない部分と異なる閾値電圧を示す。
従来、この変動した閾値電圧は、ＥＢ照射によって閾値
の変化するトランジスタに対し、チャンネルドープ量の
調整により補正を行なっている。
の変化するトランジスタに対し、チャンネルドープ量の
調整により補正を行なっている。
この様な従来の半導体装置の製造方法に於いては、チャ
ンネルドープ量の補正は、レジストあるいはアルミ等の
金属膜あるいは酸化膜等をマスクとしてイオン注入法に
よって行なうため、半導体装置の製造工程が艮（かつ複
雑になり、ターン・アラウンド・タイムが長くなってし
まうとい５欠点がある。また、アルミ配線の幅、配線間
の距離等によって、ＦＩＢ照射による影響を受する範囲
が異なり、チャンネルドープ量の補正は容易でないとい
う欠点がある。
ンネルドープ量の補正は、レジストあるいはアルミ等の
金属膜あるいは酸化膜等をマスクとしてイオン注入法に
よって行なうため、半導体装置の製造工程が艮（かつ複
雑になり、ターン・アラウンド・タイムが長くなってし
まうとい５欠点がある。また、アルミ配線の幅、配線間
の距離等によって、ＦＩＢ照射による影響を受する範囲
が異なり、チャンネルドープ量の補正は容易でないとい
う欠点がある。
本発明の半導体装置の製造方法は金属配線工程に・成子
線描画法を用いる半導体装置の製造方法に於いて、該半
導体装置上に配線用金属を被着後。
線描画法を用いる半導体装置の製造方法に於いて、該半
導体装置上に配線用金属を被着後。
該半導体装置表面全面にＸ線照射を行なうことにより構
成される。
成される。
次に、本発明について図面を参照して説明する。
第１図、第２図及び第３図は本発明の一実施例の縦断面
図である。第１図に於いて、半導体基板ｌ上にはソース
２１．ドレイン２２．ゲート２３より成るトランジスタ
が形成されてＺす、更にトランジスタ間の配線のため金
属膜３及び配線パターニングのためのレジスト４が被着
さルている。
図である。第１図に於いて、半導体基板ｌ上にはソース
２１．ドレイン２２．ゲート２３より成るトランジスタ
が形成されてＺす、更にトランジスタ間の配線のため金
属膜３及び配線パターニングのためのレジスト４が被着
さルている。
１０はチャンネル領域上のゲート絶縁膜、１１は二酸化
シリコン膜でゲート絶縁膜と連続的に形成さｎ多結晶シ
リコンのゲート絶縁膜２３の側面上面に被着し取り囲ん
でいる。９は厚いフィールド絶縁膜である。まず、レジ
スト４に対して電子線５により所望のパターンを描画し
、を子線描画後。
シリコン膜でゲート絶縁膜と連続的に形成さｎ多結晶シ
リコンのゲート絶縁膜２３の側面上面に被着し取り囲ん
でいる。９は厚いフィールド絶縁膜である。まず、レジ
スト４に対して電子線５により所望のパターンを描画し
、を子線描画後。
レジスト４に現像処理を施丁。第２図は現像により所望
のレジストパターン６が形成されている。
のレジストパターン６が形成されている。
通常の工程ではこの後レジストパターン６をマスクとし
て金属膜３？エツチングするが１本実施例に於いては第
３図に示す様に、Ｘ線７を半導体基板ｌ上全ｍｌに照射
する。Ｘ線を半導体装置に照射するとＥＢを照射した場
合と同様に、トランジスタのチャンネル領域の閾値電圧
が変動する。これはＩｈアニールによっても完全に回復
しない。ただし、ＥＢ及びＸ線の照射量によらず、Ｈｚ
アニール後の閾値電圧の変′＃ｂ値は一定である。この
後、レジストパターン６￥マスクとして金属膜３？エツ
チングする。
て金属膜３？エツチングするが１本実施例に於いては第
３図に示す様に、Ｘ線７を半導体基板ｌ上全ｍｌに照射
する。Ｘ線を半導体装置に照射するとＥＢを照射した場
合と同様に、トランジスタのチャンネル領域の閾値電圧
が変動する。これはＩｈアニールによっても完全に回復
しない。ただし、ＥＢ及びＸ線の照射量によらず、Ｈｚ
アニール後の閾値電圧の変′＃ｂ値は一定である。この
後、レジストパターン６￥マスクとして金属膜３？エツ
チングする。
第４図は本実施例に従って、Ｘ線７を半導体基板表面全
面に照射したトランジスタ及びＥＢ直描によってＥＢ照
射の影響を受けたトランジスタの閾値電圧と４５０℃、
Ｈ２２アニール間との関係を示したものである。直線Ｃ
ｏはＸ線照射もＥＢ照射も受けない場合、曲線Ｃ１，Ｃ
ｘはそれぞれＥ Ｂ 直播時、 Ｂ Ｂ 照１ｒＮｋカ
１ ｔｔＣ／ａｎｔ、 １０ ｐｃ／ｃｒｌ ノ場合１
曲線Ｃ３，Ｃ４は、それぞれＥＢ＠描時、ＥＢ照射盪が
１μＣ／ｃｔ＆、 １０μＣ／ｄでさらに本実施例に従
ってＸ線照射を行なった場合に対応する。ＢＢ照射及び
Ｘ線照射によってシフトした閾値１圧は約２０分、４５
０℃のＩ−Ｉ ｚアニールによって、一定値Ｖｃｏｒ＋
ｓｔ、に収束する。こ詐は、ＥＢ照射量、Ｘ線照射量に
依存しない。
面に照射したトランジスタ及びＥＢ直描によってＥＢ照
射の影響を受けたトランジスタの閾値電圧と４５０℃、
Ｈ２２アニール間との関係を示したものである。直線Ｃ
ｏはＸ線照射もＥＢ照射も受けない場合、曲線Ｃ１，Ｃ
ｘはそれぞれＥ Ｂ 直播時、 Ｂ Ｂ 照１ｒＮｋカ
１ ｔｔＣ／ａｎｔ、 １０ ｐｃ／ｃｒｌ ノ場合１
曲線Ｃ３，Ｃ４は、それぞれＥＢ＠描時、ＥＢ照射盪が
１μＣ／ｃｔ＆、 １０μＣ／ｄでさらに本実施例に従
ってＸ線照射を行なった場合に対応する。ＢＢ照射及び
Ｘ線照射によってシフトした閾値１圧は約２０分、４５
０℃のＩ−Ｉ ｚアニールによって、一定値Ｖｃｏｒ＋
ｓｔ、に収束する。こ詐は、ＥＢ照射量、Ｘ線照射量に
依存しない。
ゆえに、ＦｌｉＢ［描によって、ｇＢ照射の゛影＃を受
ゆ閾値電圧がｖｏからシフトしたトランジスタが存在す
る場合、本実施例に従っ°Ｃ１半導体基板表面全面にＸ
線照射７行ない、２０分以上の４５０℃、Ｈ２アニール
を行なえば、ＥＢ直描によって１ｇＢの影響を受けたト
ランジスタ、受けないトランジスタとも閾１直′成圧は
Ｖｃｏｎｓ ｔ 、 となる。
ゆ閾値電圧がｖｏからシフトしたトランジスタが存在す
る場合、本実施例に従っ°Ｃ１半導体基板表面全面にＸ
線照射７行ない、２０分以上の４５０℃、Ｈ２アニール
を行なえば、ＥＢ直描によって１ｇＢの影響を受けたト
ランジスタ、受けないトランジスタとも閾１直′成圧は
Ｖｃｏｎｓ ｔ 、 となる。
以上説明したように本発明は半導体装（ｒＬ表面全面に
Ｘ＠を照射することにより、半導体装置の製造過程に於
いて１部分的なトランジスタの閾値電圧の変動によるチ
ャンネルドープ量の補正のだめのイオン注入工８をなく
丁ことができ、工程が単純化され、かつ、ターンアララ
ントリイムが短縮さ九従って製造工程の作業性が向上し
、高品質の半導体を安価に提供できるという効果がある
。
Ｘ＠を照射することにより、半導体装置の製造過程に於
いて１部分的なトランジスタの閾値電圧の変動によるチ
ャンネルドープ量の補正のだめのイオン注入工８をなく
丁ことができ、工程が単純化され、かつ、ターンアララ
ントリイムが短縮さ九従って製造工程の作業性が向上し
、高品質の半導体を安価に提供できるという効果がある
。
なお、Ｘ＠を半導体装置全面に照射するのば。
レジストのバターニング後のみならず、配線用金属膜被
着後であればどの工程でもよい。
着後であればどの工程でもよい。
第１図、第２図及び第３図は本発明の実施例な示すため
の縦断面図である。第４図はトランジスタの閾値電圧と
アニール時間との関係を示す図である。 １・・・・・・半導体基板、３・・・・・・金属膜、４
・・・・−・レジスト膜、電子線、６・・・・・・レジ
ストパターン、７・・・・・・Ｘ線、９・・・・・・厚
いフィールドシリコン酸化膜、ｌＯ・・・・・・二酸化
シリコン酸化膜、２１・・・・・・ソース領域、２２・
・・・・・ドレイン領域、２３・−・・・・ゲート電極
。 代理人 弁理士 内 原 晋 ギ ４ 図
の縦断面図である。第４図はトランジスタの閾値電圧と
アニール時間との関係を示す図である。 １・・・・・・半導体基板、３・・・・・・金属膜、４
・・・・−・レジスト膜、電子線、６・・・・・・レジ
ストパターン、７・・・・・・Ｘ線、９・・・・・・厚
いフィールドシリコン酸化膜、ｌＯ・・・・・・二酸化
シリコン酸化膜、２１・・・・・・ソース領域、２２・
・・・・・ドレイン領域、２３・−・・・・ゲート電極
。 代理人 弁理士 内 原 晋 ギ ４ 図
Claims (1)
- 金属配線工程に電子線描画法を用いる半導体装置の製造
方法に於いて、該半導体装置上に配線用金属を被着後該
半導体装置表面全面にＸ線照射を行なうことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4757286A JPS62204524A (ja) | 1986-03-04 | 1986-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4757286A JPS62204524A (ja) | 1986-03-04 | 1986-03-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62204524A true JPS62204524A (ja) | 1987-09-09 |
Family
ID=12778952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4757286A Pending JPS62204524A (ja) | 1986-03-04 | 1986-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62204524A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022124A (ja) * | 1988-06-14 | 1990-01-08 | Nec Corp | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587446A (en) * | 1978-12-25 | 1980-07-02 | Nippon Denso Co Ltd | Manufacture of semiconductor device |
| JPS5936969A (ja) * | 1982-08-26 | 1984-02-29 | Agency Of Ind Science & Technol | 多しきい値を有する半導体装置の製造方法 |
-
1986
- 1986-03-04 JP JP4757286A patent/JPS62204524A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587446A (en) * | 1978-12-25 | 1980-07-02 | Nippon Denso Co Ltd | Manufacture of semiconductor device |
| JPS5936969A (ja) * | 1982-08-26 | 1984-02-29 | Agency Of Ind Science & Technol | 多しきい値を有する半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022124A (ja) * | 1988-06-14 | 1990-01-08 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4232439A (en) | Masking technique usable in manufacturing semiconductor devices | |
| US5300445A (en) | Production method of an HEMT semiconductor device | |
| EP0090447B1 (en) | Masking process for semiconductor device manufacture | |
| JPS647510B2 (ja) | ||
| US4432133A (en) | Method of producing a field effect transistor | |
| JPS6169123A (ja) | 電子ビ−ムによるフオトレジスト露光方法及び装置 | |
| JPS5961185A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JPS62204524A (ja) | 半導体装置の製造方法 | |
| JPS63169757A (ja) | 大規模集積回路を放射線に対して強化する方法 | |
| JPS5817655A (ja) | 半導体装置の製造方法 | |
| JPS6249632A (ja) | 半導体装置の製造方法 | |
| JPS621245A (ja) | 半導体装置の製造方法 | |
| JPS6295827A (ja) | 半導体装置の製造方法 | |
| JPH022124A (ja) | 半導体装置の製造方法 | |
| JPS60208863A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH03215971A (ja) | 相補型半導体装置の製造方法 | |
| JPH04246818A (ja) | 半導体装置の製造方法 | |
| JPS5942971B2 (ja) | 半導体装置の製造方法 | |
| JPS6250973B2 (ja) | ||
| JPS5816343B2 (ja) | 半導体メモリ装置の製造方法 | |
| JPS5811511B2 (ja) | イオンエツチング方法 | |
| JPH03235335A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS61201423A (ja) | イオン打込み方法 | |
| JPH03155138A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH03227515A (ja) | イオン注入方法 |