JPH03227515A - イオン注入方法 - Google Patents

イオン注入方法

Info

Publication number
JPH03227515A
JPH03227515A JP2245690A JP2245690A JPH03227515A JP H03227515 A JPH03227515 A JP H03227515A JP 2245690 A JP2245690 A JP 2245690A JP 2245690 A JP2245690 A JP 2245690A JP H03227515 A JPH03227515 A JP H03227515A
Authority
JP
Japan
Prior art keywords
ion implantation
film
implanted
semiconductor substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2245690A
Other languages
English (en)
Inventor
Masakatsu Yoshida
吉田 正勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP2245690A priority Critical patent/JPH03227515A/ja
Publication of JPH03227515A publication Critical patent/JPH03227515A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、M e Vなどの高エネルギーのイオン(1
) (2) において、注入不純物分布の横波がりを減少し、注入窓
幅の狭い注入層を形成するための、イオン注入遮蔽膜マ
スクを提供する、イオン注入方法に関するものである。
従来の技術 半導体基板への高エネルギーイオン注入は、高温長時間
の熱処理を行なわなくても深い不純物層が形成できるこ
とおよびレトログレードウェル(逆濃度勾配を持つウェ
ル)など特殊な不純物濃度分布が得られるなどの長所が
有り、半導体装置の形成に広く用いられるようになった
。このイオン注入においては、基板上にイオン注入の遮
蔽マスクとなる薄膜を選択的に設け、全面に不純物イオ
ンを注入し、不純物を選択的に基板に注入するのが一般
的な方法である。しかしながらMeV程度の高エネルギ
ー注入を行なう場合には、遮蔽マスクとして、ストツピ
ングパワー(イオン阻止能力)を大きくするため膜厚の
厚い膜を必要とする。
例えば、燐イオン(PつIMeVの加速エネルギーで、
Si基板に注入を行なう場合を例に、第2図a −Cに
より説明する。第2図aに示すようにSi基板1の表面
に厚さ約0.5μmのSiO2膜2を形成し、さらにフ
ォトレジスト膜3を厚さ約3.5μmに形成し、通常の
フォトリソグラフィー法によりフォトレジストのバター
ニングを行ない、イオン注入窓を形成する。この基板に
第2図2図すに示す様にP“をIMeVで注入すると、
イオン注入の遮蔽マスク(フォトレジスト膜3)の有す
る部分には、フォトレジスト膜3中の深さ約3.1μm
まで不純物が達する。一方フオドレジスト膜3の無い注
入窓の部分にはSiO□膜2を通してSi基板1の5I
O2とSi界面より約0.65μmに濃度ピークを持つ
注入層が形成される。
ここでフォトレジスト中へのP+イオンの達する深さ(
dp)は、P+のフォトレジストに対する平均飛程(P
p)とその標準偏差(△Rp)よりdpRp+2△Rp
として求めた。またP+のSi基板中の深さは、平均飛
程を約1.15μmとして求めた。このイオン注入の後
、フォトレジスト膜3を除去し、アニールを行なうこと
で、第2図Cに示す不純物層が形成される。
発明が解決しようとする課題 従来例に示すような高エネルギーでイオン注入を行なう
際、その遮蔽マスクにフォトレジストを用いた場合、遮
蔽効果を保つため膜厚は3,5μm程度と通常の厚さ約
1μmに対し3.5倍程度と非常に厚く形成する必要が
ある。この厚いフォトレジストを用いて微細なパターン
を形成することは困難であり、通常のフォトリソグラフ
ィー法(g線の波長を用いレンズの開口率(NA)が0
.4のスデッパーを用いる)で、解像度1.0μmと通
常の1μm膜厚のレジストを用いた場合の解像度0.8
μmに比較して大幅に低下する。このような広い窓幅を
遮蔽マスクとしてイオン注入を行なうと基板に形成され
る注入層の幅は非常に大きくなる。また多層レジスト法
などを用いた場合、解像度は良好な値が得られるが、工
程が複雑となり、製造コストが増大する。フォトレジス
トの代りに金属膜などを用いた場合、微細パターンのエ
ツチングが困難でかつ工程が複雑となる。
課題を解決するための手段 本発明はこのような問題を解決するもので、基板に選択
的にイオン注入を行なうに際し、半導体基盤上に第1の
イオン注入遮蔽マスク材料をフォトエツチング法等によ
って選択的に形成した後、第2のイオン注入遮蔽マスク
材料を全面に回転塗布(スピンオン)法により形成する
ことにより、第1の遮蔽マスクに開孔されたイオン注入
窓内に、第2の遮蔽マスク材料が窓の側壁部に充填され
て、窓幅が狭く形成された遮蔽マスクを用い、イオン注
入を行なうことによって、半導体基盤内に幅の狭い注入
層を形成するものである。
作用 本発明により、イオン注入の遮蔽マスクは、第1の遮蔽
マスクで形成された注入窓の内側に、全面に回転塗布さ
れた第2の遮蔽膜が入り込み、側壁部に付着し、開孔窓
寸法が小さくなると同時に、底面角部に厚く付着し、窓
の下方の寸法が小さくなる形状を有する遮蔽膜を形成す
ることができ、この遮蔽マスクを使用してイオン注入を
行なえば、基板に形成される注入層の横波がりが抑制さ
れる。したがってバターニングの解像度で制限された第
1の遮蔽マスクの開孔寸法より微細な注入窓を形成する
ことが可能となる。
実施例 本発明によるイオン注入方法の実施例を第1図により説
明する。超LSIの製造、例えばマスクROMのトラン
ジスタのチャンネル領域に不純物を選択的にイオン注入
し、トランジスタのしきい値を変えて、マスクROMの
プログラミングを行なう場合を示す。第1図aに示すよ
うにP型Si基板lにMOS)ランジスタ素子が作り込
まれ、絶縁膜として5iOz膜2を約0.5μmの厚さ
堆積する。その上に選択的にイオン注入する第一の遮蔽
マスクとして約3,5μmの厚さのフォトレジスト3を
塗布し、通常のフォトリソグラフィによる方法でパター
ンニングを行ないイオン注入を行ない、トランジスタの
チャンネル部分のみを開孔する。次に第1図すに示すよ
うにシラノール系のスピン・オン・グラス(SOG)膜
を回転塗布法により塗布し第二のイオン注入遮蔽マスク
4を形成する。このSOG膜は、平坦部で厚さ約0゜3
μmに塗布し、約80℃の温度でSOGを溶かしている
有機剤材を乾燥させ、150℃〜200℃で加熱して形
成する。この際、フォトレジスト3により形成された開
孔窓の角部には、SOG膜4が厚く形成され、かつ開孔
窓の側面部にSOG膜が付着して、狭いイオン注入窓が
形成される。
この後、第1図C4こ示すようにP+をIMeVの加速
エネルギー注入量5X101”個/d注入することによ
って、必要なトランジスタのチャンネル部のみPを注入
することができる。イオン注入後、SOG膜4.フォト
レジスト膜3を除去し、約900℃でアニールすること
によって注入されたPを活性化させ、Si基板1中にP
注入層5を形成し、トランジスタのしきい値を制御し、
ROMのプログラミングができる。この場合Pの注入さ
れる深さはSOG膜4の厚さ約0.3μm程度浅く、約
0.35μmとなるが、注入窓幅は、フォトレジスト3
の最小窓幅通常のg線の波長でレンズ開口度NA0.4
を用いた場合の約1μmに対してSOGの側面への付着
厚さ(両側で約0.2μm)減少した0、8μm程度の
狭い窓幅が得られる。
なお本実施例では第一の遮蔽マスクとしてフォトレジス
トを用いたが、電子線・X線用のレジストまたは5i0
2膜・SiN膜などでも良い。また第二の遮蔽マスクと
してシラノール系5OGIIIEを用いたが、フォトレ
ジストなどを回転塗布法で形成しても良い。
発明の効果 厚いフォトレジスト膜3を微細な寸法にバターニングす
ることは高価な解像度の良いリソグラフィー技術を使用
しないと達成は困難であるが、本発明の方法では、通常
の安価なリソグラフィーで開孔したフォトレジスト膜の
側面に、第二の遮蔽マスクとしてSOG膜を塗布し、付
着させることにより容易に微細な寸法の窓を形成するこ
とができ、これにより、Si基板に微細な注入層を形成
できる。
【図面の簡単な説明】
第1図a −cは本発明の一実施例によりPイオンをS
i基板に注入する場合の遮蔽マスクの構造を説明するた
めの図、第2図a−Cは、従来の方法によりイオン注入
を行なう場合の遮蔽マスクの構造を説明するための図で
ある。 1・・・・・・Si基板、2・・・・・・5i02膜、
3・・・・・・フォトレジスト膜、4・・・・・・SO
G膜、5・・・・・・P注入層。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板に選択的にイオン注入を行なうに際し
    、第一のイオン注入遮蔽膜を上記半導体基板上に選択的
    に形成した後に、第二の遮蔽膜を上記半導体基板全面に
    回転塗布法により形成して成るイオン注入遮蔽膜を用い
    ることを特徴とするイオン注入方法。
  2. (2)第二のイオン注入遮蔽膜がシラノール系材料より
    成る塗布膜で形成されることを特徴とする特許請求の範
    囲第1項記載のイオン注入方法。
  3. (3)第一のイオン注入遮蔽膜が光・電子線・X線のい
    ずれかに対して感光性を有するレジストであることを特
    徴とする特許請求の範囲第1項記載のイオン注入方法。
JP2245690A 1990-02-01 1990-02-01 イオン注入方法 Pending JPH03227515A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2245690A JPH03227515A (ja) 1990-02-01 1990-02-01 イオン注入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2245690A JPH03227515A (ja) 1990-02-01 1990-02-01 イオン注入方法

Publications (1)

Publication Number Publication Date
JPH03227515A true JPH03227515A (ja) 1991-10-08

Family

ID=12083219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2245690A Pending JPH03227515A (ja) 1990-02-01 1990-02-01 イオン注入方法

Country Status (1)

Country Link
JP (1) JPH03227515A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008077788A (ja) * 2006-09-22 2008-04-03 Showa Denko Kk 磁気記録媒体の製造方法、及び磁気記録媒体、並びに磁気記録再生装置
SG150373A1 (en) * 2002-10-23 2009-03-30 Taiwan Semiconductor Mfg Method of preparing a mask for high energy particle bombardment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG150373A1 (en) * 2002-10-23 2009-03-30 Taiwan Semiconductor Mfg Method of preparing a mask for high energy particle bombardment
JP2008077788A (ja) * 2006-09-22 2008-04-03 Showa Denko Kk 磁気記録媒体の製造方法、及び磁気記録媒体、並びに磁気記録再生装置
JP4634354B2 (ja) * 2006-09-22 2011-02-16 昭和電工株式会社 磁気記録媒体の製造方法

Similar Documents

Publication Publication Date Title
KR100375908B1 (ko) 건식마이크로리소그래피처리
US4434224A (en) Method of pattern formation
JPH0122728B2 (ja)
JP4389242B2 (ja) フォトレジストパターンをマスクに利用するエッチング方法
JP2005091415A (ja) レジストパターン形成方法とデバイス製造方法
JP2004335873A (ja) パターン形成方法
JP3459658B2 (ja) 局所的埋込み注入及び分離構成体へ適用可能な超高エネルギ注入用の自己整合型マスキング
JP3081655B2 (ja) レジストパターンの形成方法
JPH03227515A (ja) イオン注入方法
JPH04301846A (ja) 露光用マスク基板の製造方法
JPH04107831A (ja) 半導体装置の製造方法
JPH03138922A (ja) 微細パターン形成方法
KR980011726A (ko) 패턴 형성방법
JPH06295877A (ja) 半導体装置のコンタクトホール形成方法
JPH01220829A (ja) パターン形成方法
JP2616562B2 (ja) 位相シフトマスクの作製方法
JP2867975B2 (ja) レジストパターンの形成方法
JP3034071B2 (ja) 半導体装置の作製方法
JPH0670954B2 (ja) 半導体装置の製造方法
JP2001265011A (ja) 半導体装置の製造方法
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法
KR100235936B1 (ko) 레지스트 패턴형성방법
JPS6341024A (ja) X線リソグラフイ用マスクの製造方法
JPH03765B2 (ja)
JPS63305563A (ja) フオトレジストパタンの形成方法