JP2005091415A - レジストパターン形成方法とデバイス製造方法 - Google Patents
レジストパターン形成方法とデバイス製造方法 Download PDFInfo
- Publication number
- JP2005091415A JP2005091415A JP2003320779A JP2003320779A JP2005091415A JP 2005091415 A JP2005091415 A JP 2005091415A JP 2003320779 A JP2003320779 A JP 2003320779A JP 2003320779 A JP2003320779 A JP 2003320779A JP 2005091415 A JP2005091415 A JP 2005091415A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- resist
- glass transition
- transition temperature
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 20
- 230000009477 glass transition Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000012545 processing Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims description 26
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000010894 electron beam technology Methods 0.000 abstract description 20
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 21
- 239000010408 film Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0005—Production of optical devices or components in so far as characterised by the lithographic processes or materials used therefor
- G03F7/0007—Filters, e.g. additive colour filters; Components for display devices
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Materials For Photolithography (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 微細構造の半導体装置等の製造に用いるレジストパターンの製造方法を提供する。
【解決手段】 Ｓｉ基板１の表面に、電子ビームの照射でガラス転移温度が上昇する性質を有する化学増幅型ポジレジスト剤１２を塗布し、このレジスト剤１２によるレジストパターン１２ａを形成する。更に、レジストパターン１２ａの表面に電子ビームを照射し、上層部のガラス転移温度を上昇させたあとベーク処理を行う。これにより、電子ビームが照射されていない下層部のレジストパターン１２ｂが流動化し、断面がテーパー状となって下部の開口部が縮小したレジストパターン１２ｃが得られる。更に、このテーパー状のレジストパターン１２ｃをマスクとして、通常のエッチング処理を行って微細構造の半導体装置やデバイスを製造する。
【選択図】 図１
【解決手段】 Ｓｉ基板１の表面に、電子ビームの照射でガラス転移温度が上昇する性質を有する化学増幅型ポジレジスト剤１２を塗布し、このレジスト剤１２によるレジストパターン１２ａを形成する。更に、レジストパターン１２ａの表面に電子ビームを照射し、上層部のガラス転移温度を上昇させたあとベーク処理を行う。これにより、電子ビームが照射されていない下層部のレジストパターン１２ｂが流動化し、断面がテーパー状となって下部の開口部が縮小したレジストパターン１２ｃが得られる。更に、このテーパー状のレジストパターン１２ｃをマスクとして、通常のエッチング処理を行って微細構造の半導体装置やデバイスを製造する。
【選択図】 図１
Description
本発明は、半導体装置やデバイスを製造するときにエッチングマスクとして使用するレジストパターンの形成技術に関するものである。
デバイスの高性能化と微細化の進展により、コンタクトパターン等を収縮させる寸法シュリンクに対する要求が高まっている。一般的に、デバイス製造工程中のコンタクト形成において、チップシュリンクや合わせ余裕確保の観点から、コンタクト径をシュリンクする技術が開発されてきており、これにより製造コストの低減や製品歩留まりの向上が図られてきている。
シュリンク技術の１つに、テーパーエッチング法がある。これは、リソグラフィー工程で形成した垂直形状のレジストパターンをマスクとしてエッチングする際に、ホールの内壁部へのデポジションを利用して徐々にホールサイズを縮小化し、被加工膜をテーパー形状にエッチングする技術である。例えば、通常のリソグラフィー処理によって直径０．２６μｍ程度のホールレジストパターンを垂直に形成した基板に、テーパーエッチングを行うことにより、被加工膜の上層部分が直径０．２６μｍ、下層部分が直径０．２０μｍ程度の寸法でテーパー形状となるコンタクトホールを加工することができる。
２０００−１８２９４０号公報
２００１−３０７９９３号公報
２００１−３２６１５３号公報
２００１−３３２４８４号公報
しかしながら、上記のテーパーエッチング法では、テーパー角を制御することが困難であり、更に、デポジションでのエッチングストップのために、コンタクトホールが未開口となってしまう等の課題があった。
本発明は、レジストパターンの形成において、エネルギー線の照射によってガラス転移温度が上昇するレジスト剤を加工対象の基板上に塗布する処理と、前記レジスト剤に対して露光及び現像を行うことにより所定のレジストパターンを形成する処理と、前記レジストパターンの表面に一定量のエネルギー線を照射してその表面のガラス転移温度を上昇させる処理と、前記エネルギー線が照射されたレジストパターンを所定の温度でベーク処理することにより、該レジストパターンの下層部を流動化させて断面をテーパー状にする処理とを順次施すことを特徴としている。
本発明では、レジストパターンの表面にエネルギー線を照射してその表面のガラス転移温度を上昇させる処理と、このレジストパターンを所定の温度でベーク処理して該レジストパターンの下層部を流動化させる処理を施している。これにより、断面がテーパー状となったレジストパターンが形成され、これをマスクとしてエッチングすることにより、微細な半導体装置やデバイスを低コストで製造することができるという効果がある。
Ｓｉ基板の表面に、電子ビームの照射でガラス転移温度が上昇する性質を有する化学増幅型ポジレジスト剤等を塗布し、このレジスト剤によるレジストパターンを形成する。更に、レジストパターンの表面に電子ビームを照射し、上層部のガラス転移温度を上昇させたあとベーク処理を行う。これにより、電子ビームが照射されていない下層部のレジストパターンが流動化し、このレジストパターンの断面がテーパー状となり、レジストパターン下部の開口部を縮小させることができる。更に、このテーパー状のレジストパターンをマスクとして、通常のエッチング処理を行うことにより、微細構造の半導体装置やデバイスを製造する。
図１（ａ）〜（ｅ）は、本発明の実施例１を示すレジストパターン形成方法の工程図である。以下、この図１（ａ）〜（ｅ）に従って、Ｓｉ基板に微細なコンタクトホールを形成するためのレジストパターン形成方法を説明する。
（１） 工程１
図１（ａ）に示すように、Ｓｉ基板１の表面に厚さ１１０ｎｍ程度の反射防止膜（ＢＡＲＣ）１１を塗布する。更にその上層に、電子ビームの照射によってガラス転移温度が上昇するレジスト剤（例えば、信越化学製、化学増幅型ポジレジスト剤ＳＥＰＲ４１１）１２を１０００ｎｍ程度の厚さに塗布し、１００℃程度でベーク処理を行う。次に、ＫｒＦエキシマレーザー露光装置（開口数＝０．６０、σ＝０．７５）を用いて、０．２８μｍコンタクト図形を含む所望の設計回路を有するマスクＭのパターンを、９５ｍＪ／ｃｍ２程度の露光で焼き付ける。
図１（ａ）に示すように、Ｓｉ基板１の表面に厚さ１１０ｎｍ程度の反射防止膜（ＢＡＲＣ）１１を塗布する。更にその上層に、電子ビームの照射によってガラス転移温度が上昇するレジスト剤（例えば、信越化学製、化学増幅型ポジレジスト剤ＳＥＰＲ４１１）１２を１０００ｎｍ程度の厚さに塗布し、１００℃程度でベーク処理を行う。次に、ＫｒＦエキシマレーザー露光装置（開口数＝０．６０、σ＝０．７５）を用いて、０．２８μｍコンタクト図形を含む所望の設計回路を有するマスクＭのパターンを、９５ｍＪ／ｃｍ２程度の露光で焼き付ける。
（２） 工程２
露光されたレジスト剤１２を、テトラメチル・アンモニウム・ハイドロオキサイト（ＴＭＡＨ）２．３８％現像液によって現像処理を行う。これにより、図１（ｂ）に示すように、レジスト剤１２の露光部が垂直に除去され、２８０ｎｍ設計のホールパターンを有するレジストパターン１２ａが形成される。
露光されたレジスト剤１２を、テトラメチル・アンモニウム・ハイドロオキサイト（ＴＭＡＨ）２．３８％現像液によって現像処理を行う。これにより、図１（ｂ）に示すように、レジスト剤１２の露光部が垂直に除去され、２８０ｎｍ設計のホールパターンを有するレジストパターン１２ａが形成される。
（３） 工程３
図１（ｃ）に示すように、レジストパターン１２ａが形成されたＳｉ基板１の全面に、電子ビーム（ＥＢ）を照射する。ここでは、レジストパターン１２ａの上層部を選択的に電子ビーム処理するために、１ｋｅＶ，５００μＣ／ｃｍ２で照射処理を行う。これにより、電子ビーム処理が行われたレジストパターン１２ｂの上層部のガラス転移温度が１５０℃程度に上昇し、耐熱性が向上する。
図１（ｃ）に示すように、レジストパターン１２ａが形成されたＳｉ基板１の全面に、電子ビーム（ＥＢ）を照射する。ここでは、レジストパターン１２ａの上層部を選択的に電子ビーム処理するために、１ｋｅＶ，５００μＣ／ｃｍ２で照射処理を行う。これにより、電子ビーム処理が行われたレジストパターン１２ｂの上層部のガラス転移温度が１５０℃程度に上昇し、耐熱性が向上する。
（４） 工程４
ホットプレートを用いて、レジストパターン１２ｂに対して１５５℃、９０秒のベーク処理を行う。これにより、レジストパターン１２ｂの下層部で、電子ビーム処理が行われていない箇所（ガラス転移温度が低い部分）に熱だれが生じ、図１（ｄ）に示すようにホールパターンの形状がテーパー状になったレジストパターン１２ｃが得られる。即ち、レジストパターン１２ｃの上層部におけるホール径は、初めに形成したとおりの０．２８μｍに維持され、このレジストパターン１２ｃの下層部におけるホール径は、最初の寸法よりも縮小して、例えば０．１０μｍとなる。
ホットプレートを用いて、レジストパターン１２ｂに対して１５５℃、９０秒のベーク処理を行う。これにより、レジストパターン１２ｂの下層部で、電子ビーム処理が行われていない箇所（ガラス転移温度が低い部分）に熱だれが生じ、図１（ｄ）に示すようにホールパターンの形状がテーパー状になったレジストパターン１２ｃが得られる。即ち、レジストパターン１２ｃの上層部におけるホール径は、初めに形成したとおりの０．２８μｍに維持され、このレジストパターン１２ｃの下層部におけるホール径は、最初の寸法よりも縮小して、例えば０．１０μｍとなる。
以上がテーパー形状のレジストパターンの形成工程であるが、このように形成されたテーパー状のレジストパターン１２ｃをエッチングマスクとして、通常の方法で加工対象のＳｉ基板１をエッチングする。これにより、レジストパターン１２ｃとＳｉ基板１が同時にテーパー状にエッチングされ、図１（ｅ）に示すように、上部のホール径が０．２８μｍ、下部のホール径が０．１μｍのテーパー形状になった、目的とするコンタクトホール１ｈが形成されたＳｉ基板１ａが得られる。
以上のように、この実施例１のレジストパターン形成方法は、レジストパターン１２ａの表面に電子ビームを照射して上層部のガラス転移温度を高くした後、このレジストパターン１２ｂをベーク処理するようにしている。これにより、下層部が選択的に熱だれし、テーパー形状の微細なホールパターンを有するレジストパターン１２ｃを形成することができるという利点がある。なお、テーパー角やホール径縮小量は、レジスト剤１２の種類や膜厚、電子ビームの照射量、及びベーク条件等によって制御可能である。
更に、この実施例１ではリソグラフィー処理で３次元テーパー形状による寸法縮小を行うため、従来のエッチング処理によるテーパー形状コンタクト形成方法に比較して、高精度の寸法制御が可能となり、微小なホールパターン形成が可能になる。
図２（ａ）〜（ｅ）は、本発明の実施例２を示すデバイス製造方法の工程図であり、図１中の要素と共通の要素には共通の符号が付されている。以下、この図２（ａ）〜（ｅ）に従って、半導体デバイスの製造方法を説明する。
（１） 工程１
まず、シリコンウエハに対して、素子分離工程、ゲート形成工程等を行って形成されたシリコン基板１の表面に、シリコン酸化膜（ＮＳＧ）等の層間絶縁膜２を１０００ｎｍ程度の厚さに形成する。更に、層間絶縁膜２の表面に厚さ１１０ｎｍ程度の反射防止膜１１を塗布した後、その上層に電子ビームの照射によってガラス転移温度が上昇するレジスト剤１２を１０００ｎｍ程度の厚さに塗布し、１００℃程度でベーク処理を行う。
まず、シリコンウエハに対して、素子分離工程、ゲート形成工程等を行って形成されたシリコン基板１の表面に、シリコン酸化膜（ＮＳＧ）等の層間絶縁膜２を１０００ｎｍ程度の厚さに形成する。更に、層間絶縁膜２の表面に厚さ１１０ｎｍ程度の反射防止膜１１を塗布した後、その上層に電子ビームの照射によってガラス転移温度が上昇するレジスト剤１２を１０００ｎｍ程度の厚さに塗布し、１００℃程度でベーク処理を行う。
次に、図２（ａ）に示すように、ＫｒＦエキシマレーザー露光装置（開口数＝０．６０、σ＝０．７５）を用いて、０．２８μｍコンタクト図形を含む所望の設計回路を有するマスクＭのパターンを、９５ｍＪ／ｃｍ２程度の露光で焼き付ける。
（２） 工程２
露光されたレジスト剤１２を、テトラメチル・アンモニウム・ハイドロオキサイト２．３８％現像液によって現像処理を行う。これにより、図２（ｂ）に示すように、レジスト剤１２の露光部が垂直に除去され、２８０ｎｍ設計のホールパターンを有するレジストパターン１２ａが形成される。
露光されたレジスト剤１２を、テトラメチル・アンモニウム・ハイドロオキサイト２．３８％現像液によって現像処理を行う。これにより、図２（ｂ）に示すように、レジスト剤１２の露光部が垂直に除去され、２８０ｎｍ設計のホールパターンを有するレジストパターン１２ａが形成される。
（３） 工程３
図２（ｃ）に示すように、レジストパターン１２ａが形成されたＳｉ基板１の全面に、電子ビームを照射する。ここでは、レジストパターン１２ａの上層部を選択的に電子ビーム処理するために、１ｋｅＶ，５００μＣ／ｃｍ２で照射処理を行う。これにより、電子ビーム処理が行われたレジストパターン１２ｂの上層部のガラス転移温度が１５０℃程度に上昇し、耐熱性が向上する。
図２（ｃ）に示すように、レジストパターン１２ａが形成されたＳｉ基板１の全面に、電子ビームを照射する。ここでは、レジストパターン１２ａの上層部を選択的に電子ビーム処理するために、１ｋｅＶ，５００μＣ／ｃｍ２で照射処理を行う。これにより、電子ビーム処理が行われたレジストパターン１２ｂの上層部のガラス転移温度が１５０℃程度に上昇し、耐熱性が向上する。
（４） 工程４
ホットプレートを用いて、レジストパターン１２ｂに対して１５５℃、９０秒のベーク処理を行う。これにより、レジストパターン１２ｂの下層部で、電子ビーム処理が行われていない箇所に熱だれが生じ、図２（ｄ）に示すようにホールパターンの形状がテーパー状になったレジストパターン１２ｃが得られる。即ち、レジストパターン１２ｃの上層部におけるホール径は、初めに形成したとおりの０．２８μｍに維持され、このレジストパターン１２ｃの下層部におけるホール径は、最初の寸法よりも縮小して、例えば０．１０μｍとなる。
ホットプレートを用いて、レジストパターン１２ｂに対して１５５℃、９０秒のベーク処理を行う。これにより、レジストパターン１２ｂの下層部で、電子ビーム処理が行われていない箇所に熱だれが生じ、図２（ｄ）に示すようにホールパターンの形状がテーパー状になったレジストパターン１２ｃが得られる。即ち、レジストパターン１２ｃの上層部におけるホール径は、初めに形成したとおりの０．２８μｍに維持され、このレジストパターン１２ｃの下層部におけるホール径は、最初の寸法よりも縮小して、例えば０．１０μｍとなる。
（５） 工程５
このように形成されたテーパー状のレジストパターン１２ｃをエッチングマスクとして、通常の方法で加工対象の層間絶縁膜２をエッチングする。これにより、レジストパターン１２ｃと層間絶縁膜２が同時にテーパー状にエッチングされ、図２（ｅ）に示すように、上部のホール径が０．２８μｍ、下部のホール径が０．１μｍのテーパー形状になった、目的とするコンタクトホール２ｈが形成された層間絶縁膜２ａが得られる。その後、通常のコンタクトホール埋め込み工程、及びメタル配線工程等によってデバイスの製造を行う。
このように形成されたテーパー状のレジストパターン１２ｃをエッチングマスクとして、通常の方法で加工対象の層間絶縁膜２をエッチングする。これにより、レジストパターン１２ｃと層間絶縁膜２が同時にテーパー状にエッチングされ、図２（ｅ）に示すように、上部のホール径が０．２８μｍ、下部のホール径が０．１μｍのテーパー形状になった、目的とするコンタクトホール２ｈが形成された層間絶縁膜２ａが得られる。その後、通常のコンタクトホール埋め込み工程、及びメタル配線工程等によってデバイスの製造を行う。
以上のように、この実施例２のデバイス製造方法は、レジストパターン１２ａの表面に電子ビームを照射して上層部のガラス転移温度を高くした後、このレジストパターン１２ｂをベーク処理するようにしている。これにより、実施例１と同様のレジストパターンを形成することができ、微細なコンタクトホールの形成が可能になり、デバイスのチップ面積縮小や、デバイス製造における合わせ余裕確保が容易になるという利点がある。
なお、以上説明した実施例は、あくまでも、この発明の技術内容を明らかにするためのものである。この発明は、上記実施例にのみ限定して狭義に解釈されるものではなく、この発明の特許請求の範囲に述べる範囲内で、種々変更して実施することができる。その変形例としては、例えば、次のようなものがある。
（１） コンタクトホールを例にしてレジストパターンの形成方法を説明したが、ビア、トレンチ、ダマシン、キャパシタ等の、各種の溝や穴のパターン形成にも適用できる。
（２） 実施例中で示した材料、寸法、処理条件等は一例であり、同様の処理が可能なものに置き換えることができる。
本発明の活用例として、例えば、次のようなものがある。
（ａ） マスク、液晶、薄膜磁気ヘッド、ＭＥＭＳ等の製造。
（ｂ） ナノレベルのレジストパターンの形成。
１ Ｓｉ基板
１ｈ，２ｈ コンタクトホール
２，２ａ 層間絶縁膜
１１ 反射防止膜
１２ レジスト剤
１２ａ〜１２ｃ レジストパターン
１ｈ，２ｈ コンタクトホール
２，２ａ 層間絶縁膜
１１ 反射防止膜
１２ レジスト剤
１２ａ〜１２ｃ レジストパターン
Claims (2)
- エネルギー線の照射によってガラス転移温度が上昇するレジスト剤を加工対象の基板上に塗布する処理と、
前記レジスト剤に対して露光及び現像を行うことにより所定のレジストパターンを形成する処理と、
前記レジストパターンの表面に一定量のエネルギー線を照射してその表面のガラス転移温度を上昇させる処理と、
前記エネルギー線が照射されたレジストパターンを所定の温度でベーク処理することにより、該レジストパターンの下層部を流動化させて断面をテーパー状にする処理とを、
順次施すことを特徴とするレジストパターン形成方法。 - エネルギー線の照射によってガラス転移温度が上昇するレジスト剤を加工対象の基板上に塗布する処理と、
前記レジスト剤に対して露光及び現像を行うことにより所定のレジストパターンを形成する処理と、
前記レジストパターンの表面に一定量のエネルギー線を照射してその表面のガラス転移温度を上昇させる処理と、
前記エネルギー線が照射されたレジストパターンを所定の温度でベーク処理することにより、該レジストパターンの下層部を流動化させて断面をテーパー状にする処理と、
前記断面がテーパー状になったレジストパターンをマスクとして、前記加工対象の基板をエッチングしてテーパー形状の穴または溝を形成する処理とを、
順次施すことを特徴とするデバイス製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003320779A JP4218476B2 (ja) | 2003-09-12 | 2003-09-12 | レジストパターン形成方法とデバイス製造方法 |
| US10/829,450 US6900141B2 (en) | 2003-09-12 | 2004-04-22 | Method of forming a resist pattern and fabricating tapered features |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003320779A JP4218476B2 (ja) | 2003-09-12 | 2003-09-12 | レジストパターン形成方法とデバイス製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005091415A true JP2005091415A (ja) | 2005-04-07 |
| JP4218476B2 JP4218476B2 (ja) | 2009-02-04 |
Family
ID=34269937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003320779A Expired - Fee Related JP4218476B2 (ja) | 2003-09-12 | 2003-09-12 | レジストパターン形成方法とデバイス製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6900141B2 (ja) |
| JP (1) | JP4218476B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8338072B2 (en) | 2006-09-26 | 2012-12-25 | Fujitsu Limited | Resist composition, resist pattern forming process, and method for manufacturing semiconductor device |
| US8748077B2 (en) | 2011-03-11 | 2014-06-10 | Fujitsu Limited | Resist pattern improving material, method for forming resist pattern, method for producing semiconductor device, and semiconductor device |
| US8795949B2 (en) | 2010-12-16 | 2014-08-05 | Fujitsu Limited | Resist pattern improving material, method for forming resist pattern, and method for producing semiconductor device |
| US8980535B2 (en) | 2010-10-22 | 2015-03-17 | Fujitsu Limited | Resist pattern improving material, method for forming resist pattern, and method for producing semiconductor device |
| JP2017103384A (ja) * | 2015-12-03 | 2017-06-08 | 大日本印刷株式会社 | インプリントモールド及びその製造方法、並びにインプリント方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7585616B2 (en) * | 2005-01-31 | 2009-09-08 | Hewlett-Packard Development Company, L.P. | Method for making fluid emitter orifice |
| US7927991B2 (en) * | 2006-08-25 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP5409247B2 (ja) * | 2009-10-13 | 2014-02-05 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US8649153B2 (en) | 2011-04-28 | 2014-02-11 | International Business Machines Corporation | Tapered via and MIM capacitor |
| US9182662B2 (en) * | 2012-02-15 | 2015-11-10 | Rohm And Haas Electronic Materials Llc | Photosensitive copolymer, photoresist comprising the copolymer, and articles formed therefrom |
| US9293414B2 (en) * | 2013-06-26 | 2016-03-22 | Globalfoundries Inc. | Electronic fuse having a substantially uniform thermal profile |
| DK3092820T3 (da) * | 2014-01-06 | 2020-08-03 | Wall Audio Inc | Magnetisk drevsystem med lineær bevægelig spole |
| CN106816365B (zh) * | 2016-12-23 | 2019-05-07 | 信利（惠州）智能显示有限公司 | 一种增大过孔层的过孔坡度角的方法 |
| CN115166888A (zh) * | 2017-09-29 | 2022-10-11 | 富士胶片株式会社 | 滤光器的制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5096802A (en) * | 1990-11-09 | 1992-03-17 | Hewlett-Packard Company | Holes and spaces shrinkage |
| JPH1098162A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2000182940A (ja) | 1998-12-17 | 2000-06-30 | Sony Corp | レジストパターン形成方法 |
| KR100557585B1 (ko) * | 1999-10-29 | 2006-03-03 | 주식회사 하이닉스반도체 | 레지스트 플로우 공정용 포토레지스트 조성물 및 이를 이용한 컨택홀의 형성방법 |
| US6358670B1 (en) * | 1999-12-28 | 2002-03-19 | Electron Vision Corporation | Enhancement of photoresist plasma etch resistance via electron beam surface cure |
| JP4308407B2 (ja) | 2000-04-26 | 2009-08-05 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP2001326153A (ja) | 2000-05-12 | 2001-11-22 | Nec Corp | レジストパターンの形成方法 |
| JP2001332484A (ja) | 2000-05-24 | 2001-11-30 | Toshiba Corp | パターン処理方法 |
-
2003
- 2003-09-12 JP JP2003320779A patent/JP4218476B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-22 US US10/829,450 patent/US6900141B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8338072B2 (en) | 2006-09-26 | 2012-12-25 | Fujitsu Limited | Resist composition, resist pattern forming process, and method for manufacturing semiconductor device |
| US8980535B2 (en) | 2010-10-22 | 2015-03-17 | Fujitsu Limited | Resist pattern improving material, method for forming resist pattern, and method for producing semiconductor device |
| US8795949B2 (en) | 2010-12-16 | 2014-08-05 | Fujitsu Limited | Resist pattern improving material, method for forming resist pattern, and method for producing semiconductor device |
| US8748077B2 (en) | 2011-03-11 | 2014-06-10 | Fujitsu Limited | Resist pattern improving material, method for forming resist pattern, method for producing semiconductor device, and semiconductor device |
| JP2017103384A (ja) * | 2015-12-03 | 2017-06-08 | 大日本印刷株式会社 | インプリントモールド及びその製造方法、並びにインプリント方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050059256A1 (en) | 2005-03-17 |
| JP4218476B2 (ja) | 2009-02-04 |
| US6900141B2 (en) | 2005-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10347501B2 (en) | Enhanced patterning of integrated circuit layer by tilted ion implantation | |
| JP4218476B2 (ja) | レジストパターン形成方法とデバイス製造方法 | |
| US5906911A (en) | Process of forming a dual damascene structure in a single photoresist film | |
| JP2004134553A (ja) | レジストパターンの形成方法及び半導体装置の製造方法 | |
| TWI585822B (zh) | 基板上之接觸窗開口的圖案化方法 | |
| JPH1174197A (ja) | 半導体デバイスの製造方法 | |
| US20120145668A1 (en) | Forming sloped resist, via, and metal conductor structures using banded reticle structures | |
| JP2005123312A (ja) | コンタクトホールの形成方法 | |
| TW201723669A (zh) | 使用極紫外光微影技術之基板圖案化方法 | |
| KR20120126442A (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP3522470B2 (ja) | 半導体装置の製造方法 | |
| US7662542B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
| JP2012208350A (ja) | レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法 | |
| JP2001291651A (ja) | レジストパターン形成方法及び半導体装置の製造方法 | |
| KR20100102422A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
| TW200300962A (en) | Improved lithography process for transparent substrates | |
| JP5007084B2 (ja) | レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法 | |
| JPH06244156A (ja) | パタ―ン形成法 | |
| JP3509761B2 (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
| KR20000073971A (ko) | 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법 | |
| JP2867975B2 (ja) | レジストパターンの形成方法 | |
| JPS6015920A (ja) | 半導体装置の製造方法 | |
| US20100119982A1 (en) | Etching method and manufacturing method of semiconductor device | |
| JP4331017B2 (ja) | パターン形成方法 | |
| KR20110108712A (ko) | 반도체 장치의 콘택 홀 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081103 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |