JP4331017B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP4331017B2
JP4331017B2 JP2004046021A JP2004046021A JP4331017B2 JP 4331017 B2 JP4331017 B2 JP 4331017B2 JP 2004046021 A JP2004046021 A JP 2004046021A JP 2004046021 A JP2004046021 A JP 2004046021A JP 4331017 B2 JP4331017 B2 JP 4331017B2
Authority
JP
Japan
Prior art keywords
resist pattern
pattern
resist
film
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004046021A
Other languages
English (en)
Other versions
JP2005236179A (ja
Inventor
貴光 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2004046021A priority Critical patent/JP4331017B2/ja
Publication of JP2005236179A publication Critical patent/JP2005236179A/ja
Application granted granted Critical
Publication of JP4331017B2 publication Critical patent/JP4331017B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、パターン形成方法に関し、特に、UVキュアプロセスを用いたパターン形成方法に関する。
紫外(Ultraviolet,以下、UVという。)光を用いたUVキュアプロセスは、レジストにUV光を照射することによってレジスト樹脂の架橋度を上げるものであり、レジストの耐熱性および耐エッチング性を向上させることを目的としている。また、UVキュアプロセスによりレジストは若干の体積収縮を起こすので、これを利用して、レジストパターンの線幅縮小およびエッジラフネスの減少を図ることも行われている(例えば、非特許文献1参照。)。
近年、半導体装置の集積度の増加に伴って個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化される傾向にある。したがって、微細なパターンを形成する上でも、UVキュアプロセスは重要なプロセスといえる。
カズヒロ・タケダ(Kazuhiro Takeda)ら、172nmのVUVキュアによるフォトレジストの193nmにおける挙動の改良(Improvement in 193nm Photoresist Performance by 172nm VUV Curing)、フォトポリマー懇話会誌(Journal of Photopolymer Science and Technology)、2003年、第16巻、p.511−516
しかしながら、レジストの面積が比較的大きい箇所でUVキュアによる体積収縮が起こった場合、レジストのパターンエッジ付近でだれが発生したり、エッジの後退が起こったりするという問題があった。この問題について、以下に詳述する。
図11(a)〜(c)は、従来のUVキュアプロセスによるレジストの形状変化を説明する図である。
図11(a)において、半導体基板21上には、被加工膜22を介して線幅の異なる2つのラインパターンが形成されている。図において、レジストパターン23の線幅は1μm程度であり、レジストパターン24の線幅は100μm程度である。
半導体基板21の全面にUV光25を照射すると、レジストパターン23およびレジストパターン24は体積収縮を起こして図11(b)のようになる。この場合、レジストパターン23の形状変化は小さなものであるが、レジストパターン24では、僅かな体積収縮が積み重なる結果、全体として大きな形状変化を呈するようになる。すなわち、図1(b)に示すように、レジストパターン24の断面形状は、側壁部の直線性が低下して全体に丸みを帯びた形状に変化している。また、レジストパターン24のエッジ位置24bも、収縮によってUVキュア前のエッジ位置24aから大きく後退している。
次に、レジストパターン23およびレジストパターン24をマスクとして被加工膜22のエッチングを行うと、図11(c)に示すようになる。レジストパターン23をマスクとしたエッチングでは、良好な形状を有する微細パターン26が形成される。一方、レジストパターン24をマスクとして形成されたパターン27は、全体に丸みを帯びた断面形状を呈するとともに、そのエッジ位置27aは、レジストパターン24のエッジ位置24bよりもさらに後退している。そして、この後退量は一様とはならないので、パターン27のエッジラフネスは大きなものとなる。
また、図12(a)〜(c)は、従来のUVキュアプロセスによるレジストの形状変化を説明する他の図である。
図12(a)において、半導体基板31上には、被加工膜32を介してレジストパターン33が形成されている。レジストパターン33に形成されたホール34の直径は1μm程度であり、ホール34の占める面積に対してレジストの占める面積の方が明白に大きいパターンである。
半導体基板31の全面にUV光35を照射すると、レジストパターン33は体積収縮を起こして図12(b)のようになる。ここで、レジストの面積はホール34の面積より非常に大きいので、レジストパターン33が収縮することによってホール34の直径dは顕著に大きくなる。また、レジストパターン33の断面形状も、側壁部の直線性が低下して全体に丸みを帯びた形状に変化する。
次に、レジストパターン33をマスクとして被加工膜32のエッチングを行うと、図12(c)に示すようになる。すなわち、得られたパターン36は、全体に丸みを帯びた断面形状を呈する。また、パターン36に形成されたホール37の直径d′は、レジストパターン33のホール34の直径dに対して明らかに大きなものとなる。
以上述べたように、レジストパターンが比較的大きな寸法を有する場合には、UVキュアによってその形状は大きく変化してしまう。また、開口部に対するレジストの面積が大きい場合には、UVキュアによってレジストの形状が変化する結果、開口部の寸法が大きく変化してしまう。このため、UVキュア後のレジストパターンをマスクとして、下地の被加工膜を所望の寸法および形状を有するパターンに加工することは非常に困難なものとなる。
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、UVキュアプロセスを用いて被加工基板に所定のパターンを形成することのできるパターン形成方法を提供することにある。
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
本発明のパターン形成方法は、被加工基板の上にレジスト膜を形成する工程と、このレジスト膜を加工してレジストパターンを形成する工程と、このレジストパターンおよびこのレジストパターンから露出している被加工基板の上に紫外光吸収膜を形成する工程と、レジストパターンに紫外光を照射してレジストパターンの耐熱性および耐エッチング性を向上させるUVキュアプロセスを行う工程と、紫外光吸収膜を除去する工程と、レジストパターンをマスクとする被加工基板のエッチングによって、被加工基板にパターンを形成する工程とを備え、レジストパターンは、第1のレジストパターンと、この第1のレジストパターンよりも線幅の大きい第2のレジストパターンとを有し、第1のレジストパターンの上側部分および第2のレジストパターンの側壁部上部では、第2のレジストパターンの中央部に比較して紫外光吸収膜が薄く形成されていることを特徴とするものである。
本発明のパターン形成方法において、第1のレジストパターンの線幅は1μm以下であり、第2のレジストパターンの線幅は10μm以上1,000μm以下であることが好ましい。また、レジストパターンはラインパターンとすることができる。
本発明のパターン形成方法は、被加工基板の上にレジスト膜を形成する工程と、このレジスト膜を加工してレジストパターンを形成する工程と、このレジストパターンおよびこのレジストパターンから露出している被加工基板の上に紫外光吸収膜を形成する工程と、レジストパターンに紫外光を照射してレジストパターンの耐熱性および耐エッチング性を向上させるUVキュアプロセスを行う工程と、紫外光吸収膜を除去する工程と、レジストパターンをマスクとする被加工基板のエッチングによって、被加工基板にパターンを形成する工程とを備え、レジストパターンは直径1μm以下の微細ホールを有するホールパターンであり、微細ホールにおけるレジストパターンの側壁部上部では、レジストパターンの中央部に比較して紫外光吸収膜が薄く形成されていることを特徴とするものである。
また、本発明のパターン形成方法は、被加工基板の上にレジスト膜を形成する工程と、このレジスト膜を加工してレジストパターンを形成する工程と、このレジストパターンおよびこのレジストパターンから露出している被加工基板の上に紫外光吸収膜を形成する工程と、レジストパターンに紫外光を照射してレジストパターンの耐熱性および耐エッチング性を向上させるUVキュアプロセスを行う工程と、紫外光吸収膜を除去する工程と、レジストパターンをマスクとする被加工基板のエッチングによって、被加工基板にパターンを形成する工程とを備え、レジストパターンは、パターン間の距離が1μm以下である溝を有し、溝におけるレジストパターンの側壁部上部では、レジストパターンの中央部に比較して紫外光吸収膜が薄く形成されていることを特徴とするものである。
本発明のパターン形成方法において、紫外光吸収膜は水溶性樹脂からなるものとすることができる。
この発明は以上説明したように、第1のレジストパターンの上側部分と、第2のレジストパターンの側壁部上部とが紫外光吸収膜から露出した状態で紫外光を照射する。これにより、紫外光吸収膜から露出した部分でレジストの体積収縮を起こす一方、それ以外の部分では体積収縮が起こらないようにすることができる。したがって、第1のレジストパターンをより微細なパターンにできるとともに、第2のレジストパターンの断面形状が全体に丸みを帯びた形状になるのを抑制することができる。
また、本発明によれば、微細ホールにおいて、レジストパターンの側壁部上部が紫外光吸収膜から露出した状態で紫外光を照射する。これにより、紫外光吸収膜から露出した部分でレジストの体積収縮を起こす一方、それ以外の部分では体積収縮が起こらないようにすることができる。したがって、レジストパターンの断面形状が全体に丸みを帯びた形状になるのを抑制できるとともに、ホールの直径がUV照射前と実質的に変わらない値にすることが可能となる。
さらに、本発明によれば、パターン間の距離が1μm以下である溝において、レジストパターンの側壁部上部が紫外光吸収膜から露出した状態で紫外光を照射する。これにより、紫外光吸収膜から露出した部分でレジストの体積収縮を起こす一方、それ以外の部分では体積収縮が起こらないようにすることができる。したがって、レジストパターンの断面形状が全体に丸みを帯びた形状になるのを抑制できるとともに、パターン間の距離がUV照射前と実質的に変わらない値にすることが可能となる。
実施の形態1.
図1〜図5は、本実施の形態にかかるパターン形成方法の一例を示したものである。
まず、非加工基板上にレジスト膜を形成する。本実施の形態においては、被加工基板として、半導体基板1上に被加工膜2が形成されたものを準備し、被加工膜2の上にレジスト膜3を形成する(図1)。半導体基板1には、素子分離領域や拡散層などが形成されていてもよい。また、半導体基板1と被加工膜2との間に、1または2以上の他の膜を形成してもよい。
次に、フォトリソグラフィ法によって、レジスト膜3を所定のパターンに加工する(図2)。具体的には、所定のパターンを有するマスクを介してレジスト膜3に露光光を照射した後、これを現像することによって加工することができる。
本実施の形態においては、第1のレジストパターンと、第1のレジストパターンよりも線幅の大きい第2のレジストパターンとを形成する。図において、第1のレジストパターンとしてのレジストパターン4の線幅は1μm以下であることが好ましい。一方、第2のレジストパターンとしてのレジストパターン5の線幅は、10μm以上1,000μm以下であることが好ましい。このようなパターンは、例えばアライメントマークのパターンとすることができる。
レジスト膜3に照射する露光光は、遠紫外(Deep Ultraviolet)光、真空紫外(Vacuum Ultraviolet)光および極紫外(Extreme Ultraviolet)光のいずれを用いてもよい。具体的には、半導体装置のデザイン・ルールに応じて適宜選択することができ、例えば、パターン寸法が250nm〜180nmの半導体装置ではKrF(フッ化クリプトン)エキシマレーザ(波長:248nm)が、パターン寸法が130nm〜100nmの半導体装置ではArF(フッ化アルゴン)エキシマレーザ(波長:193nm)が、さらに、パターン寸法が70nm〜50nmの半導体装置ではF(フッ素)レーザ(波長:157nm)が、それぞれ露光装置の光源として用いられる。
また、レジスト膜3の加工は、フォトリソグラフィ以外の電子線リソグラフィによって行ってもよい。
例えば、半導体基板1としてシリコン基板を用い、この上にシリコン酸化膜を形成した後、被加工膜2としてのシリコン窒化膜およびレジスト膜を順に形成する。シリコン酸化膜は、例えば熱酸化法によって形成することができる。また、シリコン窒化膜3は、例えばCVD(Chemical Vapor deposition)法などによって形成することができる。次に、所定のマスクを介してレジスト膜に露光光を照射し、レジスト膜に活性領域のパターンおよびアライメントマークのパターンを転写する。その後、適当な現像液を用いて現像処理を行うことによって、レジスト膜を活性領域のパターンおよびアライメントマークのパターンに加工する。得られたレジストパターンは、後工程でシリコン窒化膜をドライエッチングする際のマスクとして使用される。尚、この例では、パターニング後のシリコン窒化膜は、シリコン酸化膜をドライエッチングして活性領域を形成する際のハードマスクとして用いられる。そして、アライメントマークは、活性領域上にゲート電極を形成する際の位置合せに用いられる。
本実施の形態においては、レジストパターン4,5を形成した後で、紫外(Ultraviolet,以下、UVという。)光に対して強い吸収を有するUV光吸収膜6を形成することを特徴としている(図3)。具体的には、UV光吸収膜組成物を回転塗布法によって塗布した後、適当な加熱処理により溶媒を除去することによって、UV光吸収膜6を形成することができる。ここで、UV光吸収膜6は、レジストパターン4,5の段差に追随しない塗布性を有するものとし、UV光吸収膜6を塗布することによって、図3に示すように、レジストパターン5の上面と、レジストパターン4,5から露出している被加工膜2の上面にはUV光吸収膜6が形成されるが、レジストパターン4の上側部分およびレジストパターン5の側壁部上部にはUV光吸収膜6は形成されず、これらがUV光吸収膜6から表面に露出するようにする。このようにするためには、レジストパターン4,5の膜厚に対してUV光吸収膜6の膜厚が十分に薄いものであることを必要とする。具体的には、UV光吸収膜6の膜厚をレジストパターン4,5の膜厚の2分の1以下とすることが好ましい。
上述したように、UV光吸収膜6は、UV光に対して強い吸収を有する膜でなければならないが、また、後工程で容易に除去可能な膜であることも必要とする。具体的には、UV光によって硬化反応を起こすことのない水溶性の樹脂からなる膜であることが好ましい。UV光吸収膜6を水溶性の膜とすることによって、後工程での純水を用いたリンス処理によって、容易にこれを溶解除去することができる。
UV光吸収膜6を形成した後は、半導体基板1の全面にUV光7を照射し、レジストパターン4,5に対してUVキュアを行う(図4)。このとき、レジストパターン5の上面はUV光吸収膜6によって被覆されているので、この部分に照射されたUV光7はUV光吸収膜6によって吸収されてしまい、レジストのUVキュア反応は起こらない。一方、レジストパターン5の側壁部上部は露出しているので、この部分のレジストはUVキュア反応を受ける。また、レジストパターン4の上にもUV光吸収膜6は形成されていないので、レジストパターン4もUVキュア反応を受ける。
尚、UV光7の透過率はUV光吸収膜6の膜厚に依存するので、厳密には、UV光吸収膜6の膜厚が薄い部分でもUVキュア反応は起こる。具体的には、レジストパターン5の側壁部上部を中心としてその周囲(側壁部下部および上面のエッジ付近)でVUキュア反応が起こる。
図4において、RはUVキュア反応の起こる部分を、RはUVキュア反応の起こらない部分をそれぞれ示している。但し、レジストパターン5においては、側壁部上部が最もUVキュアによる影響を受け、周辺に行くほど徐々にその影響が小さくなることは言うまでもない。
UV光7の照射を受けたレジスト部分では、レジスト樹脂の架橋反応が進行することによってレジストの体積収縮が起こる。このため、レジストパターン4では、体積収縮により線幅が縮小する結果、露光解像度を超えた微細なパターンとなる。但し、レジストパターン4の線幅は元々1μm以下と小さいので、収縮によるレジストの形状変化は小さいものである。このため、UV光7の照射後も、レジストパターン4の断面形状は理想的な矩形状を維持する。
一方、レジストパターン5でもUV光7の照射を受けた部分で体積収縮が起こる。しかしながら、これはレジストパターン5の側壁部付近に限られ、側壁部以外の部分では体積収縮はほとんど起こらない。また、体積収縮の起こる程度も側壁部上部で最も大きく、周辺に行くほど徐々に小さくなる。このため、UVキュアプロセス後のレジストパターン5の断面形状も矩形状を維持した状態となる。すなわち、本発明によれば、UVキュアによって、レジストパターン5の断面形状が全体に丸みを帯びた形状になるのを抑制することができるとともに、レジストパターン5のエッジ位置が、UV光照射前の位置から後退するのを防ぐこともできる。
UVキュアを終えた後は、UV光吸収膜6を除去する。次に、レジストパターン4,5をマスクとして被加工膜2に対してドライエッチングを行う。
一般に、ドライエッチング工程では、レジストパターンの側壁部上部が最もエッチングされ易い。そして、エッチングによってレジストパターンの断面形状が矩形状でなくなると、レジストのエッチングレートは加速度的に上昇する。このため、下地の被加工膜を所望の寸法および形状を有するパターンに加工することが困難となる。また、レジストパターンが線幅の小さい微細パターンであると、被加工膜のエッチング終了前にレジストがエッチングによって消失し易い。この場合、被加工膜を所望の寸法および形状を有するパターンに加工することはできない。
一方、本実施の形態によれば、微細な線幅を有するレジストパターン4と、線幅の大きいレジストパターン5の側壁部付近とにそれぞれUVキュアを行うので、この部分におけるレジストの耐エッチング性を向上させることができる。したがって、ドライエッチングの間、レジストパターン4,5の形状を矩形状に維持しておくことができるので、被加工膜2を所望の寸法および形状を有するパターンに加工することが可能となる(図5)。尚、図5では、UVキュア反応が起こった部分と、UVキュア反応が起こらなかった部分とを特に区別して示していない。
実施の形態2.
図6〜図10は、本実施の形態にかかるパターン形成方法の一例を示したものである。
まず、被加工基板上にレジスト膜を形成する。本実施の形態においては、被加工基板として、半導体基板11上に被加工膜12が形成されたものを準備し、被加工膜12の上にレジスト膜13を形成する(図6)。半導体基板11には、素子分離領域や拡散層などが形成されていてもよい。また、半導体基板11と被加工膜12との間に、1または2以上の他の膜を形成してもよい。
次に、フォトリソグラフィ法によって、レジスト膜13をレジストパターン14に加工する(図7)。具体的には、所定のパターンを有するマスクを介して露光光を照射した後に、これを現像することによって、レジスト膜13を加工することができる。
本実施の形態においては、レジストパターン14を、1μm以下の微細ホール15を有するホールパターンとする(図7)。但し、ホールパターンの代わりに、パターン間の距離が1μm以下である溝(スリット)を有する溝パターンとすることもできる。このように、本実施の形態は、開口部であるホール(または、溝)の面積に対してレジストの面積が明白に大きい場合に好適である。
レジスト膜13の加工は、実施の形態1と同様に、マスクを介して露光光を照射した後に、これを現像することによって行うことができる。
レジスト膜13に照射する露光光は、遠紫外(Deep Ultraviolet)光、真空紫外(Vacuum Ultraviolet)光および極紫外(Extreme Ultraviolet)光のいずれを用いてもよい。具体的には、半導体装置のデザイン・ルールに応じて適宜選択することができ、例えば、パターン寸法が250nm〜180nmの半導体装置ではKrF(フッ化クリプトン)エキシマレーザ(波長:248nm)が、パターン寸法が130nm〜100nmの半導体装置ではArF(フッ化アルゴン)エキシマレーザ(波長:193nm)が、さらに、パターン寸法が70nm〜50nmの半導体装置ではF(フッ素)レーザ(波長:157nm)が、それぞれ露光装置の光源として用いられる。
また、レジスト膜13の加工は、フォトリソグラフィ以外の電子線リソグラフィによって行ってもよい。
本実施の形態においては、レジストパターン14を形成した後で、UV光に対して強い吸収を有するUV光吸収膜16を形成することを特徴としている(図8)。具体的には、UV光吸収膜組成物を回転塗布法によって塗布した後、適当な加熱処理により溶媒を除去することによって、UV光吸収膜16を形成することができる。ここで、UV光吸収膜16は、レジストパターン14の段差に追随しない塗布性を有するものとし、UV光吸収膜16を塗布することによって、図8に示すように、レジストパターン14の上面と、レジストパターン14から露出している被加工膜12の上面にはUV光吸収膜16が形成されるが、レジストパターン14の側壁部上部はUV光吸収膜16から表面に露出するようにする。このようにするためには、レジストパターン14の膜厚に対してUV光吸収膜16の膜厚が十分に薄いものであることを必要とする。具体的には、UV光吸収膜16の膜厚をレジストパターン14の膜厚の2分の1以下とすることが好ましい。
上述したように、UV光吸収膜16は、UV光に対して強い吸収を有する膜でなければならないが、また、後工程で容易に除去可能な膜であることも必要とする。具体的には、UV光によって硬化反応を起こすことのない水溶性の樹脂からなる膜であることが好ましい。UV光吸収膜16を水溶性の膜とすることによって、後工程での純水を用いたリンス処理によって、これを容易に溶解除去することができる。
UV光吸収膜16を形成した後は、半導体基板11の全面にUV光17を照射し、レジストパターン14に対してUVキュアを行う(図9)。このとき、レジストパターン14の上面はUV光吸収膜16によって被覆されているので、この部分に照射されたUV光17はUV光吸収膜16によって吸収されてしまい、レジストのUVキュア反応は起こらない。一方、レジストパターン14の側壁部上部は露出しているので、この部分のレジストはUVキュア反応を受ける。尚、UV光17の透過率はUV吸収膜16の膜厚に依存するので、厳密には、UV光吸収膜16の膜厚が薄い部分でもUVキュア反応は起こる。具体的には、レジストパターン14の側壁部上部を中心としてその周囲(側壁部下部および上面のエッジ付近)でUVキュア反応が起こる。図9において、RはUVキュア反応の起こる部分を、RはUVキュア反応の起こらない部分をそれぞれ示している。但し、側壁部上部が最もUVキュアによる影響を受け、周辺に行くほど徐々にその影響が小さくなることは言うまでもない。
UV光の照射を受けたレジスト部分では、レジスト樹脂の架橋反応が進行することによってレジストの体積収縮が起こる。しかしながら、この体積収縮はレジストパターン14の側壁部付近に限られ、側壁部以外の部分では体積収縮はほとんど起こらない。また、体積収縮の起こる程度も側壁部上部で最も大きく、周辺に行くほど徐々に小さくなる。このため、UVキュアプロセス後のレジストパターン14の断面形状は矩形状を維持した状態となる。また、微細ホール15の直径もUV照射前と実質的に変わらない値にすることができる。尚、レジストパターン14が溝パターンである場合には、パターン間の距離がUV照射前と実質的に変わらない値にすることができる。
UVキュアを終えた後は、UV光吸収膜16を除去する。次に、レジストパターン14をマスクとして被加工膜12に対してドライエッチングを行う。
一般に、ドライエッチング工程では、レジストパターンの側壁部上部が最もエッチングされ易い。そして、エッチングによってレジストパターンの断面形状が矩形状でなくなると、レジストのエッチングレートは加速度的に上昇する。このため、下地の被加工膜に所望の寸法および形状を有する開口部を形成することが困難となる。
一方、本実施の形態によれば、レジストパターン14の側壁部付近にUVキュアを行うので、この部分におけるレジストの耐エッチング性を向上させることができる。これにより、ドライエッチングの間、レジストパターン14の形状を矩形状に維持しておくことができる。
また、本実施の形態によれば、微細ホール15の直径がUV照射前後で変化するのを抑制することもできるので、被加工膜12に所望の寸法および形状を有する開口部を形成することが可能となる(図10)。尚、図10では、UVキュア反応が起こった部分と、UVキュア反応が起こらなかった部分とを特に区別して示していない。
図10において、レジストパターン14が溝パターンである場合には、隣接するパターン間の距離がUV照射前と実質的に変わらない値にすることができる。したがって、この場合においても、被加工膜12に所望の寸法および形状を有する開口部を形成することが可能となる。
実施の形態1にかかるパターン形成方法を示す図である。 実施の形態1にかかるパターン形成方法を示す図である。 実施の形態1にかかるパターン形成方法を示す図である。 実施の形態1にかかるパターン形成方法を示す図である。 実施の形態1にかかるパターン形成方法を示す図である。 実施の形態2にかかるパターン形成方法を示す図である。 実施の形態2にかかるパターン形成方法を示す図である。 実施の形態2にかかるパターン形成方法を示す図である。 実施の形態2にかかるパターン形成方法を示す図である。 実施の形態2にかかるパターン形成方法を示す図である。 従来のパターン形成方法を示す図である。 従来のパターン形成方法を示す図である。
符号の説明
1,11 半導体基板
2,12 被加工膜
3,13 レジスト膜
4,5,14 レジストパターン
6,16 UV光吸収膜
7,17 UV光
15 微細ホール

Claims (6)

  1. 被加工基板の上にレジスト膜を形成する工程と、
    前記レジスト膜を加工してレジストパターンを形成する工程と、
    前記レジストパターンおよび該レジストパターンから露出している前記被加工基板の上に紫外光吸収膜を形成する工程と、
    前記レジストパターンに紫外光を照射して前記レジストパターンの耐熱性および耐エッチング性を向上させるUVキュアプロセスを行う工程と、
    前記紫外光吸収膜を除去する工程と、
    前記レジストパターンをマスクとする前記被加工基板のエッチングによって、前記被加工基板にパターンを形成する工程とを備え、
    前記レジストパターンは、第1のレジストパターンと、該第1のレジストパターンよりも線幅の大きい第2のレジストパターンとを有し、
    前記第1のレジストパターンの上側部分および前記第2のレジストパターンの側壁部上部では、前記第2のレジストパターンの中央部に比較して前記紫外光吸収膜が薄く形成されていることを特徴とするパターン形成方法。
  2. 前記第1のレジストパターンの線幅は1μm以下であり、前記第2のレジストパターンの線幅は10μm以上1,000μm以下である請求項1に記載のパターン形成方法。
  3. 前記レジストパターンはラインパターンである請求項1または2に記載のパターン形成方法。
  4. 被加工基板の上にレジスト膜を形成する工程と、
    前記レジスト膜を加工してレジストパターンを形成する工程と、
    前記レジストパターンおよび該レジストパターンから露出している前記被加工基板の上に紫外光吸収膜を形成する工程と、
    前記レジストパターンに紫外光を照射して前記レジストパターンの耐熱性および耐エッチング性を向上させるUVキュアプロセスを行う工程と、
    前記紫外光吸収膜を除去する工程と、
    前記レジストパターンをマスクとする前記被加工基板のエッチングによって、前記被加工基板にパターンを形成する工程とを備え、
    前記レジストパターンは直径1μm以下の微細ホールを有するホールパターンであり、
    前記微細ホールにおける前記レジストパターンの側壁部上部では、前記レジストパターンの中央部に比較して前記紫外光吸収膜が薄く形成されていることを特徴とするパターン形成方法。
  5. 被加工基板の上にレジスト膜を形成する工程と、
    前記レジスト膜を加工してレジストパターンを形成する工程と、
    前記レジストパターンおよび該レジストパターンから露出している前記被加工基板の上に紫外光吸収膜を形成する工程と、
    前記レジストパターンに紫外光を照射して前記レジストパターンの耐熱性および耐エッチング性を向上させるUVキュアプロセスを行う工程と、
    前記紫外光吸収膜を除去する工程と、
    前記レジストパターンをマスクとする前記被加工基板のエッチングによって、前記被加工基板にパターンを形成する工程とを備え、
    前記レジストパターンは、パターン間の距離が1μm以下である溝を有し、
    前記溝における前記レジストパターンの側壁部上部では、前記レジストパターンの中央部に比較して前記紫外光吸収膜が薄く形成されていることを特徴とするパターン形成方法。
  6. 前記紫外光吸収膜は水溶性樹脂からなる請求項1〜5のいずれか1に記載のパターン形成方法。
JP2004046021A 2004-02-23 2004-02-23 パターン形成方法 Expired - Fee Related JP4331017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004046021A JP4331017B2 (ja) 2004-02-23 2004-02-23 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004046021A JP4331017B2 (ja) 2004-02-23 2004-02-23 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2005236179A JP2005236179A (ja) 2005-09-02
JP4331017B2 true JP4331017B2 (ja) 2009-09-16

Family

ID=35018783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004046021A Expired - Fee Related JP4331017B2 (ja) 2004-02-23 2004-02-23 パターン形成方法

Country Status (1)

Country Link
JP (1) JP4331017B2 (ja)

Also Published As

Publication number Publication date
JP2005236179A (ja) 2005-09-02

Similar Documents

Publication Publication Date Title
CN107112212B (zh) 使用接枝聚合物材料图案化基底
US6566280B1 (en) Forming polymer features on a substrate
US7482280B2 (en) Method for forming a lithography pattern
US7585610B2 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US7947432B2 (en) Pattern formation method
JP2004530922A (ja) サブリソグラフィフォトレジストフィーチャーを形成するプロセス
WO2016100705A1 (en) Method of forming a mask for substrate patterning
KR100895406B1 (ko) 반도체 소자의 형성 방법
US8709267B2 (en) Double patterning method using tilt-angle deposition
US20060257749A1 (en) Method for reducing critical dimension
US6329124B1 (en) Method to produce high density memory cells and small spaces by using nitride spacer
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
JP2008153373A (ja) 半導体装置の製造方法
US9633820B2 (en) Method for forming resist film and charged particle beam writing method
TW201237568A (en) Resist pattern improving material, method for forming resist pattern, method for producing semiconductor device, and semiconductor device
JP4331017B2 (ja) パターン形成方法
JP2010156819A (ja) 半導体装置の製造方法
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
KR100819647B1 (ko) 반도체 소자의 제조 방법
JP5007084B2 (ja) レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法
JP6944255B2 (ja) 転写用マスクの製造方法、および半導体デバイスの製造方法
KR20100013975A (ko) 반사형 마스크, 그 제조방법 및 그를 이용한 반도체 소자의패턴 형성방법
JPH07201889A (ja) 二重露光によるt形のゲートの製造方法
KR100853461B1 (ko) 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060821

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090316

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090617

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees