JPS6341024A - X線リソグラフイ用マスクの製造方法 - Google Patents

X線リソグラフイ用マスクの製造方法

Info

Publication number
JPS6341024A
JPS6341024A JP61184704A JP18470486A JPS6341024A JP S6341024 A JPS6341024 A JP S6341024A JP 61184704 A JP61184704 A JP 61184704A JP 18470486 A JP18470486 A JP 18470486A JP S6341024 A JPS6341024 A JP S6341024A
Authority
JP
Japan
Prior art keywords
mask
film
thickness
rays
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61184704A
Other languages
English (en)
Inventor
Osamu Kitamura
修 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61184704A priority Critical patent/JPS6341024A/ja
Publication of JPS6341024A publication Critical patent/JPS6341024A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、X線リソグラフィに用いるマスクの製造方法
に関する。
(ロ)従来の技術 半導体装置の製造に際してリソグラフィ工程は乍可欠で
ある。IC,LSIのレベルの素子の場合、通常は紫外
線を用いた1μma?&の精度のリソグラフィ技術が用
いられていた。
ところが更に高集積度が要求されるVLS I、ULS
 Iに於ては、0.5μmとか0.25μmオーダの精
度でパターン露光する必要があるが、紫外線を用いた従
来のリソグラフィでは、紫外線の波長の関係から0.5
μm以上の精度での露光は物理的に不可能である。
このような観点から、近年、紫外線より短波長のX線を
用いたX腺すングラフィが脚光を浴び、一部実用化され
つつある。X線リソグラフィに眉いられるマスクとして
は、例えは、 IEEE ELECTRON DEVICE +、or
ERs、vot、、aot、−6゜NO,7,JLIL
Y 1985  P、353〜に示されている(第11
図参照)、同図に於て、(1)はマスクの支持枠を構成
するシリコン基盤で、その−主面に形成されたマスク形
成用のベース層ヲ構成する窒化シリコン膜〈2)土に、
金などの重金属から成るマスクパターン(3)が設けら
れている。(4)はこのマスクパターン(3)表面を覆
うように被着された酸化シリコン膜、窒化シリコン膜な
どからなる光電子吸収】である。
(ハ)発明が解決しようとする問題点 一方、半導体工業に於ては、半導体基盤、或いは基盤の
表面上の酸化膜などの表面層に深さの異なる溝や穴を設
ける必要が屡々あるが、第11図に示した現存のマスク
でそのような要求を満たずには、その深きの異なる溝や
穴毎にマスクを用意しなければならず、また各マスク毎
に手間の掛かるマスク合わせなどの工程を必要とした。
(ニ)問題点を解決するだめの手段 本発明はこれらの問題点に鑑みて為d fQだものであ
って、マスク支I:F枠基盤の表面にX線を透jaさせ
る材料からなるベース層を形1文した後、該ヘース泗上
に一定以上の厚みであればXBの透過を阻止し、それ以
下の場合はその厚みに応じた量のX線を透過させる阻止
膜を被着許せ、続いてこの阻止膜に所定のパターンに従
って少なくとも二種の強さの異なる政界イオンビームを
照射して夫々そのイオンビームの強度に応じた変化を該
阻止膜に与え、その後この工程で変化せしめた阻止膜を
イオンミリングして強度の大なる収束イオンビームの照
射を受けた個所の阻止膜は完全にエンチング除去せしめ
、弱い強度の収束イオンビームの照射を受けた個所の阻
止膜は一部残存させ、最後に上記マスク支持枠基盤の裏
面から上記ベース層まで達する透孔を穿つものである。
(ホ)作用 半導体基盤や該基盤上の表面層に深きの異なる溝や穴を
、一種類のマスクでしかも1回のマスク合わせに依って
形成するマスクが得られる。
(へ)実施例 本発明の第1の工程は第1図に示す如く、マスクの支持
枠を構成する厚さ約300μmのシリコン基盤(10)
の表面にX線は透過させる材料である窒化シリコン膜か
らなるベース肩(11)をCVD法にて約1μmの厚み
で成長きせ、またその裏面にCVD法による厚さ約O0
3μmの窒化シリコン膜(12ンを成長させる。
第2の工程は、上記ベース層(11)上にX線吸収率の
大きな重金属、例えば金層(13)を2000人程度0
厚みに蒸看し、続いてアルミニウム層(14)を約16
0人魚着する(第2図)。この金層(13)は一定以上
の厚みであればX線の透過を阻止し、それ以下の場合は
その厚みに応じた量のX線を透過させる働きを持つ阻止
膜として作用する。
第3の工程は、第3図に示す如く、アルミニウム層(1
4)表面から所定のパターンに従って二種の@度の異な
る収束イオンビーム(15)(15)を照射して夫々そ
のイオンビームの強度に応じた変化をアルミニウム層(
14)並びに金、!(13>に与えるところにある。具
体的には金Jilt(13)を完全に除去してしまう個
所には、加速電圧50KeVのGa”イオンを5.5X
 10”1nos/am”の量で打ち込み、−吏、金層
(13)を幾許か残存させる個所には同じ加速電圧で同
じGa”イオンを4.8X to” 1ons/am”
の量で打ち込む。このようにアルミニウム層(14)を
介して金層(13)にイオンを打ち込むと、その打ち込
み量に応じて金とアルミニウムとが共晶体(16)に変
化し、その後のイオンミリング工程に於てエツチング除
去し易い状態となる。更に詳しく説明すると、多量にG
a”イオンが打ち込よれた個所は金層(13)が全て共
晶体(16)に変化しており、一方、イオンの打ち込み
量が少なかった個所は、金層(13)の全てが共晶体(
16)に変化せずに底面の一部に金の値の状態で残って
いる。ここで打ち込むイ才〉・の量を変化させることに
依って金73(13)の金の侭の残存量が制御きれる。
第4の工程は、5X10−’Paの0.雰囲気中にて4
 KeVのXsイオンにイ衣るイオンミリングを行なう
ところにある〈第4図)、このイオンミリング工程の結
果、共晶体(16〉がエツチング除去きれ、第3の工程
でGa”イオンが多量に打ち込まれた個所は窒化シリコ
ン膜(12)に達する;A(17)が穿たれ、また一方
イオンの打ち込み量が少なかった個所は約100人の厚
みの金層(13)が残った溝(18)が穿たれることと
なる。
最後に第5図に示す如く、シリコン基盤(10)の裏面
からベース署(11)に達する透孔(19)を窒化シリ
コン膜(12)を用いて穿ちベース署(11)を裏面か
ら露出きせてX線11ソグラフイ用マスクを完成する。
この様にして得られたX線リソグラフィ用マスクを用い
たxs’is光工程の一例を第6図以降に示す。−主表
面にCVD法にて酸化シリコン膜(20)を3000人
の厚みで形成し、該酸化シリコン膜(20)ノ表面に3
000人のレジスト膜(21)をスピンナー塗布したシ
リコン基板(22)を、X線リソグラフィ用マスク(2
3)に対向配置し、該マスク(23)の表面から波長1
0人の軟X線(24)を照射してレジスト膜(21)を
露光する。その結果、窒化ンリコン膜り12)に達する
溝(X7)を透過した軟X線(24)は全く減衰を受け
ずにレジスト膜(21)に達するが、約100人の厚み
の金層(13)が残った溝(18)を透過してきた歌X
線(24)は残存した金属に依って幾許か減衰を受けて
レジスト膜(21)に到達する。続いて軟X線(24)
の照射を受けたレジスト膜(21)を現像することに依
って、第7図に示すように窒化シリコン膜(12)に達
する溝(17)に該当する個所のレジスト膜(21)に
酸化シリコン膜(12)に達する溝(25)が形成され
、また約100人の厚みの金R(13)が残った溝(1
7)に該当する個所にレジスト膜(21)を750人程
0残した溝(26)が形成きれる。その後、酸化シリコ
ン膜ニレジスト膜−2=1 の条件を満たす条件でリアクティブイオンエツチングを
施すことに依って、酸化シリコン膜(20)に深き 3
000人の溝(27)と 1500Aの溝(28)とが
穿たれる(第8図)、最後にレジスト膜(21)を除去
して深き 3000人の溝(27)と 1500人の溝
(28)とが穿たれた酸化シリコン膜(20)を表面に
有するシリコン基板(22)を得る(第9図)。このリ
アクティブイオンエツチングのエツチング比を選択する
ことに依って浅い方の溝り28)の深さを任意に選び得
る。
尚、以上の説明に於ては、マスクパターンは溝に依って
構成されている場合についてのみ説明したが、溝に限る
ことなく不連続な穴のようなものも同様に用い得ること
は云うまでもないことである。
この様に深さの異なる溝(27)(28)が穿たれた酸
化シリコン膜(20)を有するシリコン基板(22)は
、例えば第10図に示す如(、浅い溝り28)はMOS
−FETのゲート領域(29)として作用し、一方、深
j、)溝(27)は基板(22〉と酸化シリコン膜(2
0)表面の配線パターンとの電気的接読の為のスルーホ
ール(30)として用いることが出来る。
(ト)発明の効果 本発明は以上の説明から明らかな如く、ベース居士に一
定以上の厚みであればX線の透過を阻止し、それ以下の
場合はその厚みに応じた量のX線を透過させる阻止膜を
被着し、この阻止膜に所定のパターンに従って少なくと
も二種の強さの異なる収束イオンビームを照射して夫々
そのイオンビームの強度に応じた変化を該阻止膜に与え
、次に変化せしめた阻止膜をイオンミリングして強度の
大なる収束イオンビームの照射を受けた個所の阻止膜は
完全にエツチング除去せしめ、弱い強度の収束イオンビ
ームの照射を受けた個所の阻止膜は一部残存させてX線
リソグラフィ用マスクを形成してるので、1枚のマスク
でしかも1回のマスク合わせのみで深さの異なる溝や穴
を設けることが出来、半導体工業に多大の効果を与える
ものである。
【図面の簡単な説明】
第1図乃至第5図は本発明方法を工程順に示した要部の
断面図、第6図乃至第9凶は本発明に依って得たマスク
を用いた露光工程を示す断面図、第10図は本発明に依
って得られたマスクを用いて形成された半導体装置の一
例を示す断面図、第11図は従来のマスクの断面図であ
る。 (10)・・・シリコン基盤、(11)・・・ベース1
、〈13)・・・金層、(14〉・・・アルミニウム肩
、(15)・・・収束イオンビーム、(16)・・・共
晶体、(17)(18)・・・金層(13)に設けた溝
、(20〉・・・酸化シリコン膜、 (21)・・・レ
ジスト層、(25>(26)・・・レジスト届く21〉
に設けた溝、(27)(28)・・・酸化ンリコン膜(
20)に設けた溝。

Claims (1)

    【特許請求の範囲】
  1. (1)次の工程からなるX線リソグラフィ用マスクの製
    造方法: ・マスク支持枠基盤の表面にX線を透過させる材料から
    なるベース層を形成する工程、 ・このベース層上に一定以上の厚みであればX線の透過
    を阻止し、それ以下の場合はその厚みに応じた量のX線
    を透過させる阻止膜を被着させる工程、 ・この阻止膜に所定のパターンに従って少なくとも二種
    の強さの異なる収束イオンビームを照射して夫々そのイ
    オンビームの強度に応じた変化を該阻止膜に与える工程
    、 ・この工程で変化せしめた阻止膜をイオンミリングして
    強度の大なる収束イオンビームの照射を受けた個所の阻
    止膜は完全にエッチング除去せしめ、弱い強度の収束イ
    オンビームの照射を受けた個所の阻止膜は一部残存させ
    る工程、 ・上記マスク支持枠基盤の裏面から上記ベース層まで達
    する透孔を穿つ工程。
JP61184704A 1986-08-06 1986-08-06 X線リソグラフイ用マスクの製造方法 Pending JPS6341024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61184704A JPS6341024A (ja) 1986-08-06 1986-08-06 X線リソグラフイ用マスクの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61184704A JPS6341024A (ja) 1986-08-06 1986-08-06 X線リソグラフイ用マスクの製造方法

Publications (1)

Publication Number Publication Date
JPS6341024A true JPS6341024A (ja) 1988-02-22

Family

ID=16157911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61184704A Pending JPS6341024A (ja) 1986-08-06 1986-08-06 X線リソグラフイ用マスクの製造方法

Country Status (1)

Country Link
JP (1) JPS6341024A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63219591A (ja) * 1987-03-09 1988-09-13 Agency Of Ind Science & Technol イオンビ−ム・レジスト及びその作製方法
WO2008059508A1 (en) * 2006-11-15 2008-05-22 Color Chip (Israel) Ltd. An apodized optical waveguide grating as wavelength filter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63219591A (ja) * 1987-03-09 1988-09-13 Agency Of Ind Science & Technol イオンビ−ム・レジスト及びその作製方法
WO2008059508A1 (en) * 2006-11-15 2008-05-22 Color Chip (Israel) Ltd. An apodized optical waveguide grating as wavelength filter

Similar Documents

Publication Publication Date Title
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
JP2006186327A (ja) 鉛系物質を利用した電子ビームリソグラフィ法
US4895779A (en) Method of forming a T shaped control electrode through an X-ray mask
EP0348962B1 (en) Fine pattern forming method
JPS6341024A (ja) X線リソグラフイ用マスクの製造方法
JPS62106625A (ja) 露光マスク
US5990540A (en) Semiconductor device and method for manufacturing the same
JP2610402B2 (ja) 二重露光によるt形のゲートの製造方法
JPH01220829A (ja) パターン形成方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JP3034071B2 (ja) 半導体装置の作製方法
JPH0658875B2 (ja) X線マスク及びそれを用いたパタン形成方法
JPS607131A (ja) パタ−ン形成方法
KR100523138B1 (ko) 반도체 소자의 인덕터 제조 방법
JPS6351637A (ja) マスク形成方法
JPH03227515A (ja) イオン注入方法
JPS60123842A (ja) ホトマスクの製造方法
JPS5972724A (ja) 位置合せ方法
JPH0822113A (ja) 位相シフトマスクの作製方法
JPS63117422A (ja) 半導体装置の製造方法
JPS6153725A (ja) X線露光用マスクの作製方法
JPS60217628A (ja) パタ−ン形成方法
JPS6053022A (ja) 半導体装置の製造方法
JPH01198018A (ja) パターン形成方法およびエネルギ線照射装置
JPH03179444A (ja) レジストパターン形成方法