JP2001265011A

JP2001265011A - 半導体装置の製造方法

Info

Publication number: JP2001265011A
Application number: JP2000075269A
Authority: JP
Inventors: Hideki Mizuhara; 秀樹水原; Yoshinari Ichihashi; 由成市橋; Ryosuke Usui; 良輔臼井; Kazunori Fujita; 和範藤田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-03-17
Filing date: 2000-03-17
Publication date: 2001-09-28

Abstract

(57)【要約】【課題】半導体装置の素子電極や配線のパターン精度を
好適に維持しつつ、その微細化を促進する半導体装置の
製造方法を提供する。【解決手段】ポリシリコン膜３’の上方に有機系の反射
防止膜４を成膜する。次に、反射防止膜４の上方にレジ
ストを成膜し、リソグラフィ技術によってレジストパタ
ーン５を形成する。レジストパターン５をマスクとして
反射防止膜４をエッチングした後、レジストパターン５
とエッチングされた反射防止膜４とにリンイオンを注入
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、詳しくは半導体装置の素子電極や配線を微細
に形成する方法に関する。

【０００２】

【従来の技術】一般に、半導体装置は、リソグラフィ技
術を用いて製造されている。このリソグラフィ技術は、
（１）パターン形成対象上にレジストと呼ばれる有機膜
を成膜する、（２）レジストに選択的に光を露光する、
（３）光の露光された部分あるいは光エネルギの照射さ
れなかった部分の一方のみを選択的に除去し、パターン
を形成する、という各工程のもとにパターン形成する技
術である。そして通常は、こうして形成されたパターン
をマスクとしてエッチング等が行われることとなる。

【０００３】ここで、上記リソグラフィ技術を用いて半
導体装置の素子電極や配線パターンを形成する場合、そ
の微細化を推進するためには、工程（３）において形成
されるパターンを微細に形成する必要がある。そして、
このパターンの微細形成に関しては、工程（２）におけ
るレジストへ照射する光の波長を短くする必要がある
が、近年の半導体装置の微細化に伴い、この照射光の波
長、すなわち露光波長はその要求に応えるべく短波長化
されてきている。

【０００４】しかし、この露光波長の短波長化に伴い、
次のような問題が新たに顕著なものともなってきてい
る。すなわち、工程（２）において、レジストへ光を露
光する際、同レジストへの入射光とパターン形成対象か
らの反射光が干渉するという問題である。この干渉現象
は、上記入射光と反射光との光路差が露光波長の整数倍
に等しくなる場合に生じるものであるため、露光波長が
短波長化する程、干渉周期も短くなる。したがって、露
光波長の短波長化に伴って、レジスト等の膜厚の微少な
ムラにより、レジストへの露光光量にムラが生じ易くな
る。この露光光量のムラは、上記パターン形成の精度を
低下させ、ひいては、半導体基板上に形成される素子電
極や配線のサイズにバラツキを生じさせることとなる。

【０００５】そこで従来は、上記入射光と反射光との干
渉にかかる不都合を緩和すべく、例えば、パターン形成
対象とレジストとの間に反射防止膜を設けることが提案
されている。この反射防止膜によって、上記露光光の反
射を抑制することで、上記干渉にかかる不都合が緩和さ
れ、波長の短い露光光を用いて、素子電極や配線のサイ
ズが均一な半導体装置を微細に製造することが可能とな
ってきている。

【０００６】

【発明が解決しようとする課題】このように、上記反射
防止膜を用いつつ、露光波長の短波長化を推し進めるこ
とで、確かに半導体装置のいっそうの微細加工が可能に
はなる。しかし通常、露光波長の短波長化には、露光装
置自体の変更が必要なため、莫大な費用がかかる。した
がって実情としては、こうしたリソグラフィ技術以外の
技術によって半導体装置の微細化を促進し得る方法が望
まれている。

【０００７】このような要求に対し、例えば、前記工程
（３）にてレジストパターンを形成した後、酸素プラズ
マを長時間照射し、同レジストパターンを縮小させる手
法が知られている。以下、例えば半導体基板上にトラン
ジスタのゲート電極を形成する場合について例示した図
６を用いて、この手法を用いた半導体装置の製造手順を
説明する。

【０００８】図６（ａ）は、半導体基板（図示略）上に
形成された酸化膜（ゲート酸化膜）２２上にポリシリコ
ン膜２３’を成膜するとともに、更にその上方に反射防
止膜２４及びレジストを順次堆積した後、リソグラフィ
技術によって、レジストパターン２５を形成した図であ
る。このようにレジストパターン２５を形成した後は、
図６（ｂ）に示すように、同パターン２５をマスクとし
て、酸化プラズマにて反射防止膜２４をエッチングす
る。このとき、酸化プラズマの照射時間を長くすること
で、レジストパターン２５と反射防止膜２４とを縮小さ
せることができる。したがってその後は、この縮小され
たレジストパターン２５と反射防止膜２４とをマスクと
してポリシリコン膜２３’をエッチングすることで、図
６（ｃ）に示されるように、リソグラフィ技術の限界を
超えて微細化されたゲート電極２３を得ることができる
ようになる。

【０００９】ただし、この手法を用いた場合、上記酸素
プラズマを均一に照射することが困難であるため、前記
工程（３）によって形成しようとするレジストパターン
が小さければ小さい程、同酸素プラズマによって縮小さ
れるパターンのバラツキは増大する。

【００１０】本発明はこうした実情に鑑みてなされたも
のであり、その目的は、半導体装置の素子電極や配線の
パターン精度を好適に維持しつつ、その微細化を促進す
る半導体装置の製造方法を提供することにある。

【００１１】

【課題を解決するための手段】以下、上記目的を達成す
るための手段及びその作用効果について記載する。請求
項１に記載の発明は、有機系の反射防止膜の上方に形成
されたレジストをリソグラフィ技術を用いてパターニン
グし、その後前記反射防止膜をエッチングにてパターニ
ングした後、イオンを注入することにより前記レジスト
と前記反射防止膜とを収縮させることをその要旨とす
る。

【００１２】請求項２に記載の発明は、パターン形成対
象の上方に有機系の反射防止膜を成膜する工程と、該反
射防止膜の上方にレジストを成膜する工程と、リソグラ
フィ技術によって前記レジストからレジストパターンを
形成する工程と、該形成されたレジストパターンをマス
クとして前記反射防止膜をエッチングする工程と、前記
レジストパターンと前記エッチングされた反射防止膜と
にイオンを注入する工程とを備えることをその要旨とす
る。

【００１３】上記請求項１又は２記載の製造方法によれ
ば、リソグラフィ技術によりレジストパターンを形成
後、まず、同パターンをマスクとして有機系の反射防止
膜をエッチングし、次に同パターンと同エッチングされ
た反射防止膜とにイオン注入することで、同パターンと
同エッチングされた反射防止膜とを同時に好適に収縮さ
せることができ、ひいては、上述した問題を回避するこ
とができるようになる。

【００１４】なお、レジストパターンにイオン注入をす
ることで、パターンの縮小を図った後に、同パターンを
マスクとして有機系の反射防止膜のエッチングを試みる
場合、イオン注入時に同反射防止膜が収縮することで、
パターンに歪みが生じるなどの問題が生ずるおそれがあ
る。この点、上記各製造方法によれば、リソグラフィ技
術によりレジストパターンを形成後、まず、同パターン
をマスクとして有機系の反射防止膜をエッチングし、次
に同パターンと同エッチングされた反射防止膜とにイオ
ン注入することで、同パターンと同エッチングされた反
射防止膜とを同時に好適に収縮させることができ、ひい
ては、上述した問題を回避することができるようにな
る。

【００１５】請求項３記載の発明は、請求項１又は２記
載の発明において、前記イオンの注入を、前記レジスト
及び反射防止膜の斜め上方から行うことをその要旨とす
る。イオン注入に際しては、レジストパターンと反射防
止膜とを収縮させる必要があるが、その注入量は、下方
へ行く程少なくなる傾向にある。この点、上記製造方法
によれば、半導体基板の斜め上方からイオンを注入する
ことで、レジストパターンの底面付近及び反射防止膜に
対してもイオンを十分に注入することが容易となる。

【００１６】請求項４記載の発明は、請求項２又は３記
載の発明において、前記パターン形成対象の下方にシリ
コン酸化膜を形成し、前記注入するイオンとしてリンイ
オンを用いることをその要旨とする。

【００１７】イオン注入に際しては、少なくとも反射防
止膜の大きさをレジストパターンの大きさ以下に縮小さ
せる必要があるが、上記製造方法によれば、リンイオン
を用いることで、レジストパターンと反射防止膜とを好
適に縮小させることができるようになる。また、イオン
注入に際し、リンイオンは、シリコン酸化膜でとまりや
すいために、シリコン酸化膜の下方に形成される膜や基
板に対してリンイオンが意図せずして注入されることを
抑制することもできる。

【００１８】請求項５記載の発明は、無機系の反射防止
膜の上方に形成されたレジストをリソグラフィ技術を用
いてパターニングし、その後イオンを注入してこのレジ
ストを収縮させた後前記反射防止膜をエッチングするこ
とをその要旨とする。

【００１９】請求項６記載の発明は、パターン形成対象
の上方に無機系の反射防止膜を成膜する工程と、該反射
防止膜の上方にレジストを成膜する工程と、リソグラフ
ィ技術によって前記レジストからレジストパターンを形
成する工程と、前記レジストパターンにイオンを注入す
る工程と、前記イオン注入されたレジストパターンをマ
スクとして前記反射防止膜をエッチングする工程とを備
えることをその要旨とする。

【００２０】無機系の反射防止膜に対してイオンを注入
ても、有機系の反射防止膜のように収縮しないことか
ら、反射防止膜のエッチング後にイオン注入を行うと、
レジストパターンのみが収縮し、反射防止膜のパターン
がレジストパターンよりも大きくなってしまうおそれが
ある。この点、上記請求項５又は６記載の製造方法によ
れば、レジストパターンにイオンを注入してから反射防
止膜をエッチングすることで、反射防止膜のエッチング
及びその後の工程でのエッチング等を好適に行うことが
できるようになる。

【００２１】請求項７記載の発明は、請求項１〜６のい
ずれかに記載の発明において、前記イオンの注入に際し
て、電子シャワーを併せて照射することをその要旨とす
る。上記製造方法によれば、イオン注入と同時に電子シ
ャワーを照射することで、イオン注入される部材が正に
帯電してしまうことが緩和されるようになる。

【００２２】

【発明の実施の形態】以下、本発明にかかる半導体装置
の製造方法をＭＯＳ（Metal Oxside Semiconductor）
型トランジスタの製造方法に具体化した一実施形態につ
いて図１及び図２に従って説明する。

【００２３】図１及び図２は、本実施形態の半導体装置
の製造手順を示す図である。図１（ａ）は、ポリシリコ
ンからなる半導体基板１上にゲート絶縁膜としてのシリ
コン酸化膜２を、更にその上にポリシリコン膜３’及び
有機系の反射防止膜４を順次堆積し、同反射防止膜４上
にレジストパターン５とするレジスト５’を成膜した時
点の半導体装置の断面を示している。

【００２４】同図１（ａ）に示すように、ゲート電極の
ためのレジストパターン５とするレジスト５’の下方に
反射防止膜４を成膜することで、リソグラフィ工程にお
いて用いる露光光の波長を短波長化しても、同露光光の
干渉を回避し、パターン５を高精度にて形成することが
できるようになる。上記リソグラフィ工程にて、レジス
トパターン５が形成された時点の断面図を、図１（ｂ）
に示す。なお、露光光として、エキシマレーザＫｒＦを
用いた。

【００２５】レジストパターン５を形成すると、図１
（ｃ）に示すように、酸化プラズマにより、同パターン
５をマスクとして反射防止膜４をエッチングする。続い
て、図２（ａ）に示すように、上方からイオン注入法に
てリンイオンを注入することで、レジストパターン５及
び反射防止膜４を収縮させる。なお、この際、イオン注
入と同時に電子シャワーを照射することで、イオンの注
入対象の正への帯電を緩和している。

【００２６】上記イオン注入の工程が終了すると、図２
（ｂ）に示すように、レジストパターン５及び反射防止
膜４をマスクとして、ポリシリコン膜３’をエッチング
し、ゲート電極３を形成する。

【００２７】続く工程については、周知のＭＯＳ型トラ
ンジスタの製造方法と同様に行われる。次に、図３及び
図４を用いて、イオン注入量とポリシリコン膜３’の形
成するパターン（ゲート電極）のサイズとの関係につい
て説明する。

【００２８】図３に、イオン注入量とゲート電極の仕上
がり寸法との関係を示す。同図３では、フォトレジスト
技術によって形成されるレジストパターン５のサイズが
２４０ｎｍであるときの、リンイオンの注入量とゲート
電極のサイズ（素子サイズ仕上がり寸法）との関係を示
す。このデータにおいては、上述した電子シャワーと同
時にリンイオンを５０ＫｅＶにて注入するようにした。
同図３に示されるように、リンイオンの注入量を増加さ
せていくと、同注入量が９×１０¹⁴（ｉｏｎｓ／ｃ
ｍ²）程のところからゲート電極３のサイズが減少して
いく傾向にある。したがって、リンイオンの注入量を増
加させることで、ゲート電極３の素子サイズを好適に縮
小することができる。

【００２９】次に、レジストパターン５のサイズを変え
たときのゲート電極３のサイズ変化について図４に基づ
いて説明する。図４（ａ）は、上述した電子シャワーと
同時にリンイオンを、５×１０¹⁵（ｉｏｎｓ／ｃｍ²）
の注入量で、５０ＫｅＶにて注入した場合の、レジスト
パターン５のサイズとゲート電極３の仕上がりサイズの
変化量（素子サイズ変化量）との関係を示す。同図４
（ａ）において、白丸は実測値であり、実線はフィッテ
ィング線である。この図４（ａ）からわかるように、パ
ターンサイズを０．２μｍから０．６μｍへと増加させ
ることで、素子サイズ変化量（の絶対値）が次第に大き
くなっていく。

【００３０】また、図４（ｂ）は、リンイオンを、５×
１０¹⁵（ｉｏｎｓ／ｃｍ²）の注入量で、５０ＫｅＶに
て注入した場合の、素子サイズを０．１μｍとしたとき
の、素子間隔と、素子間隔変化量との関係を示す。同図
４（ｂ）において、白丸は実測値であり、実線はフィッ
ティング線である。同図４（ｂ）に示されるように、素
子間隔を変化させても、素子間隔サイズの変化量は、変
化せず、０．０６μｍで略一定である。したがって、図
４（ａ）に示されるように、素子サイズが０．１μｍの
ときに、同素子が０．０６μｍだけ収縮するというデー
タと一致する。

【００３１】以上、図３及び図４から、リンイオンを注
入することで、レジストパターン５及び反射防止膜４を
好適に収縮させることができ、この収縮量は、レジスト
パターン５のサイズと、注入イオン量とに依存すること
がわかる。

【００３２】なお、上述のように、リソグラフィ技術に
よってレジストパターン５を形成した後に、同パターン
５にイオンを注入することで、同パターン５を収縮させ
ることができる。そしてこの手法は、イオン注入量を調
整することでパターンサイズを好適に収縮させることが
できるために、制御精度が良いのみならず、（イ）イオ
ン注入されたレジストが硬化することから、その後のエ
ッチング工程を好適に行うことができる、（ロ）半導体
基板１上のイオン注入された部分のエッチング速度が増
大することから、同部分の下地膜とのエッチング選択比
を高めることができる、等々の利点がある。ただし、リ
ソグラフィ技術によって形成されるパターンサイズを微
細化する上で用いることが強く望まれる上記有機系の反
射防止膜４が形成されているために、次のような問題が
懸念される。すなわち、レジストパターン５にイオン注
入する際、有機系の反射防止膜４もイオン注入によって
収縮するという問題である。このため、効果（イ）の利
点に鑑み、レジストパターン５にイオン注入をすること
で、パターン５の縮小及び同パターン５の硬化を図った
後に、同パターン５をマスクとして有機系の反射防止膜
４のエッチングを試みる場合、イオン注入時に同反射防
止膜４が収縮することで、パターン５に歪みが生じるな
どの問題が生ずるおそれがある。

【００３３】この点、本実施形態によれば、リソグラフ
ィ技術によりレジストパターン５を形成後、まず、同パ
ターン５をマスクとして有機系の反射防止膜４をエッチ
ングし、次に同パターン５と同エッチングされた反射防
止膜４とにイオン注入することで、同パターン５と同エ
ッチングされた反射防止膜４とを同時に好適に収縮させ
ることができ、ひいては、上述した問題を回避すること
ができるようになる。

【００３４】以上説明した本実施形態の半導体装置の製
造方法によれば、以下の効果が得られるようになる。（１）有機系の反射防止膜４をエッチングした後、レジ
ストパターン５と同反射防止膜５とにイオンを注入する
ことで、同レジストパターン５と同反射防止膜４とを好
適に収縮させることができる。また、イオン注入された
レジストパターンが硬化することで、ポリシリコン膜
３’のエッチング精度が高まる。

【００３５】（２）イオン注入に際し、ポリシリコン膜
３’にイオンが注入されることで、同ポリシリコン膜
３’のエッチング速度が増大し、スループットが増大す
るとともに、下地膜（シリコン酸化膜）との選択比を高
めることができる。

【００３６】（３）イオン注入時に、電子シャワーを照
射することで、イオンが注入される部材が正に帯電する
ことが緩和される。（４）リンイオンを用いることで、反射防止膜５のサイ
ズをレジストパターン５のサイズ以下に収縮させること
ができ、且つ同イオンをシリコン酸化膜２内で止めるこ
とができるため、その下方の半導体基板１に意図せずし
てイオンが注入されることはない。

【００３７】なお、上記実施形態は、以下のように変更
して実施してもよい。・上記実施形態においては、リソグラフィ工程におい
て、エキシマレーザＫｒＦを用いたが、必ずしもこれに
限られない。例えば、エキシマレーザＡｒＦ等任意のレ
ーザを用いてもよい。

【００３８】・上記実施形態においては、リンイオンを
注入することとしたが、これに限られない。例えば、そ
の他ホウ素、インジウム等の３族元素、または砒素、ア
ンチモン等の５族元素を用いることによっても、ポリシ
リコンのエッチング速度を高めたり、シリコン酸化膜に
おいて、注入されるイオンを止めやすいなどの利点があ
る。また、４族の元素を用いてもよい。

【００３９】・上記実施形態においては、パターン形成
対象としてゲート電極３とするポリシリコン膜３’を例
として取り上げたが、必ずしもこれに限られない。・上記実施形態においては、イオン注入に際し、イオン
注入法を採用したが、イオンシャワー法やドープ膜法
等、任意の方法を用いることができる。

【００４０】・上記実施形態においては、イオン注入と
同時に電子シャワーを照射することとしたが、これは同
時に行わなくてもよい。また、電子シャワーの照射は割
愛してもよい。

【００４１】・上記実施形態においては、イオンを半導
体基板１の鉛直上方から照射したが、斜めからイオン注
入を行うようにしてもよい。こうすることで、レジスト
パターン５の底面付近及び反射防止膜４に対してもイオ
ンを十分に注入することが容易となる。

【００４２】・上記実施形態においては、イオン注入を
５×１０¹⁵（ｉｏｎｓ／ｃｍ²）の注入量と、５０Ｋｅ
Ｖの電界という条件にて行ったが、この条件は適宜変更
してよい。例えば、図３に鑑み、１×１０¹⁴〜１×１０
¹⁶（ｉｏｎｓ／ｃｍ²）の注入量で行う等、適宜変更し
てよい。

【００４３】・半導体の材料としては、シリコンに限ら
れない。その他にも、シリコン−ゲルマニウム合金、炭
化珪素、ゲルマニウム、セレン化カドミウム、硫化カド
ミウム、ひ化ガリウム、等々の任意の半導体を用いるこ
とができる。

【００４４】・上記実施形態においては、反射防止膜４
として有機系のものを用いたが無機系のものを用いても
よい。ただし、この場合には、レジストパターンにイオ
ン注入を行い、同パターンを収縮させるとともに硬化さ
せた後に、無機系の反射防止膜をエッチングすることが
好ましい。こうした態様にて実施される半導体装置の製
造手順の一例を図５に示す。図５（ａ）に示すように、
リソグラフィ技術にて、レジストパターン１５を形成し
た後、図５（ｂ）に示すように、同レジストパターン１
５に対してイオン注入を行うことで、収縮させる。次
に、図５（ｃ）に示すように、同パターン１５をマスク
として無機系の反射防止膜１４を酸化プラズマにてエッ
チングする。そして、図５（ｄ）に示すように、レジス
トパターン１５と反射防止膜１４とをマスクとしてポリ
シリコン１３をエッチングする。

【００４５】その他、上記実施形態及びその変形例から
把握することのできる技術思想としては、以下のものが
ある。（１）請求項１〜３並びに５〜６のいずれかに記載の半
導体装置の製造方法において、前記イオンとして、３族
及び４族及び５族の元素のイオンのうちの少なくとも一
種のイオンを用いることを特徴とする半導体装置の製造
方法。

【００４６】（２）請求項１〜３並びに５〜６のいずれ
かに記載の半導体装置の製造方法において、前記イオン
として、砒素イオン（Ａｓ⁺）、ホウ素イオン（Ｂ⁺）、
インジウムイオン（Ｉｎ⁺）、アンチモンイオン（Ｓ
ｂ⁺）のうちの少なくとも一種のイオンを用いることを
特徴とする半導体装置の製造方法。

【００４７】上記各製造方法によっても、各請求項１〜
３、請求項５に記載の発明を好適に実施することができ
る。

【図面の簡単な説明】

【図１】本発明にかかる半導体装置の製造方法の一実施
形態についてその製造工程を示す断面図。

【図２】本発明にかかる半導体装置の製造方法の一実施
形態についてその製造工程を示す断面図。

【図３】レジスト及び有機系の反射防止膜に対するイオ
ン注入量と素子サイズとの関係を示すグラフ。

【図４】レジストパターンのサイズと素子サイズの変化
量との関係を示すグラフ。

【図５】上記実施形態の変形例についてその半導体装置
の製造工程を示す断面図。

【図６】従来の半導体装置の製造方法についてその製造
工程を示す断面図。

【符号の説明】

１…半導体基板、２…シリコン酸化膜、３…ゲート電
極、３’、１３’２３’…ポリシリコン膜、４…有機系
反射防止膜、５、１５、２５…レジストパターン、１４
…無機系反射防止膜。

フロントページの続き (72)発明者臼井良輔大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内 (72)発明者藤田和範大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内Ｆターム(参考） 2H096 AA25 EA03 EA04 HA23 HA24 HA30 JA04 4M104 AA01 AA02 AA05 AA06 BB01 CC05 DD63 DD71 DD81 HH14 5F004 AA04 DA26 DB26 EA02 EA22 EA37 FA02 5F033 GG00 GG02 HH04 QQ01 QQ04 QQ08 QQ09 QQ12 QQ26 QQ35 QQ57 QQ59 QQ61 QQ65 VV06 XX03 5F046 AA17 AA28 PA07

Claims

【特許請求の範囲】

【請求項１】有機系の反射防止膜の上方に形成されたレ
ジストをリソグラフィ技術を用いてパターニングし、そ
の後前記反射防止膜をエッチングにてパターニングした
後、イオンを注入することにより前記レジストと前記反
射防止膜とを収縮させることを特徴とする半導体装置の
製造方法。
【請求項２】パターン形成対象の上方に有機系の反射防
止膜を成膜する工程と、該反射防止膜の上方にレジストを成膜する工程と、リソグラフィ技術によって前記レジストからレジストパ
ターンを形成する工程と、該形成されたレジストパターンをマスクとして前記反射
防止膜をエッチングする工程と、前記レジストパターンと前記エッチングされた反射防止
膜とにイオンを注入する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項３】前記イオンの注入を、前記レジスト及び反
射防止膜の斜め上方から行う請求項１又は２記載の半導
体装置の製造方法。
【請求項４】前記パターン形成対象の下方にシリコン酸
化膜を形成し、前記注入するイオンとしてリンイオンを
用いる請求項２又は３記載の半導体装置の製造方法。
【請求項５】無機系の反射防止膜の上方に形成されたレ
ジストをリソグラフィ技術を用いてパターニングし、そ
の後イオンを注入してこのレジストを収縮させた後前記
反射防止膜をエッチングすることを特徴とする半導体装
置の製造方法。
【請求項６】パターン形成対象の上方に無機系の反射防
止膜を成膜する工程と、該反射防止膜の上方にレジストを成膜する工程と、リソグラフィ技術によって前記レジストからレジストパ
ターンを形成する工程と、前記レジストパターンにイオンを注入する工程と、前記イオン注入されたレジストパターンをマスクとして
前記反射防止膜をエッチングする工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項７】請求項１〜６のいずれかに記載の半導体装
置の製造方法において、前記イオンの注入に際して、電子シャワーを併せて照射
することを特徴とする半導体装置の製造方法。