JP2007310086A - 半導体装置製造におけるパターン形成方法 - Google Patents

半導体装置製造におけるパターン形成方法 Download PDF

Info

Publication number
JP2007310086A
JP2007310086A JP2006137982A JP2006137982A JP2007310086A JP 2007310086 A JP2007310086 A JP 2007310086A JP 2006137982 A JP2006137982 A JP 2006137982A JP 2006137982 A JP2006137982 A JP 2006137982A JP 2007310086 A JP2007310086 A JP 2007310086A
Authority
JP
Japan
Prior art keywords
photosensitive resin
resin film
film
pattern
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006137982A
Other languages
English (en)
Other versions
JP4745121B2 (ja
Inventor
Hiroko Nakamura
裕子 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006137982A priority Critical patent/JP4745121B2/ja
Priority to US11/798,724 priority patent/US7749687B2/en
Publication of JP2007310086A publication Critical patent/JP2007310086A/ja
Application granted granted Critical
Publication of JP4745121B2 publication Critical patent/JP4745121B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】多層感光性樹脂膜を用いた感光性樹脂膜パターン形成方法及びこの感光性樹脂膜パターンを使用する半導体装置のパターン形成方法を提供する。
【解決手段】本発明の１態様による感光性樹脂膜パターン形成方法は、半導体基板の上方に被処理膜を形成する工程と、前記被処理膜上に第１の感光性樹脂膜からなる第１のパターンを形成する工程と、前記第１のパターンを形成した第１の感光性樹脂膜に注入するイオンの投影飛程と投影飛程の標準偏差の３倍との和が前記第１の感光性樹脂膜の膜厚より大きくなるようにイオン注入する工程と、前記イオン注入された第１の感光性樹脂膜上に第２の感光性樹脂膜からなる第２のパターンを形成する工程とを具備する。
【選択図】図１

Description

本発明は、半導体製造装置の製造方法に係り、特に、リソグラフィ工程における感光性樹脂膜パターン形成方法及び半導体装置のパターン形成方法に関する。
半導体装置が微細化されるに伴い、感光性樹脂パターンを複数層重ねてエッチングのマスクとする方法が提案されている。例えば、特許文献１に開示されているパック・アンド・カバー（ＰＡＣ：pack and cover）プロセスは、その一例である。これは１回の露光・現像によりパターンを形成する場合よりも、露光・現像を２回以上に分けることにより、所望の微細な感光性樹脂膜パターンを形成するための解像度やマージンを向上できるためである。
感光性樹脂膜パターンを複数層重ねる場合に、下層感光性樹脂膜パターン形成後に上層感光性樹脂膜を形成すると、下層感光性樹脂膜パターンが上層感光性樹脂に含まれる溶媒により溶解されることがある。これを避けるために、例えば、下層感光性樹脂膜パターン形成後に上層感光性樹脂膜を形成する前に下層感光性樹脂膜を不溶化する方法（例えば、非特許文献１参照）が提案されている。
下層感光性樹脂膜を不溶化させる方法の１つにイオン注入する方法が知られている。上記の非特許文献１には、下層感光性樹脂膜にイオン注入することによりその表層を硬化させ、上記のＰＡＣプロセスにおいて形成されるコンタクトホールの寸法変動を抑制する技術が開示されている。
米国特許第６，６６４，０１１Ｂ２号明細書 Ｃ．チャン(C. Chang et. al.)他４名；「二重露光技術（ＤＥＴ）を使用することによる低近接コンタクトホール形成（Low Proximity Contact Holes Formation by Using Double Exposure Technology (DET)）」, Proc. of SPIE, Vol. 5040, pp. 1241-1246, 2003.
本発明は、多層感光性樹脂膜を用いた感光性樹脂膜パターン形成方法及びこの感光性樹脂膜パターンを使用した半導体装置のパターン形成方法を提供する。
本発明の１態様による感光性樹脂膜パターン形成方法は、半導体基板の上方に被処理膜を形成する工程と、前記被処理膜上に第１の感光性樹脂膜からなる第１のパターンを形成する工程と、前記第１のパターンを形成した第１の感光性樹脂膜に注入するイオンの投影飛程と投影飛程の標準偏差の３倍との和が前記第１の感光性樹脂膜の膜厚より大きくなるようにイオン注入する工程と、前記イオン注入された第１の感光性樹脂膜上に第２の感光性樹脂膜からなる第２のパターンを形成する工程とを具備する。
本発明の他の１態様による半導体装置のパターン形成方法は、半導体基板の上方に被処理膜を形成する工程と、前記被処理膜上に第１の感光性樹脂膜からなる第１のパターンを形成する工程と、前記第１のパターンを形成した第１の感光性樹脂膜に注入するイオンの投影飛程と投影飛程の標準偏差の３倍との和が前記第１の感光性樹脂膜の膜厚より大きくなるようにイオン注入する工程と、前記イオン注入された第１の感光性樹脂膜上に第２の感光性樹脂膜からなる第２のパターンを形成する工程と、前記第１及び第２のパターンを形成した前記第１及び第２の感光性樹脂膜をマスクとして、前記被処理膜をパターニングする工程とを具備する。
本発明により、多層感光性樹脂膜を用いた感光性樹脂膜パターン形成方法及びこの感光性樹脂膜パターンを使用した半導体装置のパターン形成方法が提供される。
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。
上記の非特許文献１のように、多層の感光性樹脂膜（例えば、レジスト膜）を使用するプロセスにおいて安定した感光性樹脂膜パターンを得るためには、単にイオン注入を行えばよいのではない。下層感光性樹脂膜パターンを形成後にイオン注入する場合に、もし、加速電圧が低くイオンの注入深さが浅い場合には、下層の感光性樹脂膜の表層のみが不溶化されるだけである。このような場合には、下層の感光性樹脂膜の下部は、例えば、上層の感光性樹脂膜の塗布・現像時に溶解されてしまうことが、本願の発明者によって見出された。したがって、得られる感光性樹脂膜パターンは、下層の感光性樹脂膜の表層が不溶化されて残されるが、下部は中空の構造になるという問題が見出された。上記の非特許文献１の条件は、このケースに相当することが、本願の発明者によって確認された。
２層の感光性樹脂膜からなるパターンをマスクとして、被処理膜、例えば、シリコン酸化膜（ＳｉＯ２膜）をエッチングする場合には、エッチング中に感光性樹脂膜も被処理膜と同時にエッチングされる。その結果、上記のような中空の感光性樹脂膜パターンをマスクとして用いた場合には、感光性樹脂膜パターンがエッチングの途中で消失し、所望のパターンを形成できないという問題も見出された。
さらに、感光性樹脂膜パターンの下部が中空になるような条件でイオン注入した場合に、孤立ラインパターンや細いラインアンドスペースパターンでは、現像までの工程で感光性樹脂膜の下部が溶解してしまう。そのため、現像後に感光性樹脂膜パターンが剥れてしまうという問題も見出された。
本発明の態様によれば、多層、例えば、２層に形成した感光性樹脂膜を用いてパターンを形成する際に、下層の感光性樹脂膜パターン形成後に下層感光性樹脂膜に適切な条件でイオン注入して、その膜厚全体にわたり下層感光性樹脂膜を不溶化させることにより微細な感光性樹脂膜パターン、例えば、コンタクトホールパターンを形成する方法が提供される。さらに、この感光性樹脂膜パターンを使用して半導体装置のパターンを形成する方法が提供される。
以下に本発明をいくつかの実施形態を例に説明するが、これらの実施形態に限定されるものではない。
（第１の実施形態）
本発明の第１の実施形態は、注入するイオンが感光性樹脂膜の全膜厚にわたり注入される条件でイオン注入することにより下層感光性樹脂膜の膜厚全体を不溶化させる感光性樹脂膜パターン形成方法及びこの感光性樹脂膜パターンを使用する半導体装置のパターン形成方法を提供する。本実施形態を、パック・アンド・カバー（ＰＡＣ）プロセスを例に以下に説明する。
本実施形態をプロセスフローにしたがって図１を参照して説明する。本実施形態では、図１（ａ）に示したように、初めに第１の感光性樹脂膜１０からなる密な周期的なパターン１０Ｐ、例えば、格子点状のコンタクトホールパターンを形成する。ここで、図１（ｂ）の断面図に示したように、格子点状コンタクトホールパターン１０Ｐ形成後に矢印で示したイオン２８が第１の感光性樹脂膜１０の全膜厚にわたり注入される条件でイオン注入を行う。これにより第１の感光性樹脂膜１０は、膜厚全体にわたって不溶化された第１の感光性樹脂膜１０Ａに変換される。したがって、第１の感光性樹脂膜１０Ａ上に形成する第２の感光性樹脂膜の塗布時及び現像時に不溶化された第１の感光性樹脂膜１０Ａからなる格子点状コンタクトホールパターン１０Ｐは、全膜厚にわたり溶解されないようになる。さらに、図１（ｃ）に示したように、第１の感光性樹脂膜１０Ａ上に第２の感光性樹脂膜２０からなる選択的開口パターン２０Ｐを形成して、所望の位置のコンタクトホールのみを開口した２層の感光性樹脂膜パターン２５Ｐが形成される。
第１の感光性樹脂膜１０の膜厚全体を不溶化させた感光性樹脂膜１０Ａに変換させるために、イオン注入条件を適切な条件に調整する必要がある。以下に、イオン注入条件の設定について説明する。
本実施形態では、一例として、第１の感光性樹脂膜１０の膜厚を１５０ｎｍとし、注入イオンをＡｒ＋として説明する。注入するイオンは、Ａｒ＋イオン以外にはＨｅ＋、Ｘｅ＋、Ｋｒ＋等の不活性ガスイオンが好ましい。これらは、イオン注入しても感光性樹脂膜中に残存し難く、しかも残存しても問題を生じないイオンである。Ａｒ＋イオンを感光性樹脂膜にイオン注入すると、Ａｒ＋イオンのエネルギーは、イオンの侵入深さに対して図２に示したように失われる。ここで、一般に投影飛程は、Ｒｐで表され、注入したイオンの数が最大になる深さを呼ぶ。ｄＲｐは、投影飛程の標準偏差を表す。注入したイオンのエネルギーが失われる機構は、感光性樹脂膜の構成原子との核衝突による核阻止能、及び構成原子の電子の電界との相互作用による電子阻止能である。その結果、Ａｒ＋イオンは、図３に示したような分布で感光性樹脂膜中に停止する。この注入したイオン数が最大になる深さが投影飛程Ｒｐである。投影飛程と投影飛程の標準偏差の３倍との和、すなわち、Ｒｐ＋３ｄＲｐまでの深さにほとんどのイオン（９９％以上）が分布する。
投影飛程及び投影飛程の標準偏差は、イオン種、イオンの加速電圧、イオン注入される材料等に依存して変化する。Ａｒ＋イオンを感光性樹脂膜にイオン注入した場合の、加速電圧と投影飛程Ｒｐ及び投影飛程とその標準偏差の３倍との和（Ｒｐ＋３ｄＲｐ）との関係を図４に示す。加速電圧を高くするとイオンの投影飛程Ｒｐ及びその標準偏差ｄＲｐは、大きくなる。例えば、加速電圧３０ＫＶの場合には、Ｒｐは５２ｎｍ、Ｒｐ＋３ｄＲｐは９４ｎｍであり、加速電圧１００ＫＶの場合には、Ｒｐは１５３ｎｍ、Ｒｐ＋３ｄＲｐは２５８ｎｍになる。
イオン注入の加速電圧と不溶化された感光性樹脂膜パターンとの関係を、図５に示した断面図を用いて説明する。図５（ａ）は、加速電圧が低い場合の第１の感光性樹脂膜１０、図５（ｂ）は、加速電圧が低い場合の２層の感光性樹脂膜からなる感光性樹脂膜パターン２５Ｌ、図５（ｃ）は、加速電圧が高い場合の第１の感光性樹脂膜１０Ａ、図５（ｄ）は、加速電圧が高い場合の２層の感光性樹脂膜からなる感光性樹脂膜パターン２５Ａを示す。図では、注入イオンを矢印２８で表している。ここで、第１の感光性樹脂膜１０の膜厚は、１５０ｎｍとする。図５（ａ）に示したように、加速電圧が低い３０ＫＶの場合には、Ａｒ＋イオン２８は、第１の感光性樹脂膜１０の上部には注入されるが、下部には注入されない。したがって、第１の感光性樹脂膜１０の上部は不溶化された感光性樹脂膜１０Ａになるが、下部は不溶化されない。そのため、図５（ｂ）に示したような第２の感光性樹脂膜パターン２０Ｐ形成時に、第１の感光性樹脂膜１０の下部が溶解されて除去される。第２の感光性樹脂膜パターン２０Ｐ形成後に、この第１及び第２の感光性樹脂膜２０からなる感光性樹脂膜パターン２５Ｌをマスクとして被処理膜５をエッチングする。この際に感光性樹脂膜１０Ａもエッチングされるため、充分な感光性樹脂膜厚が残っていない場合には、被処理膜５のエッチングの途中で感光性樹脂膜パターン２５Ｌの一部又は全部が消失してしまい、所望のパターンを形成できないことがある。
一方、加速電圧が高く１００ＫＶより大きい場合には、図５（ｃ）に示したように、Ａｒ＋イオン２８は、第１の感光性樹脂膜１０の下部まで注入される。その結果、第１の感光性樹脂膜１０の膜厚全体が、不溶化された感光性樹脂膜１０Ａに変換される。したがって、図５（ｄ）に示したように、不溶化された第１の感光性樹脂膜１０Ａを含む感光性樹脂膜パターン２５Ａを形成できる。このような感光性樹脂膜パターン２５Ａをマスクとして被処理膜５をパターニングすると、被処理膜５のエッチング途中で感光性樹脂膜パターン２５Ａが消失することはなく、所望のパターンを被処理膜５に形成できる。
不溶化が不充分な場合に、第２の感光性樹脂膜パターン２０Ｐ形成時に第１の感光性樹脂膜１０が除去されるメカニズムが２つ考えられる。１つは、第２の感光性樹脂膜２０の溶媒に第１の感光性樹脂膜１０が溶解することである。この場合には、第２の感光性樹脂膜２０を塗布した際に、第２の感光性樹脂膜２０の溶媒で第１の感光性樹脂膜パターン１０Ｐが溶解する。その後、第２の感光性樹脂膜２０の露光・現像を行うと、第２の感光性樹脂膜２０の露光部が除去されると同時に第１の感光性樹脂膜パターン１０Ｐのうちイオン注入が不充分な部分が除去されてしまう。
もう１つは、第２の感光性樹脂膜２０の露光により、第１の感光性樹脂膜１０も露光されることである。この場合にはイオンが充分に注入された部分は架橋反応が進行して不溶化されていて、第２の感光性樹脂膜２０の現像時に現像液には溶解しない。しかし、イオン注入が不充分な部分は現像液により溶解される。このために第１の感光性樹脂膜１０の下部が除去される。
いずれのメカニズムにおいても、第１の感光性樹脂膜１０は、イオン注入により架橋反応が促進されて、第２の感光性樹脂膜２０の溶媒、現像液等に対して溶解しない不溶化された感光性樹脂膜１０Ａに変換される。
次に、第１の感光性樹脂膜１０の所望膜厚を不溶化された感光性樹脂膜１０Ａに変換させるイオン注入条件の決定について述べる。
注入したイオンは、エネルギーを失いながら速度を落として停止する。このエネルギーの損失量が感光性樹脂膜に与えられ、感光性樹脂膜を不溶化するためのエネルギーになる。エネルギーの損失、すなわち、感光性樹脂膜へのエネルギー転移は、注入イオンと感光性樹脂膜の構成原子との間の核衝突によるエネルギー転移、注入イオンの電界と感光性樹脂膜構成原子の電子による電界との相互作用によるエネルギー転移との二種類の過程を経て行われる。この転移されたエネルギーのうちどれだけが、感光性樹脂膜を不溶化された感光性樹脂膜に変換させるエネルギー、すなわち、感光性樹脂膜の架橋反応に向けられるエネルギーとして使われるかによって形成される不溶化された感光性樹脂膜の膜厚が決まる。
核衝突によるエネルギー転移量は、イオン１個について単位深さ当りで計算すると、投影飛程Ｒｐより少し浅いところで極大値を有する。一方、荷電粒子との相互作用によるエネルギー転移は、本実施形態で述べているエネルギー領域では、イオン１個について単位深さ当りで計算すると、イオンの持つエネルギーが高いほど大きくなる。後者の計算はイオンがエネルギーを失う過程や原子の電子構造を考慮しなくてはならない。そのため、感光性樹脂膜へのエネルギー転移量を正確に見積もることは難しいが、少なくとも、次のようなことが言える。
エネルギー転移が生じるためには、感光性樹脂膜をイオンが通過する必要がある。イオンの投影飛程Ｒｐより表層部では、通過するイオンの数が多いこと、１個のイオンが持つエネルギーが大きいこと、さらにイオンが停止する際に大きなエネルギー転移が生じることから、感光性樹脂膜へのエネルギー転移量は多い。
イオンの投影飛程から投影飛程と投影飛程の標準偏差の３倍との和までの深さ、すなわち、Ｒｐから（Ｒｐ＋３ｄＲｐ）までの深さでは、イオンの通過数が急激に減少する上、１個のイオンが持つエネルギーも小さくなるため、エネルギー転移量は急激に減少する。
さらに、イオンの投影飛程と投影飛程の標準偏差の３倍との和（Ｒｐ＋３ｄＲｐ）より深いところでは通過するイオンがほとんどないため、エネルギー転移量は極めて少ない。
図２は、感光性樹脂膜に与えられるトータルの転移エネルギーを上記のように計算して見積もった結果である。イオン種や感光性樹脂膜材料、加速電圧により、多少の差はあるが、定性的には図２に示したような転移エネルギーが感光性樹脂膜に与えられる。
ある膜厚の感光性樹脂膜全体を不溶化された感光性樹脂膜に変換させる場合、所定以上のエネルギーを感光性樹脂膜厚全体に与える必要がある。感光性樹脂膜に与えられるエネルギー量は、イオンの加速電圧だけでなく注入量によっても制御できる。しかし、上記のようにイオンの投影飛程と投影飛程の標準偏差の３倍との和（Ｒｐ＋３ｄＲｐ）より厚い膜厚を有する感光性樹脂膜では、膜厚全体を不溶化された感光性樹脂膜に変換させるためには、注入量を非常に多くする必要があり、現実的ではない。したがって、（Ｒｐ＋３ｄＲｐ）が感光性樹脂膜厚より大きくなるようにイオン注入条件を設定することが好ましい。さらに、エネルギーの転移量は、Ｒｐと（Ｒｐ＋３ｄＲｐ）との間で急激に減少することから、イオンの投影飛程Ｒｐが感光性樹脂膜厚より大きくなるようにイオン注入条件を設定することが、スループットを考慮した場合により好ましい。
実際に、Ａｒ＋イオンの注入量を不溶化された感光性樹脂膜に変換できる最小の量に設定して、加速電圧を変えてイオン注入を行い、不溶化された感光性樹脂膜に変換された膜厚を測定した。その結果、イオンの投影飛程Ｒｐの深さ付近まで不溶化された感光性樹脂膜に変換されることを確認した。
なお、注入されるイオンの投影飛程は、イオンの加速電圧、イオンの種類（質量及び電荷量）、及びイオンが注入される感光性樹脂膜の材質（構成元素）を選択することによって調整できる。
次に、上記のようにして形成した２層の感光性樹脂膜パターン２５Ａを使用して被処理膜５に半導体装置のパターンを形成する方法を図６に示したプロセスフロー図を参照して説明する。
工程１０２において、半導体基板１の上方に設けた被処理膜５、例えば、シリコン酸化膜（ＳｉＯ２膜）上に第１の感光性樹脂膜パターン１０Ｐ、例えば、格子状のコンタクトホールパターンを形成する。ここで、第１の感光性樹脂膜１０の膜厚は、例えば、１５０ｎｍである。
工程１０４において、パターンを形成した第１の感光性樹脂膜１０にＡｒ＋イオンを、例えば、加速電圧１００ＫＶで注入する。加速電圧１００ＫＶの場合、Ａｒ＋イオンの投影飛程Ｒｐは、本実施形態で用いた感光性樹脂膜の場合、図４に示したように１５２ｎｍである。したがって、第１の感光性樹脂膜１０の膜厚全体がＡｒ＋イオンの投影飛程内にあり、感光性樹脂膜全体に充分なエネルギーを有するＡｒ＋イオンが注入される。その結果、第１の感光性樹脂膜１０は、膜厚全体が不溶化された感光性樹脂膜１０Ａに変換される。
工程１０６において、第１の感光性樹脂膜パターン１０Ｐ上に第２の感光性樹脂膜パターン２０Ｐ（選択的開口パターン）を形成して、所望の位置のコンタクトホールだけを露出させる。第２の感光性樹脂膜パターン２０Ｐ形成時には、第１の感光性樹脂膜１０は、膜厚全体にわたりＡｒ＋イオンが注入されて不溶化された感光性樹脂膜１０Ａに変換されているため、第１の感光性樹脂膜パターン１０Ｐが溶解することはない。
工程１０８において、このようにして形成した２層の感光性樹脂膜パターン２５Ａをマスクとして、被処理膜５をエッチングして、被処理膜５中にコンタクトホールを形成する。このエッチング時においても、第１の感光性樹脂膜パターン１０Ｐは不溶化された感光性樹脂膜１０Ａからなるため、エッチングの途中で感光性樹脂膜パターン２５Ａが消失することがない。したがって、半導体装置の被処理膜５に所望のパターンを再現性良く形成することができる。
上記に説明したように、本実施形態により多層感光性樹脂膜を用いた感光性樹脂膜パターン形成方法及びこの感光性樹脂膜パターンを使用する半導体装置のパターン形成方法を提供することができる。
（第２の実施形態）
本発明の第２の実施形態は、感光性樹脂膜パターンと被処理膜との間にイオン阻止膜を設けた感光性樹脂膜パターンの形成方法及び半導体装置のパターン形成方法である。
第１の実施形態で説明したように、イオン注入の加速電圧を高くすることは、感光性樹脂膜厚全体を不溶化された感光性樹脂膜に変換するために有効である。しかし、従来の技術では、図７に示したように、イオン注入する感光性樹脂膜１０にはパターン１０Ｐが形成されている。そのため、感光性樹脂膜１０のない部分の下地にもイオンが注入される。下地膜は、例えば、下層反射防止膜（ＢＡＲＣ：bottom anti-reflective coating）３６、被処理膜５等である。ＢＡＲＣ３６は、通常薄く、有機膜であるため、イオンの阻止能が一般に低い。被処理膜５が、例えば、ＳｉＯ２膜である場合には、イオン注入によりＳｉＯ２膜中に欠陥が形成され、絶縁耐圧特性のようなＳｉＯ２膜の特性を劣化させることがある。
そこで、本実施形態では、図８に示したようにイオン阻止膜３０を第１の感光性樹脂膜１０Ａと被処理膜５との間に設ける。イオン阻止膜３０は、例えば、スピンオングラス（ＳＯＧ：spin on glass）膜３２とスピンオンカーボン膜３４との２層で構成する。２層のイオン阻止膜３０の膜厚は、感光性樹脂膜１０の全膜厚を不溶化された感光性樹脂膜１０Ａに変換する条件でイオン注入しても、イオン阻止膜３０の中で注入したイオン２８、例えば、Ａｒ＋イオンが停止する厚さに設定する。このようにイオン阻止膜３０を形成することで、その下の被処理膜５にＡｒ＋イオン２８は到達せず、被処理膜５の特性を劣化させることがない。ここで、イオン阻止膜３０は、ＢＡＲＣを兼ねるようにすることができ、その場合には、下層反射防止膜の位相調整効果を考慮する。ＳＯＧ膜３２の膜厚を、例えば、４５ｎｍに固定して、加速電圧１００ＫＶでＡｒ＋イオンを注入した場合、Ａｒ＋イオンの投影飛程を計算すると、イオンの投影飛程と投影飛程の標準偏差の３倍との和（Ｒｐ＋３ｄＲｐ）は、スピンオンカーボン膜３４中で２６０ｎｍになる。この結果に基づいて、スピンオンカーボン膜３４の膜厚を、例えば、３００ｎｍに設定すると、スピンオンカーボン膜３４中だけでＡｒ＋イオンはほぼ停止することになる。上記の場合に、被処理膜５であるＳｉＯ２膜にＡｒ＋イオンが到達することがなくなり、ＳｉＯ２膜の絶縁特性が劣化せず、信頼性も維持できることが確認された。
イオン阻止膜３０がＢＡＲＣを兼ねる場合には、露光時の反射防止性能及びエッチング時の感光性樹脂膜との選択性が同時に求められる。２層のイオン阻止膜３０のＢＡＲＣとしての利点は、感光性樹脂膜パターン２５ＡをマスクとしてＢＡＲＣをエッチングする際に選択比を大きくできることである。感光性樹脂膜１０，２０とスピンオンカーボン膜３４とは、両者とも有機膜であるためエッチング選択比を大きくできない。しかし、感光性樹脂膜１０，２０とＳＯＧ膜３２、ＳＯＧ膜３２とスピンオンカーボン膜３４とは選択比を大きくすることが可能である。したがって、ＳＯＧ膜３２を感光性樹脂膜１０とスピンオンカーボン膜３４との間に挟むことによって、スピンオンカーボン膜３４の膜厚を所望の厚さに設定できる。さらに、露光時の下層反射防止膜としての位相調整をＳＯＧ膜３２の膜厚を最適化することにより実現でき、光の透過率調整をスピンオンカーボン膜３４の膜厚で行えるので、優れた反射防止性能も同時に得られる。
なお、イオン注入条件は、パターニングされた第１の感光性樹脂膜１０の全膜厚にわたり不溶化された感光性樹脂膜１０Ａに変換できる条件であるため、下層レジストパターンが溶解することなく感光性樹脂膜パターン２５Ａが形成される。
次に、第２の実施形態により形成した２層の感光性樹脂膜パターン２５Ａを使用して被処理膜５に半導体装置のパターンを形成する方法を図９に示したプロセスフロー図を参照して説明する。
工程２０２において、被処理膜５、例えば、シリコン酸化膜（ＳｉＯ２膜）上にイオン阻止膜３０を形成する。イオン阻止膜３０は、例えば、ＳＯＧ膜３２とスピンオンカーボン膜３４との積層膜である。ＳＯＧ膜３２及びスピンオンカーボン膜３４の膜厚は、例えば、それぞれ４５ｎｍ、３００ｎｍである。
工程２０４において、イオン阻止膜３０上に第１の感光性樹脂膜からなるパターン１０Ｐ、例えば、格子状のコンタクトホールパターンを形成する。ここで、第１の感光性樹脂膜１０の厚さは、例えば、１５０ｎｍである。
工程２０６において、パターン１０Ｐを形成した第１の感光性樹脂膜１０にＡｒ＋イオン２８を、例えば、加速電圧１００ＫＶで注入する。加速電圧１００ＫＶの場合、Ａｒ＋イオン２８の投影飛程Ｒｐは、本実施形態で使用した感光性樹脂膜中では１５２ｎｍである。したがって、第１の感光性樹脂膜１０の膜厚全体がＡｒ＋イオン２８の投影飛程内であり、第１の感光性樹脂膜１０全体にＡｒ＋イオン２８が注入され、不溶化された感光性樹脂膜１０Ａに変換される。さらに、パターン１０Ｐで開口された部分では、イオン阻止膜３０にＡｒ＋イオン２８が注入される。Ａｒ＋イオン２８のスピンオンカーボン膜３４中での投影飛程と投影飛程の標準偏差の３倍との和（Ｒｐ＋３ｄＲｐ）は、２６０ｎｍである。スピンオンカーボン膜厚が３００ｎｍであるので、スピンオンカーボン膜３４だけでＡｒ＋イオンは停止する。したがって、第１の感光性樹脂膜１０が開口されているパターン１０Ｐ部分では、注入されたＡｒ＋イオン２８は、イオン阻止膜３０中で停止する。
工程２０８において、第２の感光性樹脂膜パターン２０Ｐを形成して、所望の位置のコンタクトホールのみを露出させて２層の感光性樹脂膜パターン２５Ａを形成する。第２の感光性樹脂膜パターン２０Ｐ形成時には、第１の感光性樹脂膜１０は、Ａｒ＋イオン２８注入により膜厚全体にわたり不溶化された感光性樹脂膜１０Ａに変換されている。そのため、第１の感光性樹脂膜パターン１０Ｐが、第２の感光性樹脂膜パターン２０Ｐ形成時に溶解することはない。
工程２１０において、２層の感光性樹脂膜パターン２５Ａをマスクとして、イオン阻止膜３０をパターニングする。
工程２１２において、この２層の感光性樹脂膜パターン２５Ａ及びイオン阻止膜３０をマスクとして、被処理膜５を、例えば、ＲＩＥによりエッチングして、被処理膜５中に所望のパターン、例えば、コンタクトホールを形成する。
本実施形態においては、積層レジストパターンをＳＯＧに転写し、ＳＯＧパターンをマスクとしてＳＯＣを加工し、ＳＯＣをマスクとして被処理膜であるＳｉＯ2膜を加工している。この際、ＳＯＣのエッチングに酸素系ガスを用いるため積層レジストパターンはＳＯＣ加工時に消失する。つまり本実施形態の場合には、ＳＯＣをマスクとして被処理膜であるＳｉＯ2膜を加工するので、工程２１２でのパターニングのマスクはイオン阻止膜となる。
しかし、有機ＢＡＲＣをイオン阻止膜にする場合には、有機ＢＡＲＣ単独では被処理膜加工時のマスクにはならない。工程２１０は単にレジストパターンのスペース部のＢＡＲＣを除去するだけである。このため、工程２１２においては２層感光性樹脂膜パターン及びイオン阻止膜をマスクとして被処理膜を加工する。
工程２１０又は２１２のエッチング時において、第１の感光性樹脂膜パターン１０Ｐは不溶化された感光性樹脂膜１０Ａに変換されているため、エッチングの途中で感光性樹脂膜パターン２５Ａが消失することがない。したがって、半導体装置の被処理膜５に所望のパターンを再現性良く形成することができる。
このようにしてパターンを形成した被処理膜５、例えば、ＳｉＯ２膜には、感光性樹脂膜を不溶化させるために注入したＡｒ＋イオンが注入されない。そのため、ＳｉＯ２膜の絶縁耐圧特性等の特性、及び信頼性が劣化することがない。
上記に説明したように、本実施形態により単層感光性樹脂膜では形成できない微細パターンを広いマージンで形成する多層感光性樹脂膜パターン形成方法及びこの感光性樹脂膜パターンを使用する半導体装置のパターン形成方法を提供することができる。
本発明の実施形態は、種々の変形をして実施することができる。
変形例１では、図１０（ａ）に示したように、単層の下層反射防止膜（ＢＡＲＣ）３６を用いて、イオン阻止性能を持たせることができる。この場合には、ＢＡＲＣ３６膜厚は、注入するイオンの投影飛程と投影飛程の標準偏差の３倍との和（Ｒｐ＋３ｄＲｐ）以上の厚さに設定する。通常、ＢＡＲＣ３６の膜厚は、反射防止性能から決定される。図１０（ｂ）に示したように、ＢＡＲＣ３６の膜厚によって反射光強度は周期的に変動する。一般に、反射光強度が低く、ＢＡＲＣ３６の膜厚変動による反射光強度の変化が小さい谷の部分のＢＡＲＣ膜厚が選択される。さらに、感光性樹脂膜をマスクとしてＢＡＲＣ３６をエッチングしなければならないため、ＢＡＲＣ膜厚は、最初の谷の部分に設定されることが一般的である。これらを考慮して、ＢＡＲＣ膜厚は、図１０（ｂ）の反射光強度が谷になる膜厚のうちで、（Ｒｐ＋３ｄＲｐ）以上の最も薄い膜厚に設定される。したがって、ＢＡＲＣエッチング時の感光性樹脂膜とＢＡＲＣのエッチング選択比を大きくできるＢＡＲＣ材料を選択し、反射防止効果があり、かつ（Ｒｐ＋３ｄＲｐ）以上となるようにＢＡＲＣ膜厚を設定すれば、上記の２層のイオン阻止膜３０に代えて、単層のＢＡＲＣ３６をイオン阻止膜として使用することができる。
変形例２では、図１１（ａ）に示したように、ＢＡＲＣ３６の下層にイオン阻止膜３８を設けることができる。この場合にはイオン阻止膜３８からの反射光強度も考慮して、反射光強度が谷となるＢＡＲＣ３６の膜厚とイオン阻止膜３８の膜厚との組み合せを決定する。一方、イオン阻止膜３８の膜厚は、ＢＡＲＣ３６とイオン阻止膜３８との積層構造での注入するイオンの投影飛程を計算して、イオン阻止膜３８中で注入イオン２８が停止する膜厚に設定する。さらに、エッチング特性を考慮して、感光性樹脂膜１０，２０とＢＡＲＣ３６との選択比、ＢＡＲＣ３６とイオン阻止膜３８との選択比、イオン阻止膜３８と被処理膜５、例えば、ＳｉＯ２膜との選択比が、それぞれ大きくなるように材料を選択する。
変形例３では、ＢＡＲＣを必要としないパターンにおいて、図１１（ｂ）に示したように、ＢＡＲＣ３６を用いずに単層のイオン阻止膜３８を感光性樹脂膜１０と被処理膜５との間に設けることができる。この場合にはイオン阻止膜３８の膜厚を注入するイオン２８の投影飛程Ｒｐを考慮して、（Ｒｐ＋３ｄＲｐ）以上に設定する。
なお、イオンの飛程はイオンが注入される材料に依存するため、イオン阻止膜の材料によりＲｐやｄＲｐは変化する。
上記の実施形態では、ＰＡＣプロセスを例に、感光性樹脂膜パターンの形成を説明してきたが、感光性樹脂膜パターンの形成方法は、ＰＡＣプロセスに限定されない。本発明は、感光性樹脂膜を積層してパターンを形成する際に、第１の感光性樹脂膜パターンを不溶化した感光性樹脂膜に変換することが目的であり、他のパターンにも適用することが可能である。
変形例４は、図１２に示したように、直交する２層のラインアンドスペースパターンを重ねて、格子点状に配置された開口パターンを形成する例である。この場合には、第１の感光性樹脂膜１０のラインアンドスペースパターンを形成後に、本発明を適用して第１の感光性樹脂膜パターンを不溶化した感光性樹脂膜１０Ａに変換することができる。
さらに、密なコンタクトホールばかりではなく、一方が密であり、他方が疎である一列に並んだコンタクトホールを形成する際にも、本発明を適用することができる。密なラインアンドスペースパターンを第１の感光性樹脂膜で形成し、孤立スペースを第２の感光性樹脂膜で形成する。この方法は、一列に並んだコンタクトホールを形成する際に、一回で形成する方法よりもより微細なパターンを広いマージンで形成できるという利点がある。
さらに、レベンソンマスクを用いて下層の周期的なラインアンドスペースパターンを形成した後、上層に不要なパターンを覆う感光性樹脂膜パターンを形成して孤立スペースを形成する方法においても、下層の周期的なラインアンドスペース感光性樹脂膜パターンを不溶化した感光性樹脂膜に変換するために本発明を適用することができる。
イオン注入の際のイオンの投影飛程を計算する方法は、種々の方法が知られており、本発明は、これらの種々の計算方法を利用できる。例えば、イオンの投影飛程分布をガウス分布で近似する方法、モンテカルロシミュレーションによる方法等である。これらの方法により計算された投影飛程を用いて、感光性樹脂膜を不溶化された感光性樹脂膜に変換するためのイオン注入条件を求める、若しくは、イオン阻止膜の膜厚を求めることができる。
また、イオンの投影飛程計算ソフトを用いて、使用するイオン種、感光性樹脂膜や下層反射防止膜、イオン阻止膜等の材料及び構造を入力し、イオン注入条件、及び／又はそれぞれの膜厚を求められるようにすれば、簡便にイオン注入の条件を算出することができる。
本発明に使用するイオン注入装置は、半導体基板にドーパントを注入する目的の従来のイオン注入装置より機能を限定することができる。従来のイオン注入装置は、基本的に、イオンを発生させるイオン源、発生したイオンのうち所望のイオンを選択するマスアナライザ、イオンを加速するアクセレレータ、イオンをウェーハ上に均一に注入するスキャン部分、ウェーハを設置するエンドステーションを具備する。さらに、使用するイオン種によって除害装置が必要になる。しかし、本発明の感光性樹脂膜を不溶化された感光性樹脂膜に変換する目的であれば、イオン種は、感光性樹脂膜中に残存しない不活性ガスイオン、Ｈｅ+、Ａｒ+、Ｘｅ+、Ｋｒ+等に限定される。しかも、これらのうち１種類のイオンを照射できれば良く、イオン源は不活性ガス用を用意すれば充分である。したがって、ガス種によっては必要になる除害装置も不要になる。さらにイオン種を固定すれば、イオンを選択するためのマスアナライザも不要である。したがって、簡略化したイオン注入装置を使用することができ、コストを削減することができる。さらに、この装置に上記のイオン注入条件算出ソフトを組み込めば、イオン注入条件の決定及びイオン注入を容易に行うことができる。
このように、本発明により単層感光性樹脂膜では形成できない微細パターンを広いマージンで形成する多層レジスト（感光性樹脂）膜パターン形成方法及びこの感光性樹脂膜パターンを使用する半導体装置のパターン形成方法を提供することができる。
本発明は、上記の実施形態に限定されることなく、本発明の精神及び範囲から逸脱しないで、種々の変形を行って実施することができる。それゆえ、本発明は、ここに開示された実施形態に制限することを意図したものではなく、発明の趣旨を逸脱しない範囲において他の実施形態にも適用でき、広い範囲に適用されるものである。
図１は、本発明の第１の実施形態したがった２層の感光性樹脂膜を用いた感光性樹脂膜パターンの形成方法の一例を説明するため示す図であり、図１（ａ）は下層の感光性樹脂膜パターンの平面図、図１（ｂ）は下層の感光性樹脂膜パターンの断面図、図１（ｃ）は上層の感光性樹脂膜パターンを形成した平面図である。 図２は、注入されたイオンが感光性樹脂膜中でエネルギーを失う状態を説明する図である。 図３は、注入されたイオンの飛程分布を示す図である。 図４は、本発明の第１の実施形態にしたがって感光性樹脂膜に注入されたＡｒ＋イオンの投影飛程及び投影飛程とその標準偏差の３倍との和の加速電圧による変化を示す図である。 図５は、イオン注入の加速電圧と不溶化された感光性樹脂膜パターンとの関係を説明するために示す断面図であり、図５（ａ）は、加速電圧が低い場合の第１の感光性樹脂膜、図５（ｂ）は、加速電圧が低い場合の２層の感光性樹脂膜パターン、図５（ｃ）は、加速電圧が高い場合の第１の感光性樹脂膜、図５（ｄ）は、加速電圧が高い場合の２層の感光性樹脂膜パターンを示す。 図６は、第１の実施形態にしたがって形成された感光性樹脂膜パターンを用いて半導体装置のパターン形成を説明するために示す工程フロー図である。 図７は、従来技術の下層反射防止膜を用いた感光性樹脂膜パターンの問題点を説明するために示す断面図である。 図８は、本発明の第２の実施形態を説明するために示す感光性樹脂膜パターンの断面図である。 図９は、第２の実施形態にしたがって形成された感光性樹脂膜パターンを用いて半導体装置のパターン形成を説明するために示す工程フロー図である。 図１０は、本発明の変形例１を説明するために示す図であり、図１０（ａ）は、感光性樹脂膜パターンの断面構造の一例を示し、図１０（ｂ）は、ＢＡＲＣの膜厚と反射光強度との関係を示す図である。 図１１は、本発明の他の変形例を説明するために示す図であり、図１１（ａ）は、変形例２の感光性樹脂膜パターンの断面構造の一例を示し、図１１（ｂ）は、変形例３の感光性樹脂膜パターンの断面構造の一例を示す図である。 図１２は、本発明の変形例４を説明するために示す平面図である。
符号の説明
１…半導体基板，５…被処理膜，１０…第１の感光性樹脂膜，１０Ａ…不溶化された第１の感光性樹脂膜，２０…第２の感光性樹脂膜，２５…２層感光性樹脂膜パターン，２８…注入したイオン，３０…イオン阻止膜，３２…ＳＯＧ膜，３４…スピンオンカーボン膜，３６…下層反射防止膜（ＢＡＲＣ），３８…イオン阻止膜。

Claims (5)

  1. 半導体基板の上方に被処理膜を形成する工程と、
    前記被処理膜上に第１の感光性樹脂膜からなる第１のパターンを形成する工程と、
    前記第１のパターンを形成した第１の感光性樹脂膜に注入するイオンの投影飛程と投影飛程の標準偏差の３倍との和が前記第１の感光性樹脂膜の膜厚より大きくなるようにイオン注入する工程と、
    前記イオン注入された第１の感光性樹脂膜上に第２の感光性樹脂膜からなる第２のパターンを形成する工程と
    を具備することを特徴とする、感光性樹脂膜パターン形成方法。
  2. 前記注入イオンの投影飛程と投影飛程の標準偏差の３倍との和が前記第１の感光性樹脂膜の膜厚より大きくなるようにすることは、前記イオンの投影飛程を前記第１の感光性樹脂膜の膜厚より大きくなるようにすることであることを特徴とする請求項１に記載の感光性樹脂膜パターン形成方法。
  3. 前記第１の感光性樹脂膜を形成する前に、前記被処理膜上にイオン阻止膜を形成する工程を具備し、
    前記イオン阻止膜は、前記注入イオンが前記被処理膜に到達しない膜厚を有することを特徴とする、請求項１又は２に記載の感光性樹脂膜パターン形成方法。
  4. 前記イオン阻止膜の膜厚は、前記注入イオンの投影飛程と投影飛程の標準偏差の３倍との和よりも大きいことを特徴とする、請求項３に記載の感光性樹脂膜パターン形成方法。
  5. 半導体基板の上方に被処理膜を形成する工程と、
    前記被処理膜上に第１の感光性樹脂膜からなる第１のパターンを形成する工程と、
    前記第１のパターンを形成した第１の感光性樹脂膜に注入するイオンの投影飛程と投影飛程の標準偏差の３倍との和が前記第１の感光性樹脂膜の膜厚より大きくなるようにイオン注入する工程と、
    前記イオン注入された第１の感光性樹脂膜上に第２の感光性樹脂膜からなる第２のパターンを形成する工程と
    前記第１及び第２のパターンを形成した前記第１及び第２の感光性樹脂膜をマスクとして、前記被処理膜をパターニングする工程と
    を具備することを特徴とする、半導体装置のパターン形成方法。
JP2006137982A 2006-05-17 2006-05-17 半導体装置製造におけるパターン形成方法 Expired - Fee Related JP4745121B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006137982A JP4745121B2 (ja) 2006-05-17 2006-05-17 半導体装置製造におけるパターン形成方法
US11/798,724 US7749687B2 (en) 2006-05-17 2007-05-16 Pattern forming method used in semiconductor device manufacturing and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006137982A JP4745121B2 (ja) 2006-05-17 2006-05-17 半導体装置製造におけるパターン形成方法

Publications (2)

Publication Number Publication Date
JP2007310086A true JP2007310086A (ja) 2007-11-29
JP4745121B2 JP4745121B2 (ja) 2011-08-10

Family

ID=38712360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006137982A Expired - Fee Related JP4745121B2 (ja) 2006-05-17 2006-05-17 半導体装置製造におけるパターン形成方法

Country Status (2)

Country Link
US (1) US7749687B2 (ja)
JP (1) JP4745121B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008185970A (ja) * 2007-01-31 2008-08-14 Renesas Technology Corp パターンの形成方法、電子デバイスの製造方法および電子デバイス
CN101944475A (zh) * 2009-07-06 2011-01-12 索尼公司 制造半导体器件的方法及图案形成方法
WO2014057734A1 (ja) * 2012-10-09 2014-04-17 日本電気株式会社 配線形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
KR100933854B1 (ko) * 2008-01-14 2009-12-24 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
US7713818B2 (en) * 2008-04-11 2010-05-11 Sandisk 3D, Llc Double patterning method
US20090263751A1 (en) * 2008-04-22 2009-10-22 Swaminathan Sivakumar Methods for double patterning photoresist
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
JP2010027978A (ja) * 2008-07-23 2010-02-04 Toshiba Corp パターン形成方法
US8026178B2 (en) 2010-01-12 2011-09-27 Sandisk 3D Llc Patterning method for high density pillar structures
JP6002056B2 (ja) 2013-02-18 2016-10-05 株式会社東芝 ガイドパターンデータ補正方法、プログラム、及びパターン形成方法
CA2929915C (en) 2015-05-15 2018-10-09 Apache Corporation Pressure swing adsorption process for enhanced separation of lighter from heavier species

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133629A (ja) * 1986-11-26 1988-06-06 Nec Corp 集積回路装置の製造方法
JPH08153714A (ja) * 1994-09-30 1996-06-11 Sanyo Electric Co Ltd エッチング方法及び半導体装置の製造方法
JPH11135425A (ja) * 1997-08-13 1999-05-21 Sony Electron Inc フォトレジスト材料層の硬化方法
JP2000195789A (ja) * 1998-12-29 2000-07-14 Samsung Electronics Co Ltd 半導体素子の製造方法
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003133295A (ja) * 2001-06-28 2003-05-09 Hynix Semiconductor Inc フォトレジストパターンをマスクに利用するエッチング方法
JP2004179254A (ja) * 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
JP2004348141A (ja) * 2003-05-22 2004-12-09 Taiwan Semiconductor Manufacturing Co 水溶性ネガ型フォトレジスト

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664011B2 (en) 2001-12-05 2003-12-16 Taiwan Semiconductor Manufacturing Company Hole printing by packing and unpacking using alternating phase-shifting masks
US7560197B2 (en) 2004-02-23 2009-07-14 Kabushiki Kaisha Toshiba Mask pattern data producing method, patterning method, reticle correcting method, reticle manufacturing method, and semiconductor apparatus manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133629A (ja) * 1986-11-26 1988-06-06 Nec Corp 集積回路装置の製造方法
JPH08153714A (ja) * 1994-09-30 1996-06-11 Sanyo Electric Co Ltd エッチング方法及び半導体装置の製造方法
JPH11135425A (ja) * 1997-08-13 1999-05-21 Sony Electron Inc フォトレジスト材料層の硬化方法
JP2000195789A (ja) * 1998-12-29 2000-07-14 Samsung Electronics Co Ltd 半導体素子の製造方法
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003133295A (ja) * 2001-06-28 2003-05-09 Hynix Semiconductor Inc フォトレジストパターンをマスクに利用するエッチング方法
JP2004179254A (ja) * 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
JP2004348141A (ja) * 2003-05-22 2004-12-09 Taiwan Semiconductor Manufacturing Co 水溶性ネガ型フォトレジスト

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008185970A (ja) * 2007-01-31 2008-08-14 Renesas Technology Corp パターンの形成方法、電子デバイスの製造方法および電子デバイス
CN101944475A (zh) * 2009-07-06 2011-01-12 索尼公司 制造半导体器件的方法及图案形成方法
US8445183B2 (en) 2009-07-06 2013-05-21 Sony Corporation Method of manufacturing semiconductor device and pattern formation method
WO2014057734A1 (ja) * 2012-10-09 2014-04-17 日本電気株式会社 配線形成方法
US9245789B2 (en) 2012-10-09 2016-01-26 Nec Corporation Method for forming wiring
JPWO2014057734A1 (ja) * 2012-10-09 2016-09-05 日本電気株式会社 配線形成方法

Also Published As

Publication number Publication date
US7749687B2 (en) 2010-07-06
JP4745121B2 (ja) 2011-08-10
US20070269746A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4745121B2 (ja) 半導体装置製造におけるパターン形成方法
JP5716026B2 (ja) 基板のパターニング方法及びそのシステム
JP4427562B2 (ja) パターン形成方法
US9760008B2 (en) Direct current superposition freeze
KR100891247B1 (ko) 반도체 소자의 패턴 형성 방법
JP2004134553A (ja) レジストパターンの形成方法及び半導体装置の製造方法
JP6370139B2 (ja) Ｆｉｎｆｅｔ構造のドーパント注入方法
TW201919128A (zh) 半導體裝置的製作方法
KR20190064504A (ko) 리소그래피 패터닝을 위한 이온 주입에 의한 반사방지 코팅
JP2012208350A (ja) レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法
US9268228B2 (en) Techniques for patterning a substrate
JP4389242B2 (ja) フォトレジストパターンをマスクに利用するエッチング方法
US8597530B2 (en) Method of forming semiconductor device
US8241512B2 (en) Ion implantation mask forming method
JP2001358061A (ja) 半導体装置の製造方法
KR20110119896A (ko) 비휘발성 메모리 장치 제조 방법
KR20130124149A (ko) 이온 주입을 사용하는 기판 패턴화된 특징부들의 수정 방법 및 시스템
KR100653534B1 (ko) 포토레지스트막패턴 형성방법 및 이를 이용한 미세패턴형성방법
KR102545448B1 (ko) 오정렬 에러 보호를 포함하는 패터닝 방법
JP2010156819A (ja) 半導体装置の製造方法
CN114420629A (zh) 半导体结构及其制作方法
US6518196B2 (en) Method of manufacturing semiconductor device
Smith et al. Incorporation of direct current superposition as a means for high quality contact and slotted contact structures utilizing litho-freeze-litho-etch
KR20020043961A (ko) 반도체소자의 미세패턴 제조방법
JP2001265011A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees