JPWO2014057734A1 - 配線形成方法 - Google Patents

配線形成方法 Download PDF

Info

Publication number
JPWO2014057734A1
JPWO2014057734A1 JP2014540776A JP2014540776A JPWO2014057734A1 JP WO2014057734 A1 JPWO2014057734 A1 JP WO2014057734A1 JP 2014540776 A JP2014540776 A JP 2014540776A JP 2014540776 A JP2014540776 A JP 2014540776A JP WO2014057734 A1 JPWO2014057734 A1 JP WO2014057734A1
Authority
JP
Japan
Prior art keywords
layer
wiring
film
insulating film
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014540776A
Other languages
English (en)
Other versions
JP6056868B2 (ja
Inventor
岡本　浩一郎
浩一郎 岡本
宗弘 多田
宗弘 多田
波田　博光
博光 波田
阪本　利司
利司 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2014057734A1 publication Critical patent/JPWO2014057734A1/ja
Application granted granted Critical
Publication of JP6056868B2 publication Critical patent/JP6056868B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本発明の課題は、ポイゾニングガス発生を抑制し配線パターンの解像不良を解消することで、所望の配線層構造を形成し、特性歩留まりを改善した機能素子を提供することにある。本発明の半導体基板上に形成された銅多層配線の形成方法では、層間絶縁膜の一部にビアホールが形成され、ビアホール内にはＳＯＣ層が埋め込まれた基板上に、基板に近い方から順に、少なくともＳＯＣ層と、ＳＯＧ層と、ＳｉＯ２層と、化学増幅型レジストが積層された多層レジスト構造を形成して、所定のレジストパターンを形成し、前記レジストパターンをマスクにエッチングを行い、配線層およびビアプラグのパターンを形成し、前記パターンに配線層およびビアプラグを形成する。

Description

本発明は配線形成方法に関するものである。
半導体デバイス（特にシリコンデバイス）は、微細化（スケーリング則：Ｍｏｏｒｅの法則）によってデバイスの集積化・低電力化が進められ、３年４倍のペースで開発が進められてきた。近年、ＭＯＳＦＥＴのゲート長は２０ｎｍ以下となり、リソグラフィプロセスの高騰（装置価格およびマスクセット価格）、およびデバイス寸法の物理的限界（動作限界・ばらつき限界）により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。
半導体装置上の銅多層配線内部に形成される機能素子としては、例えば抵抗変化型不揮発素子（以下「抵抗変化素子」という。）やキャパシタ（容量素子）等がある。
ロジックＬＳＩ上に混載するキャパシタとしては、エンベデッドＤＲＡＭや、デカップリングキャパシタなどがある。これらのキャパシタを銅配線上に搭載することで、キャパシタの大容量化や小面積化を実現可能になる。
ゲートアレイとスタンダードセルの中間的な位置づけとしてＦＰＧＡと呼ばれるデバイスが開発されている。これは顧客自身がチップの製造後に任意の回路構成を行うことを可能とするものである。プログラマブル素子として、抵抗変化素子等を配線接続部に介在させ、顧客自身が任意に配線の電気的接続をできるようにしたものである。このような半導体装置を用いることで、回路の自由度を向上させることができる。
抵抗変化素子としては、金属酸化物を用いたＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）や、固体電解質を用いた固体電解質スイッチ素子などがある。
抵抗変化素子は下部電極と上部電極によって抵抗変化層を挟んだ３層構造を有しており、両電極間に電圧を印加することで抵抗変化層の抵抗変化が生じる現象を利用している。既に１９５０〜６０年代から、このような電圧の印加により抵抗変化が生じる現象について研究されており、現在までにさまざまな金属酸化物を用いた抵抗変化層３における抵抗変化現象が報告されている。例えば、非特許文献１および２には、酸化ニッケル（ＮｉＯ）を用いた抵抗変化素子が報告されている（非特許文献１、２）。
抵抗変化層として固体電解質を用いた固体電解質スイッチ素子の研究についても、１９９０年代後半からいくつか報告されており、さまざまな固体電解質材料による抵抗変化現象が確認されている。例えば、非特許文献３および４には、カルコゲナイド化合物を用いた抵抗変化現象が報告されている（非特許文献３、４）。また、これらを半導体装置上の銅多層配線内部に形成する手法についても知られている。例えば、特許文献１および非特許文献５では、ＣＭＯＳ基板上の銅多層配線層内部に作製した固体電解質スイッチ素子が報告されている（特許文献１、非特許文献５）。
固体電解質スイッチ素子とは、固体電解質を２つの電極で挟んだ構造を有する素子であり、例えば一方の電極に負電圧を印加すると、他方の電極を構成する金属原子がイオン化して固体電解質中に溶出し、金属架橋が形成される。この金属架橋により２つの電極が電気的に接続されることで、スイッチが低抵抗のオン状態に変化する。一方で上記オン状態において一方の電極に正電圧を印加すると、前記金属架橋が固体電解質中へ溶解し、２つの電極が電気的に絶縁されることで、スイッチが高抵抗のオフ状態に変化する。このように固体電解質スイッチ素子はこのオン状態とオフ状態の間を不揮発で、かつ繰り返し切り替える動作が可能であり、この特性を利用することで不揮発性メモリあるいは不揮発性スイッチへの応用が可能になる。
ここで、近年では半導体デバイスのさらなる高集積化および微細化が求められており、微細化に伴う配線抵抗および配線間容量の増大を抑制するためにＣｕ／低誘電率（ｌｏｗ−ｋ）配線層が用いられているが、この配線層中へ固体電解質スイッチ素子などの各種ＢＥＯＬ（Ｂａｃｋ Ｅｎｄ Ｏｆ Ｌｉｎｅ）デバイスを搭載するには、多層配線形成のプロセス温度をできるだけ低くすることが好ましい。しかしながら、このプロセス低温化に伴い、ビアファーストデュアルダマシンプロセスにおいて、ＢＥＯＬデバイスの上部電極上に開口したビアホールを介して発生するポイゾニングガスの発生が増加し、ビアホール開口後の配線露光の際に、塗布したフォトレジスト（ＰＲ）に含まれる化学増幅材が失活化され、その結果、配線パターンの解像不良を生じるという課題を有していた。
一方、これらのポイゾニング現象を防ぐ手法として、従来、多層レジストプロセスが用いられてきた。例えば、Ｓｐｉｎ−ｏｎ−Ｇｌａｓｓ（ＳＯＧ）層、あるいはＳｉＯ２層をポイゾニングガスのブロック層として挿入する手法が知られている。従来のデュアルダマシン配線溝露光技術としては、基板から近い順にＳｐｉｎ−ｏｎ−Ｃａｒｂｏｎ（ＳＯＣ）／ＳＯＧ／反射防止膜（ＢＡＲＣ，Ｂｏｔｔｏｍ Ａｎｔｉ Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）／ＰＲ、ＳＯＣ／ＳｉＯ２／ＢＡＲＣ／ＰＲなどの多層レジスト構造を用いたパターニング手法が知られている。しかしながら、さらなる微細配線パターンを形成するために、レジストの薄膜化も進んでおり、低温化とともにブロック層の膜厚（ＳＯＧやＳｉＯ２）を薄くする必要が生じており、その結果、ポイゾニングガス発生の十分な抑制は困難となっている。
また、ブロック層としてＳＯＧ層よりもＳｉＯ２層を用いた方がブロック性に優れるが、ＳｉＯ２層を用いた場合には、ＳＯＣ層と密着性が低く剥離が生じやすいという問題を有していた。
さらに、目ずれなどが生じた場合には、上層レジスト（ブロック層より上のレジスト層）のみをＯ２アッシングや有機溶剤などにより、剥離・除去してから、再度上層レジストを塗布して露光・現像処理を行う手法が用いられる。しかし、低温で形成したＳＯＧ膜やＳｉＯ２膜のブロック膜はＯ２アッシング処理によって屈折率が変化したり、有機溶剤によってブロック膜が剥がれたりするという問題を有していた。
一方、配線パターンの解像不良を解消する他の手法としては、ビアホールの面積当たりの個数を増やしポイゾニングガス発生を分散させる手法や、ビア底のエッチストップ層を２層構造にするなどの手法が知られている。しかしながら、銅多層配線内部にＢＥＯＬデバイスを形成するにあたっては、配線層構造はデバイス特性を優先して設計する必要があり、配線層構造によらないポイゾニング解決策が望まれていた。
特許文献２には、三層レジスト構造において、先述のＯ２アッシングおよび有機溶剤を用いた洗浄によるブロック層の劣化を防止する手法として、ブロック層として低温ＣＶＤ法により成膜したＴＥＯＳ層を用いる技術が開示されている（特許文献２）。
また、特許文献３には、三層レジスト構造において、ＳＯＣ層と上層のブロック層とのドライエッチング選択比を向上する目的で、ブロック層として高密度プラズマを用いたＣＶＤ法により成膜したＳｉＯ２層あるいはＳｉ３Ｎ４層を用いる技術が開示されている（特許文献３）。
特開２０１１−０９１３１７号公報 特許第４５７１８８０号明細書 特開平７−１８３１９４号公報
Ｊ．Ｆ．Ｇｉｂｂｏｎｓ，ｅｔ ａｌ．，"Ｓｗｉｔｃｈｉｎｇ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ ＮｉＯ ｆｉｌｍｓ"Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ Ｖｏｌ．７，ｐ．７８５−７９０，１９６４ Ｄ．Ｃ．Ｋｉｍ，ｅｔ ａｌ．，"Ｅｌｅｃｔｒｉｃａｌ ｏｂｓｅｒｖａｔｉｏｎｓ ｏｆ ｆｉｌａｍｅｎｔａｒｙ ｃｏｎｄｕｃｔｉｏｎｓ ｆｏｒ ｔｈｅ ｒｅｓｉｓｔｉｖｅ ｍｅｍｏｒｙ ｓｗｉｔｃｈｉｎｇ ｉｎ ＮｉＯ ｆｉｌｍｓ"Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏｌ．８８，ｐ．２０２１０２，２００６ Ｍ．Ｎ．Ｋｏｚｉｃｋｉ，ｅｔ ａｌ．，"Ｉｎｆｏｒｍａｔｉｏｎ ｓｔｏｒａｇｅ ｕｓｉｎｇ ｎａｎｏｓｃａｌｅ ｅｌｅｃｔｒｏｄｅｐｏｓｉｔｉｏｎ ｏｆ ｍｅｔａｌ ｉｎ ｓｏｌｉｄ ｅｌｅｃｔｒｏｌｙｔｅｓ"Ｓｕｐｅｒｌａｔｔｉｃｅｓ ａｎｄ Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅｓ Ｖｏｌ．３４，ｐ．４５９−４６５，２００３ Ｒ．Ｗａｓｅｒ，ｅｔ ａｌ．，"Ｎａｎｏｉｏｎｉｃｓ−ｂａｓｅｄ ｒｅｓｉｓｔｉｖｅ ｓｗｉｔｃｈｉｎｇ ｍｅｍｏｒｉｅｓ"Ｎａｔｕｒｅ Ｍａｔｅｒｉａｌｓ Ｖｏｌ．６，ｐ．８３３−８４０，２００７ Ｍ．Ｔａｄａ ｅｔ．ａｌ．，"Ｈｉｇｈｌｙ ｓｃａｌａｂｌｅ ｎｏｎｖｏｌａｔｉｌｅ ＴｉＯｘ／ＴａＳｉＯｙ ｓｏｌｉｄ−ｅｌｅｃｔｒｏｌｙｔｅ ｃｒｏｓｓｂａｒ ｓｗｉｔｃｈ ｉｎｔｅｇｒａｔｅｄ ｉｎ ｌｏｃａｌ ｉｎｔｅｒｃｏｎｎｅｃｔ ｆｏｒ ｌｏｗ ｐｏｗｅｒ ｒｅｃｏｎｆｉｇｕｒａｂｌｅ ｌｏｇｉｃ"ＩＥＥＥ ＩＥＤＭ Ｔｅｃｃｈｎｉａｌ Ｄｉｇｅｓｔ，ｐ．４９３−４９６，２００９
しかしながら、特許文献２の技術を用いた場合においても、下層からのポイゾニングガスを十分にブロックすることは困難であった。
また、特許文献３の技術を用いた場合には、高密度プラズマを用いたＳｉＯ２層あるいはＳｉ３Ｎ４層を成膜時に、下層のＳＯＣ層表面がエッチングされてしまうため、いわゆるビアホール内にＳＯＣ層を埋め込んで平坦化するビアファーストプロセスの要求に応えられなかった。
そのため、配線層構造によらずにポイゾニングガス発生を抑制する有効な手段は無いのが現状であった。
本発明は、上述したような技術が有する問題点を解決するためになされたものであり、ポイゾニングガス発生を抑制し配線パターンの解像不良を解消することで、所望の配線層構造を形成し、特性歩留まりを改善した機能素子を形成可能な配線形成方法を提供することを目的とする。
上記の課題を解決するため、本発明の第１の態様は、層間絶縁膜の一部にビアホールが形成され、ビアホール内にはＳＯＣ層が埋め込まれた基板上に、基板に近い方から順に、少なくともＳＯＣ層と、ＳＯＧ層と、ＳｉＯ２層と、化学増幅型レジストが積層された多層レジスト構造を形成して、所定のレジストパターンを形成し、前記レジストパターンをマスクにエッチングを行い、配線層およびビアプラグのパターンを形成し、前記パターンに配線層およびビアプラグを形成することを特徴とする配線形成方法である。
本発明によれば、配線露光の際に、ビアホールを有する半導体基板上に、前記多層レジスト構造を形成することで、ポイゾニングガスの発生を抑制し、所定の配線パターンを露光することができる。これにより形成された配線およびビアに接続して形成した固体電解質スイッチなどの機能素子の特性歩留まりを改善することができる。
図１は本実施形態に係る半導体基板上の多層配線層の製造方法を説明するための断面図である。
図２は本実施形態に係る半導体基板上の多層配線層の製造方法を説明するための断面図である。
図３は本実施形態に係る半導体基板上の多層配線層の製造方法を説明するための断面図である。
図４は本実施形態に係る半導体基板上の多層配線層の製造方法を説明するための断面図である。
図５は本実施形態に係る半導体基板上の多層配線層の製造方法を説明するための断面図である。
図６は本実施形態に係る半導体基板上の多層配線層の製造方法を説明するための断面図である。
図７は本実施形態に係る半導体基板上の多層配線層の製造方法を説明するための断面図である。
図８は本実施形態に係る半導体基板上の多層配線層の構成を模式的に示した部分断面図である。
図９は抵抗変化素子断面の模式図である。
図１０は固体電解質スイッチ素子の動作を説明するための模式図である。
図１１は抵抗変化素子として、固体電解質スイッチ素子を用いた場合の電流―電圧特性を模式的に示した図である。
図１２は本実施形態に係る半導体基板上の多層配線層内部に形成した２端子型固体電解質スイッチ素子の構成を模式的に示した断面図である。
図１３は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図１４は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図１５は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図１６は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図１７は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図１８は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図１９は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図２０は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図２１は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図２２は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図２３は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図２４は図１２に示した固体電解質スイッチ素子の製造方法を説明するための断面図である。
図２５は本実施形態に係るＣＭＯＳデバイス基板上の多層配線層内部に形成した３端子型固体電解質スイッチ素子の構成を模式的に示した部分断面図である。
図２６は本実施形態に係る配線形成方法の概略を示すフロー図である。
以下、図面に基づいて本発明に好適な実施形態を詳細に説明する。
本発明の実施の形態について詳細に説明する前に、本願における用語の意味を説明する。
半導体基板とは、半導体装置が構成された基板や、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎｏｎ Ｉｎｓｕｌａｔｏｒ）基板やＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板などの基板も含む。
プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨したりすることで平坦化を行う。
バリアメタルとは、配線を構成する金属元素が層間絶縁膜や下層へ拡散することを防止するために、配線の側面および底面を被覆する、バリア性を有する導電性膜を示す。例えば、配線を構成する材料がＣｕを主成分とする金属である場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜が使用される。これらの膜は、ドライエッチング加工が容易であり、従来のＬＳＩ製造プロセスとの整合性が良い。
バリア絶縁膜とはＣｕ配線の上面に形成され、Ｃｕの酸化や絶縁膜中へのＣｕの拡散を防ぐ機能、および加工時にエッチングストップ層としての役割を有する。例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、あるいはこれらの積層膜などが用いられている。
本発明では、半導体基板上に銅多層配線を形成する際に、少なくとも低誘電率膜あるいは窒素を含む絶縁膜から構成される層間絶縁膜の一部にビアホールを形成後、基板に近い方から順に、少なくともＳＯＣ層と高密度ＳｉＯ２層と、化学増幅型レジストが積層された多層レジスト構造を形成して、所定のレジストパターンを形成することを特徴とする。
ビアホール内にＳＯＣ層を埋め込むのは、ビアの粗密によって生じる段差を解消し、上層の露光におけるフォーカスマージンを確保するためである。
高密度ＳｉＯ２層をブロック層として用いることで、プロセス温度を低温化しつつ、ブロック層を薄膜化した場合にも効果的にポイゾニングガスの発生を抑制することができるようになる。さらに目ずれ発生時に上層レジストを剥離する際にブロック層の屈折率の変化や剥離を生じることがない。
ＳＯＣ層を成膜後、ＳｉＯ２層の成膜前にＳＯＧ層を挿入し、基板から近い順にＳＯＣ層／ＳＯＧ層／ＳｉＯ２層、とすることで、例えば高密度ＳｉＯ２層を成膜するために、高密度プラズマ源を用いた成膜におけるＳＯＣ層のエッチングを抑制することができる。
前記ビアホールの底部は、ＳｉＣＮ膜、あるいはＳｉＮ膜が露出しており、その下層がＴａ、Ｔｉ、あるいはそれらの窒素化合物であることを特徴とする。ビアホール底部が特に上記のような構造である場合、ドライエッチングによるビアホール形成時に、底部の絶縁膜を貫通し下層の金属膜表面が露出し、腐食しないよう、ドライエッチング条件を調節し、底部の絶縁膜を過度にエッチングせず厚く残す必要がある。しかしながら、ＳｉＣＮ層あるいはＳｉＮ層の底部の絶縁膜を厚く残すと、絶縁膜内部からのポイゾニングガス発生が増大し、配線パターンの露光不良の原因となる。したがって、ビアホールの底部が上記の構造である場合は、ビアホール形成後の基板上に、基板から近い順に、ＳＯＣ層／ＳＯＧ層／ＳｉＯ２層を有する多層レジスト構造を用いて、ポイゾニングガス発生を抑制し、配線パターンの解像不良を防止することができる。
前記ＳｉＯ２層は、密度が２．１ｇ／ｃｍ３以上の高密度ＳｉＯ２層であることが好ましい。この高密度ＳｉＯ２層を用いることで、その緻密な膜構造により下層からのポイゾニングガス発生を十分に抑制することができる。さらには、高密度化に伴いＳｉＯ２層の薄膜化を図ることができ、配線パターンの微細化にも対応することができる。
前記高密度ＳｉＯ２層は、電子密度が１０１０個／ｃｍ３以上の高密度プラズマ（ＨＤＰ）にて形成されることが好ましい。このようなＨＤＰを用いた化学気相堆積法（ＣＶＤ）によって、ＨＤＰを用いないプラズマＣＶＤ法に比べて、より低い基板温度、例えば２００℃においても、上記のような高い密度を有するＳｉＯ２層を堆積することができる。
前記高密度ＳｉＯ２層は、基板温度が２５０℃以下で形成されることが好ましい。これは、前記高密度ＳｉＯ２層を堆積中に、ＳＯＧ層下層のＳＯＣ層が熱分解するのを抑制するためである。これにより、所定の前記多層レジスト構造を形成することができる。また、前記高密度ＳｉＯ２層の成膜レートの観点から、基板温度は１５０℃以上であることがより好ましい。
高密度ＳｉＯ２膜を形成する手法として、Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ ＡｔｏｍｉｃＬａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ（ＰＥ−ＡＬＤ）法を用いても良い。ＡＬＤ法を用いて形成したＳｉＯ２膜はＳＯＣ層上に形成すると密着性が弱く、剥離を生じやすい。このため同じＳｉＯ成分を含むＳＯＧ層をＡＬＤ−ＳｉＯ２膜とＳＯＣ層との間に挿入した構造とすることで、密着性を確保することができるようになる。
前記ＳＯＧ層は、基板上に液体原料を塗布した後、熱処理を行うにより形成されることを特徴とする。このＳＯＧ層の形成方法によって、下層の前記ＳＯＣ層の膜質を劣化させることなく、ＳＯＧ層をＳＯＣ層上に形成することができる。これに加えて、例えば３００ｍｍ径の半導体基板においても、基板表面全体にわたり膜厚および膜質が均一なＳＯＧ層を、安価かつ高いスループットで形成することができる。
前記ＳＯＧ層と前記ＳｉＯ２層との合計膜厚は、１００ｎｍ以下であることが好ましい。これは、前記多層レジスト構造を構成する層のうち、前記ＳＯＧ層と前記ＳｉＯ２層は、多層レジスト構造下部の配線層のエッチング加工中に、前記ＳＯＣ層を残して全て同時に除去される必要があるためである。したがって、配線層の微細化に対応するために、前記ＳＯＧ層と前記ＳｉＯ２層との合計膜厚を１００ｎｍ以下に設定することで、前記ＳＯＧ層と前記ＳｉＯ２層を、配線層のエッチング処理中に同時に除去することができる。ここで、ＳｉＯ２層として前記高密度ＳｉＯ２層を用いることで、ポイゾニングガスの発生の十分な抑制性能を損なわずに、前記ＳＯＧ層と前記ＳｉＯ２層の合計膜厚を１００ｎｍ以下に薄膜化することができる。一方、ＳＯＧ層の塗布の膜厚均一性と再現性の確保、およびポイゾニングガス発生の十分な抑制性能という観点からは合計膜厚の下限は５０ｎｍである。
また、前記ＳＯＧ層の膜厚は１５ｎｍ〜６０ｎｍであり、前記ＳｉＯ２層の膜厚は３０ｎｍ〜８０ｎｍであることがより好ましい。ＳＯＧ層の膜厚を１５ｎｍ〜６０ｎｍとすることで、高密度ＳｉＯ２層堆積中におけるプラズマ雰囲気から、ＳＯＧ層下層のＳＯＣ層を効果的に保護することができる。その上の高密度ＳｉＯ２層の膜厚を３０ｎｍ〜８０ｎｍとすることで、ポイゾニングガス発生を十分に抑制することができる。さらに、ＳＯＧ層および高密度ＳｉＯ２層の膜厚をこのように設定することで、露光時の光干渉の影響を抑制しつつ、ＳＯＧ層とＳｉＯ２層を配線層のエッチング処理中に同時に除去できるため、高密度ＳｉＯ２層上に反射防止膜（ＢＡＲＣ）を挿入することなくＰＲ層を形成後、所望の微細配線パターンを露光形成することができる。なお、最も好ましい膜厚は、ＳＯＧ層の膜厚が４０ｎｍ、ＳｉＯ２層の膜厚が６０ｎｍである。
前記高密度プラズマは、少なくともシラン原料と、酸化性ガスとを含むことを特徴とする。また、少なくともシラン原料としてＳｉＨ４と、酸化性ガスとしてＮ２Ｏとを含むことが好ましく、さらに不活性ガスとしてＡｒを含むことがより好ましい。ＳｉＨ４およびＮ２Ｏを混合して用いることにより、副生成物を含まない均質なＳｉＯ２層を形成することができる。またＡｒは、前記高密度プラズマの発生を容易にし、かつ安定化させるために用いられる。半導体基板上にこれらのガスを含む高密度プラズマを発生させることで、緻密な構造の高密度ＳｉＯ２層を形成することができる。
以下、添付図面を用いて、本発明を実施するための第１の実施の形態について説明する。
本実施の形態の概要は図２６に示すとおりである、即ち、本実施の形態は、層間絶縁膜の一部にビアホールを有する半導体基板上に銅配線パターンを形成する方法であって、該半導体基板上に、基板に近い方から順に、少なくともＳＯＣ層と、ＳＯＧ層と、ＳｉＯ２層と、化学増幅型レジストが積層された多層レジスト構造を形成することで、所定のレジストパターンを形成し（図２６のＳ１）、レジストパターンをマスクにエッチングを行い、配線層およびビアプラグのパターンを形成し（図２６のＳ２）、形成したパターンに配線層およびビアプラグを形成する（図２６のＳ３）ことにより、配線パターン露光不良を改善することを特徴とする、機能素子製造用の配線形成方法に関するものである。
（第１の実施の形態）
図１〜図８は、半導体基板上に銅配線を製造する手順のうち、リソグラフィ、ドライエッチングにより、半導体基板上の層間絶縁膜の一部にビアホールを形成した後、その上部に本発明により多層レジスト構造を堆積し、目的の配線パターンをリソグラフィにより形成し、デュアルダマシンプロセスにより、ビアを介して下層配線と接続する銅配線を形成する一連の手順を説明するための断面図である。本実施形態において銅配線が形成される基板の構造は、図１に示すように半導体基板１０１と、層間絶縁膜１０２と、層間絶縁膜１０３と、キャップ絶縁膜１０４と、バリアメタル１０５と、第１の配線１０６と、バリア絶縁膜１０７と、ビアホール１１１とを有する。ここで言う半導体基板１０１は、半導体基板そのものであってもよく、基板表面に半導体素子（図示せず）が形成されている基板であってもよい。
また、ビアホール１１１は、図１に示すように、第１の配線１０６の上部に設けられた、ビア層間絶縁膜１０８と、層間絶縁膜１０９と、キャップ絶縁膜１１０を貫通して開口されており、ビアホール底がバリア絶縁膜１０７上となっているが、ビアホール底はバリア絶縁膜１０７の上面を一部エッチングし、バリア絶縁膜１０７中にあっても良い。
ここで層間絶縁膜１０２、１０３、１０９、ビア層間絶縁膜１０８、キャップ絶縁膜１０４および１１０はシリコン酸化膜でもよく、シリコン酸化膜よりも比誘電率の低いＳｉＯＣＨ膜などでも良いが、層間絶縁膜１０２を第１の配線１０６の形成のためのドライエッチング加工におけるエッチングストッパ層とする目的で、層間絶縁膜１０２、および１０３は互いに異なる材料を用いることが好ましい。同様の理由で、ビア層間絶縁膜１０８および層間絶縁膜１０９についても、互いに異なる材料を用いることが好ましい。また、層間絶縁膜１０２、および１０３、１０９およびビア層間絶縁膜１０８のいずれかは複数の絶縁膜を積層することで層間絶縁膜としても良い。例えば、層間絶縁膜１０２は膜厚３００ｎｍのシリコン酸化膜であり、層間絶縁膜１０３および１０９は膜厚１５０ｎｍのＳｉＯＣＨ膜であり、キャップ絶縁膜１０４および１１０は膜厚１００ｎｍのシリコン酸化膜であり、ビア層間絶縁膜１０８は１５０ｎｍのシリコン酸化膜である。
以上のような銅配線層の構造は、当該技術分野における一般的な手法を用いて作製することができる。
次に、層間絶縁膜の一部にビアホールが形成された基板表面において、図２に示すように、半導体基板１０１から近い順に、ＳＯＣ層１１２、ＳＯＧ層１１３、ＳｉＯ２層１１４およびフォトレジスト層１１５を有する多層レジスト構造１１６を堆積する。
ＳＯＣ層１１２は、ビアホール１１１中を埋め込み、さらにＳＯＣ層１１２上面が平滑になるように堆積される。ＳＯＣ層１１２は、例えば２００ｎｍである。ＳＯＣ層１１２を２００ｎｍ堆積することで、本形態におけるビアホール１１１を埋め込み、上面を平滑化することができる。
ＳｉＯ２層１１４は、薄膜化しつつ下層からのポイゾニングガス発生を十分に抑制する目的から、密度が２．１ｇ／ｃｍ３以上の高密度ＳｉＯ２層であることが好ましい。このような高密度ＳｉＯ２層は、電子密度が１０１０個／ｃｍ３以上の高密度プラズマを用いたＣＶＤ法にて形成することができる。高密度プラズマには、シラン原料としてＳｉＨ４と、酸化性ガスとしてＮ２Ｏと、高密度プラズマを安定化させるために、不活性ガスとしてＡｒを含む。この時、ＳＯＧ層１１３およびＳｉＯ２層１１４は、後述するキャップ絶縁膜１１０および層間絶縁膜１０９のエッチング処理中に全てエッチング除去される目的から、ＳＯＧ層１１３およびＳｉＯ２層１１４の合計膜厚を薄くする必要がある。また、ＳｉＯ２層成膜時のＳＯＣ層へのダメージ抑制、およびポイゾニングガス発生抑制の観点から、ＳＯＧ層１１３およびＳｉＯ２層１１４の膜厚は、例えばそれぞれ４０ｎｍ、６０ｎｍである。フォトレジスト層１１５は、後述する下層のＳｉＯ２層１１４およびＳＯＧ層１１３のドライエッチング処理中に保持され、かつ、さらにＳＯＣ層１１２のエッチング処理中に全てエッチング除去される必要がある。フォトレジスト層１１５の膜厚は、例えば、１２５ｎｍである。
ＳＯＧ層１１３は、回転させた基板上に有機シリカ原料を塗布した後、熱処理を行うにより形成することができる。熱処理温度は、例えば、２００℃である。これにより、下層のＳＯＣ層１１２の膜質の劣化を伴わずに、ＳＯＧ層１１３をＳＯＣ層１１２上に形成することができる。また、ＳＯＣ層１１２およびフォトレジスト層１１５は、当該技術分野における一般的な塗布手法によって形成することができる。
続いて、露光処理により、図３に示すように、フォトレジスト層１１５に所望の配線パターンを形成する。この露光処理は、例えば、一般的な液浸ＡｒＦ露光装置を用いて行うことができる。
続いて、ドライエッチングによって、図４に示すように、フォトレジスト層１１５をマスクとして、下層のＳｉＯ２層１１４、ＳＯＧ層１１３およびＳＯＣ層１１２の異方性エッチングを行う。ＳｉＯ２層１１４およびＳＯＧ層１１３のドライエッチングには、例えば、ＣＦ４およびＡｒを含むプラズマを用いることができ、ＳＯＣ層１１２のドライエッチングには、例えば、Ｏ２を含むプラズマを用いることができる。このドライエッチング処理により、フォトレジスト層１１５に形成された配線パターンを、下層のＳｉＯ２層１１４、ＳＯＧ層１１３およびＳＯＣ層１１２に転写することができる。また、このドライエッチング処理中に、フォトレジスト層１１５は全てエッチング除去されていることが好ましい。
さらに、引き続きドライエッチング処理によって、図５に示すように、ＳｉＯ２層１１４、ＳＯＧ層１１３およびＳＯＣ層１１２をマスクとして、下層のキャップ絶縁膜１１０および層間絶縁膜１０９の異方性エッチングを行う。キャップ絶縁膜１１０および層間絶縁膜１０９のドライエッチングには、例えば、ＣＦ４を含むプラズマを用いることができる。このドライエッチング処理により、所定の配線パターンを、キャップ絶縁膜１１０および層間絶縁膜１０９に形成することができる。また、このドライエッチング処理中に、ＳｉＯ２層１１４およびＳＯＧ層１１３は全てエッチング除去されていることが好ましい。
次に、アッシング処理によって、図６に示すように、キャップ絶縁膜１１０上およびビアホール１１１内に残っているＳＯＣ層１１２を除去する。このアッシング処理は、Ｏ２プラズマを用いることができるが、露出するビア層間絶縁膜１０８あるいは層間絶縁膜１０９にＳｉＯＣＨ膜を含む場合、Ｈ２およびＨｅを含むプラズマを用いることで、ＳｉＯＣＨ膜のＯ２プラズマによる変質を防止することができる。
次に、ビア層間絶縁膜をマスクとして、ビアホール１１１底部に露出しているバリア絶縁膜１０７をドライエッチング処理することにより、図７に示すように、第１の配線１０６の上面にまで達する開口部をバリア絶縁膜１０７に形成する。バリア絶縁膜１０７がＳｉＮ膜あるいはＳＩＣＮ膜である場合、ＣＦ４を含むプラズマを用いることでドライエッチングすることができる。
その後、配線溝およびビアホール１１１にバリアメタル１１７を介して金属を埋め込み、ＣＭＰにより余分な金属を除去し表面を平坦化することで、ビアプラグ１１８および第２の配線１１９を同時に形成する。第２の配線１１９の材料は、例えば、銅である。バリアメタル１１７は、第２の配線１１９およびビアプラグ１１８に含まれる金属がビア層間絶縁膜１０８、層間絶縁膜１０９、キャップ絶縁膜１１０へ拡散することを防止する、バリア性を有する導電性膜であり、第２の配線１１９およびビアプラグ１１８の側面および底面を被覆している。バリアメタル１１７の積層構造は、第２の配線１１９およびビアプラグ１１８を構成する材料が銅を主成分とする金属である場合には、例えば、ＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）である。
続いて、図８に示すように、第２の配線１１９を含むキャップ絶縁膜１１０上にバリア絶縁膜１２０を形成する。バリア絶縁膜１２０は、例えば、膜厚５０ｎｍのＳｉＣＮ膜である。
以上で説明した本発明の配線形成方法を実施することで、配線層の構造に依存せず、配線構造の電気特性のばらつきおよび歩留まりを改善することができる。
（第２の実施の形態）
第２の実施の形態においては、本発明の配線形成方法を用い、機能素子の一例として、半導体基板上の多層配線層内部に形成した２端子型固体電解質スイッチ素子およびその製造方法について、図９〜２４を参照しながら説明する。
まず、抵抗変化素子および抵抗変化素子の１つである固体電解質スイッチ素子の動作を簡単に説明する。図９は抵抗変化素子断面の模式図である。抵抗変化素子は第１電極１（下部電極）と第２電極２（上部電極）によって抵抗変化層３を挟んだ３層構造をとり、両電極間に電圧を印加することで抵抗変化が生じる現象を利用している。図１０および図１１は固体電解質スイッチ素子の動作を説明する模式図である。図１０（ａ）中の第２電極２に負電圧を印加すると、第１電極１を構成する金属原子６がイオン化して固体電解質５中に溶出し、図１０（ｂ）に示すように、金属架橋が形成される。この金属架橋により第１電極１と第２電極２が電気的に接続されることで、スイッチが低抵抗のオン状態に変化し、図１１に示すグラフの右側のような電気特性を示す。
次に、上記オン状態において第２電極２に正電圧を印加すると、図１０（ｃ）に示すように、金属架橋が固体電解質５中へ溶解し、これにより第１電極１と第２電極２が電気的に絶縁されることで、スイッチが高抵抗のオフ状態に変化し図１１に示すグラフの左側のような電気特性を示す。固体電解質スイッチ素子はこのオン状態とオフ状態の間を不揮発で、かつ繰り返し切り替える動作が可能であり、この特性を利用することで不揮発性メモリあるいは不揮発性スイッチへの応用が可能になる。
図１２は、本実施形態に係る半導体基板上の多層配線層内部に形成した２端子型固体電解質スイッチ素子の構成を模式的に示した部分断面図である。
本実施形態により形成した固体電解質スイッチ素子部１２４は、第１の配線１０６と、固体電解質層１２１と、第１の上部電極１２２と、第２の上部電極１２３とを有する。
また、本実施形態により形成した固体電解質スイッチ素子部１２４において、第１の上部電極１２２、第２の上部電極１２３の積層体上に第２のハードマスク膜１２５および第３のハードマスク膜１２６が形成されている。固体電解質層１２１、第１の上部電極１２２、第２の上部電極１２３、第２のハードマスク膜１２５、第３のハードマスク膜１２６、の側面と、バリア絶縁膜１０７上は、保護絶縁膜１２７で覆われている。
第１の配線１０６は、第１の実施の形態において図４に示した構造と同様に、層間絶縁膜１０３およびキャップ絶縁膜１０４に形成された配線溝にバリアメタル１０５を介して埋め込まれた配線である。固体電解質スイッチ素子部１２４は、第１の配線１０６が銅を主成分とする金属材料で構成されている場合には、第１の配線１０６中の銅原子をイオン化して固体電解質層１２１中へ溶出させる目的で、第１の配線１０６自身を下部電極として用いることができ、固体電解質層１２１と第１の配線とはバリア絶縁膜１０７の開口部にて接続されている。このとき、固体電解質層１２１と接続する第１の配線１０６の幅は、バリア絶縁膜１０７の開口部の直径よりも大きいことが好ましい。
第２の配線１１９も、第１の実施の形態において図１１に示した構造と同様に、層間絶縁膜１０９およびキャップ絶縁膜１１０に形成された配線溝にバリアメタル１１７を介して埋め込まれた配線であり、ビアプラグ１１８と一体になっている。ビアプラグ１１８は、ビア層間絶縁膜１０８、保護絶縁膜１２７、第３のハードマスク膜１２６および第２のハードマスク膜１２５に形成されたビアホール１１１にバリアメタル１１７を介して埋め込まれている。またこのビアプラグ１１８は、バリアメタル１１７を介して第２の上部電極１２３と電気的に接続されている。バリアメタル１１７には、第１の実施の形態と同様に、例えば、ＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）の積層構造が用いられる。
バリアメタル１１７は、接触抵抗の低減の観点から、第２の上部電極１２３と同一材料であることが好ましい。例えば、バリアメタル１１７がＴａＮ（下層）／Ｔａ（上層）の積層構造である場合には、下層材料であるＴａＮを第２の上部電極１２３に用いることが好ましい。
第３のハードマスク膜１２６は、第２のハードマスク膜１２５をエッチングする際のハードマスクとなる膜である。第２のハードマスク膜１２５は、第３のハードマスク膜１２６と異なる種類の膜であることが好ましく、例えば、第２のハードマスク膜１２５がＳｉＣＮ膜であれば、第３のハードマスク膜１２６にＳｉＯ２膜を用いることが可能である。
保護絶縁膜１２７は、側面が露出した固体電解質スイッチ素子部１２４にダメージを与えることなく、さらに固体電解質スイッチ素子部１２４からビア層間絶縁膜１０８への構成原子の拡散を防ぐ機能を有する絶縁膜である。保護絶縁膜１２７には、例えば、ＳｉＮ膜あるいはＳｉＣＮ膜等を用いることができる。保護絶縁膜１２７は、第２のハードマスク膜１２５およびバリア絶縁膜１０７と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜１２７とバリア絶縁膜１０７および第２のハードマスク膜１２５が一体化して、界面の密着性が向上するためである。
次に、図１２で示した、半導体基板上の多層配線層内部に形成した２端子型固体電解質スイッチ素子の製造方法について、図１３〜２４を用いて説明する。
また、図１３〜２４には、本発明の第２の実施の形態に係る配線形成方法を用いた、固体電解質スイッチ素子の製造方法を説明するための図であり、素子断面が製造の手順毎に模式的に示されている。
まず、本実施形態において銅配線が形成される基板の構造は、図１３（ａ）に示すように、第１の実施の形態を説明するために図４で示した構造の一部と同様であり、半導体基板１０１と、層間絶縁膜１０２と、層間絶縁膜１０３と、キャップ絶縁膜１０４と、バリアメタル１０５と、第１の配線１０６と、バリア絶縁膜１０７とを有する。例えば、層間絶縁膜１０２は膜厚３００ｎｍのシリコン酸化膜であり、層間絶縁膜１０３は膜厚１５０ｎｍのＳｉＯＣＨ膜であり、キャップ絶縁膜１０４は膜厚１００ｎｍのシリコン酸化膜である。バリアメタル１０５の積層構造は、例えば、ＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）である。第１の配線１０６の材料は、例えば銅である。バリア絶縁膜１０７は、例えば、膜厚３０ｎｍのＳｉＣＮ膜である。
図１３（ａ）に示した構造の基板上に、バリア絶縁膜１０７上に第１のハードマスク膜１２８を形成する（図１３（ｂ））。第１のハードマスク膜１２８は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁膜１０７とは異なる材料であることが好ましく、絶縁膜であっても導電膜であっても良い。例えば、シリコン酸化膜、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮなどを用いることができる。ここでは、第１のハードマスク膜１２８として、例えば、シリコン酸化膜を用いる。
続いて、所定の開口部パターンを有するフォトレジスト（図示せず）を第１のハードマスク膜１２８上に形成し、フォトレジストをマスクにしてドライエッチング行って第１のハードマスク膜１２８に開口部パターンを転写する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する（図１４（ａ））。
次に、第１のハードマスク膜１２８をマスクとして、第１のハードマスク膜１２８の開口部に露出しているバリア絶縁膜１０７をエッチバック（ここでは、反応性ドライエッチングを用いる）することにより、第１の配線１０６の上面にまで達する開口部をバリア絶縁膜１０７に形成する。第１のハードマスク膜１２８は、このエッチバック中にエッチング除去される。この開口部が形成された後、開口部の第１の配線１０６上に形成される自然酸化膜およびエッチング副生成物を、有機溶剤、あるいは、Ｈ２または不活性ガスを含むガスを用いたプラズマ照射処理によって除去し、開口部において清浄な銅表面を得る（図１４（ｂ））。図１３（ａ）から図１４（ｂ）の順に示した構造を形成するまでをプロセスＡ１とする。
前記プロセスＡ１において、バリア絶縁膜１０７の開口部を形成する際の反応性ドライエッチングは、ＣＦ４／Ａｒのガス流量＝２５／５０ｓｃｃｍ、圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー９０Ｗの条件で行うことができる。ソースパワーを低下、または基板バイアスを大きくすることで、エッチング時のイオン性を向上させ、バリア絶縁膜１０７のテーパ形状の角度を小さくすることができる。このとき、バリア絶縁膜１０７の開口部の底のバリア絶縁膜１０７の残膜約２０ｎｍに対して、３５ｎｍ相当（約８０％のオーバーエッチングに相当）のエッチングを行うことができる。
また、プロセスＡ１において、バリア絶縁膜１０７の開口部を形成する際の反応性ドライエッチングおよびエッチバックは、減圧した雰囲気下で基板を３５０℃に加熱して行ってもよく、この加熱は、エッチバックをスパッタリング装置で行えば、スパッタリング装置内に搭載されているヒートチャンバにて行うことができる。
また、プロセスＡ１において、不活性ガスを用いたＲＦエッチングでエッチバックを行う場合、不活性ガスを用いたＲＦエッチングは、ＲＦエッチングチャンバにてＡｒガスを用いて、Ａｒガス流量＝３０ｓｃｃｍ、圧力１．３Ｐａ、ソースパワー２９０Ｗ、基板バイアスパワー１３０Ｗの条件で行うことができる。ＲＦエッチング時間は、プラズマＣＶＤ法により形成したＳｉＯ２膜のエッチング量で定量化することができ、ＳｉＯ２膜換算で３ｎｍとすることができる。
また、プロセスＡ１において、開口部の銅配線表面に形成した自然酸化膜およびエッチング副生成物を、還元ガスを用いた還元プラズマ照射処理で除去する場合、冷却機構を備えたエッチング処理室にてＨ２ガスおよび不活性ガスであるＨｅガスを用いて、Ｈ２ガス流量＝１００ｓｃｃｍ、Ｈｅガス流量＝１００ｓｃｃｍ、圧力８００ｍＴｏｒｒ、ＲＦパワー１０００Ｗ条件で行うことができる。この還元プラズマ照射処理は、開口部の銅配線表面のラフネス増加を抑制する目的で、基板温度を低下させても良く、例えば、−２０℃の基板温度で行うことができる。
次に、第１の配線１０６が露出した開口部を含むバリア絶縁膜１０７上に固体電解質層１２１を堆積する。固体電解質層１２１には、Ｔａ、Ｎｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｓｉ、Ａｌ、Ｆｅ、Ｖ、Ｍｎ、Ｃｏ、Ｗのうち少なくとも１つを含む金属酸化物膜、ＳｉＯＣＨ膜、カルコゲナイド膜、およびそれらの積層などを用いることができるが、例えば、膜厚６ｎｍのＳｉＯＣＨ膜が用いられる。この場合、プラズマＣＶＤ法によって堆積し、続いて不活性プラズマ処理を行う。次に、固体電解質層１２１上にスパッタリング法により第１の上部電極１２２および第２の上部電極１２３をこの順に形成する（図１５（ａ））。第１の上部電極１２２は、化学的に不活性であり、かつドライエッチングによる加工が容易な金属が用いられることが好ましく、例えば、Ｒｕである。また、第２の上部電極１２３は、下層の第２の上部電極の金属が上部でバリアメタル１１７を介して電気的に接続するビアプラグ１１８へ拡散するのを防止する観点から、バリア性の高い導電性材料が好ましい。さらには、接触抵抗を低減する目的から、バリアメタル１１７と同一材料であることがより好ましい。したがって、本実施形態では、例えば、ＴａＮを用いる。
続いて、第２の上部電極１２３上に第２のハードマスク膜１２５、および第３のハードマスク膜１２６をこの順に積層する（図１５（ｂ））。第２のハードマスク膜１２５は、密着性の観点からバリア絶縁膜１０７と同一材料を用いることが好ましく、例えば、膜厚３０ｎｍのＳｉＣＮ膜である。第３のハードマスク膜１２６は、例えば、膜厚１００ｎｍのＳｉＯ２膜である。
図１４（ｂ）から図１５（ｂ）に示した構造を形成するまでの手順をプロセスＡ２とする。
プロセスＡ２において、固体電解質層１２１にＳｉＯＣＨ膜を用いた場合、プラズマＣＶＤ法では、原料には液体ＳｉＯＣＨモノマー分子を用い、基板温度は４００℃以下とし、Ｈｅ流量５００〜２０００ｓｃｃｍ、原料流量０．１〜０．８ｇ／ｍｉｎ、プラズマＣＶＤチャンバー圧力２．７〜４．２Ｔｏｒｒ、ＲＦパワー２０〜１００Ｗにそれぞれ設定することで固体電解質層１２１を堆積することができる。具体的には、基板温度３５０℃、Ｈｅ流量１５００ｓｃｃｍ、原料流量０．７５ｇ／ｍｉｎ、プラズマＣＶＤチャンバー圧力３．５Ｔｏｒｒ、ＲＦパワー５０Ｗの条件で堆積することができる。
固体電解質層１２１堆積後の不活性プラズマ処理は、不活性ガスとしてＨｅを用い、基板温度は４００℃以下とし、Ｈｅ流量５００〜１５００ｓｃｃｍ、プラズマチャンバー圧力２．７〜３．５Ｔｏｒｒ、ＲＦパワー２０〜２００Ｗにそれぞれ設定することで行うことができる。具体的には、基板温度３５０℃、Ｈｅ流量１０００ｓｃｃｍ、プラズマチャンバー圧力２．７Ｔｏｒｒ、ＲＦパワー５０Ｗ、処理時間３０秒の条件で行うことができる。この不活性プラズマ処理によって、次に堆積する第１の上部電極１２２との密着性を改善することができる。
また、プロセスＡ２において、第１の上部電極１２２は、ＤＣスパッタリングによりＲｕをターゲットとして、基板温度は室温、スパッタパワー０．２ｋＷ、Ａｒ流量２０ｓｃｃｍ、圧力０．２７Ｐａの条件で膜厚１０ｎｍを堆積することができる。また、第２の上部電極１２３は、同じくＤＣスパッタリングによりＴａをターゲットとして、基板温度は室温、スパッタパワー０．２ｋＷ、Ａｒ流量２０ｓｃｃｍ、Ｎ２流量１５ｓｃｃｍ、圧力０．２７Ｐａの条件で同条件で膜厚３０ｎｍを堆積することができる。
また、第２のハードマスク膜１２５および第３のハードマスク膜１２６は、プラズマＣＶＤ法を用いて成膜することができる。第２のハードマスク膜１２５および第３のハードマスク膜１２６は当該技術分野における一般的なプラズマＣＶＤ法を用いて形成することができる。成膜温度は２００℃〜４００℃の範囲を選択することが可能である。ここでは、成膜温度を３５０℃とした。
次に、リソグラフィおよびドライエッチングにより、第３のハードマスク膜１２６に対して、下層の固体電解質スイッチ素子部１２４を形成するためのパターンを形成する（図１６（ａ））。その後、第３のハードマスク膜１２６をマスクとして、第２のハードマスク膜１２５、第２の上部電極１２３、第１の上部電極１２２、固体電解質層１２１を連続的にドライエッチングする（図１６（ｂ））。図１５（ｂ）に示した構造から図１６（ｂ）に示した構造に至るまでの手順をプロセスＡ３とする。
プロセスＡ３において、第３のハードマスク膜１２６のドライエッチングは、第２のハードマスク膜１２５の上面または内部で停止していることが好ましい。この場合、固体電解質層１２１は第２のハードマスク膜１２５よってカバーされているため、酸素プラズマ中に暴露されることはない。また、第１の上部電極１２２のＲｕも酸素プラズマに暴露されることがないため、第１の上部電極１２２に対するサイドエッチの発生を抑制することができる。なお、第３のハードマスク膜１２６のドライエッチングは、一般的な平行平板型のドライエッチング装置を用いることができる。
プロセスＡ３において、第２のハードマスク膜１２５、第２の上部電極１２３、第１の上部電極１２２、および固体電解質層１２１の各エッチングは、平行平板型のドライエッチング装置を用いることができる。第２のハードマスク膜１２５（例えば、ＳｉＣＮ膜）のエッチングは、ＣＦ４／Ａｒのガス流量＝２５／５０ｓｃｃｍ、圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー９０Ｗの条件で行うことができる。
また、第２の上部電極１２３（例えば、ＴａＮ）のエッチングは、基板温度９０℃、Ｃｌ２ガス流量＝５０ｓｃｃｍにて圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー６０Ｗの条件で行うことができる。
また、第１の上部電極１２２（例えば、Ｒｕ）のエッチングは、基板温度は室温、Ｏ２のガス流量＝１６０ｓｃｃｍにて圧力０．５３Ｐａ、ソースパワー３００Ｗ、基板バイアスパワー１００Ｗの条件で行うことができる。
また、固体電解質層１２１（例えば、ＳｉＯＣＨ）のエッチングは、基板温度は室温、ＣＦ４流量＝１５ｓｃｃｍ、Ａｒ流量１５ｓｃｃｍにて圧力０．５３Ｐａ、ソースパワー６００Ｗ、基板バイアスパワー１００Ｗの条件で行うことができる。
また、プロセスＡ３において、上述の条件にて、第２のハードマスク膜１２５、第２の上部電極１２３、第１の上部電極１２２、および固体電解質層１２１の各エッチングは、平行平板型のドライエッチング装置を用いて行うことができる。
また、プロセスＡ３において、上述の条件にて、第２のハードマスク膜１２５、第２の上部電極１２３、第１の上部電極１２２、および固体電解質層１２１の各エッチングを行った後、第３のハードマスク膜１２６の残り膜厚は５０ｎｍとすることができる。
次に、第３のハードマスク膜１２６、第２のハードマスク膜１２５、第２の上部電極１２３、第１の上部電極１２２、固体電解質層１２１、およびバリア絶縁膜１０７を有する積層構造上に保護絶縁膜１２７を堆積する（図１７）。保護絶縁膜１２７は、バリア絶縁膜１０７および第２のハードマスク膜１２５と同一材料を用いることが好ましく、例えば、膜厚３０ｎｍのＳｉＣＮ膜を用いる。この保護絶縁膜１２７上に、プラズマＣＶＤ法を用いて、引き続きビア層間絶縁膜１０８を堆積する（図１８）。ビア層間絶縁膜１０８は、例えば、膜厚３００ｎｍのＳｉＯ２膜である。続いて、ＣＭＰを用いて、ビア層間絶縁膜１０８を平坦化する（図１９）。図１６（ｂ）に示した構造から図１９に示した構造に至るまでの手順をプロセスＡ４とする。
プロセスＡ４において、保護絶縁膜１２７は、例えばＳｉＣＮ膜を用いる場合、テトラメチルシランとアンモニアを原料ガスとし、基板温度３５０℃にて、プラズマＣＶＤ法を用いて形成することができる。この保護絶縁膜１２７の形成により、第１の配線１０６上のバリア絶縁膜１０７、保護絶縁膜１２７、および第２のハードマスク膜１２５はＳｉＣＮ膜で同一材料として抵抗変化素子の周囲を一体化し保護することで、界面の密着性が向上し、吸湿性や耐水性、酸素脱離耐性を向上でき、素子の歩留まりと信頼性を向上することができる。
また、プロセスＡ４において、ビア層間絶縁膜１０８のＣＭＰによる平坦化では、ビア層間絶縁膜１０８の頂面から約１５０ｎｍを削り取り、残膜を約１５０ｎｍとすることができる。このとき、ビア層間絶縁膜１０８のＣＭＰでは、一般的な、コロイダルシリカ、あるいはセリア系のスラリーを用いて研磨することができる。
次に、上面を平坦化したビア層間絶縁膜１０８上に、層間絶縁膜１０９、およびキャップ絶縁膜１１０をこの順に堆積する（図２０）。層間絶縁膜１０９は、エッチング加工時に下部で接するビア層間絶縁膜１０８をエッチングストッパ層とするために、ビア層間絶縁膜１０８とは異なる材料が用いられ、例えば、膜厚１５０ｎｍのＳｉＯＣＨ膜である。図１９に示した構造から図２０に示した構造に至るまでの手順をプロセスＡ５とする。
プロセスＡ５において、層間絶縁膜１０９およびキャップ絶縁膜１１０は、プラズマＣＶＤ法を用いて堆積することができる。
次に、リソグラフィおよびドライエッチングにより、図２１に示す構造のように、固体電解質スイッチ素子部１２４の上部に、上面から順に、キャップ絶縁膜１１０、層間絶縁膜１０９、ビア層間絶縁膜１０８、保護絶縁膜１２７、および第３のハードマスク膜１２６を貫通し、底部に第２のハードマスク膜１２５が露出した、ビアホール１１１を形成する。図２０に示した構造から図２１に示した構造に至るまでの手順をプロセスＡ６とする。
プロセスＡ６において、ビアホール１１１を形成するためのドライエッチングでは、エッチング条件と時間を調節することで、第２のハードマスク膜１２５上またはその内部で停止することができる。ビアホール１１１の底径は、バリア絶縁膜１０７の開口部径よりも小さくしておくことが好ましい。本実施形態では、例えばビアホール１１１の底部の直径は６０ｎｍ、バリア絶縁膜１０７の開口部の直径は１００ｎｍとする。
次に、本発明による配線形成方法を用いて、図２２に示すように、ＳＯＣ層１１２、ＳＯＧ層１１３、ＳｉＯ２層１１４およびフォトレジスト層１１５を有する多層レジスト構造１１６を順に堆積する。多層レジスト構造１１６を堆積後、露光処理により、図２３に示すように、フォトレジスト層１１５に所望の配線パターンを形成する。この露光処理は、例えば、一般的な液浸ＡｒＦ露光装置を用いて行うことができる。この方法により、下層の第２の上部電極（本実施形態ではＴａＮ）あるいは第２のハードマスク膜１２５からのポイゾニングガスの発生を抑制し、フォトレジスト層１１５に所定の配線パターンを形成することができる。図２１に示した構造から図２３に示した構造に至るまでの手順をプロセスＡ７とする。
プロセスＡ７において、ＳＯＣ層１１２は、ビアホール１１１中を埋め込み、さらにＳＯＣ層１１２上面が平滑になるように堆積される。ＳＯＣ層１１２は、例えば２００ｎｍである。
また、プロセスＡ７において、ＳｉＯ２層１１４は、例えば、電子密度が１０１０個／ｃｍ３以上の高密度プラズマを用いたＣＶＤ法にて形成した、２．１ｇ／ｃｍ３以上の密度を有する高密度ＳｉＯ２層である。高密度プラズマは、原料ガスとしてＳｉＨ４およびＮ２Ｏとを含み、さらにプラズマ安定化のためにＡｒを含む。
また、プロセスＡ７において、第１の実施の形態と同様の理由から、ＳＯＣ層１１２、ＳＯＧ層１１３、ＳｉＯ２層１１４、およびフォトレジスト層の各膜厚は、例えばそれぞれ２００ｎｍ、４０ｎｍ、６０ｎｍおよび１２５ｎｍに設定する。
また、プロセスＡ７において、ＳＯＧ層１１３は、基板上に液体原料を塗布した後、２００℃の熱処理によりＳＯＣ層１１２上に形成される。また、ＳＯＣ層１１２およびフォトレジスト層１１５は、一般的な塗布手法によって形成することができる。
この方法により、下層の第２の上部電極（本実施形態ではＴａＮ）からのポイゾニングガスの発生を抑制し、フォトレジスト層１１５に所定の配線パターンを形成することができる。
次に、第１の実施の形態において説明した、図３に示した構造から図６に示した構造に至るまでの手順と同様に、ドライエッチング処理およびアッシング処理を行うことにより、図２４に示した構造を形成する。図２３に示した構造から図２４に示した構造を経て図１２に示した構造に至るまでの手順をプロセスＡ８とする。
プロセスＡ８において、多層レジスト構造１１６のドライエッチング、キャップ絶縁膜１１０と層間絶縁膜１０９のドライエッチング、およびＳＯＣ層１１２のアッシング除去は、第１の実施の形態において図３から図６までを用いて説明した手順と同様の方法で行うことができる。これにより、図２２に示したように、所定の配線パターンを、キャップ絶縁膜１１０および層間絶縁膜１０９に形成することができる。
また、プロセスＡ８において、第２のハードマスク膜１２５がＳｉＮ膜あるいはＳＩＣＮ膜であり、第２の上部電極１２３がＴａＮである場合、ビアホール１１１の底部に露出した第２のハードマスク膜１２５を、ＣＦ４を含むプラズマを用いてドライエッチング処理することにより、第２の上部電極１２３の上面に達する開口部を、第２の上部電極１２３を腐食することなく形成することができる。
また、プロセスＡ８において、第２のハードマスク膜１２５への開口部を形成後、第１の実施の形態と同様の方法で、ビアプラグ１１８および第２の配線１１９を同時に形成することができる。第２の配線１１９の材料は、例えば、銅であり、バリアメタル１１７は、第２の配線１１９およびビアプラグ１１８を構成する材料が銅を主成分とする金属である場合には、例えば、ＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）である。
また、プロセスＡ８において、第２の配線１１９を含むキャップ絶縁膜１１０上に形成されるバリア絶縁膜１２０は、例えば、膜厚５０ｎｍのＳｉＣＮ膜である。
以上で説明した本発明の配線形成方法を実施することで、配線層の構造によらず所定の配線を形成することができ、これにより形成された配線およびビアに接続して半導体基板上の多層配線層内部に形成した２端子型固体電解質スイッチ素子の、特性歩留まりを改善することができる。
（実施例１）
図２１に示したような、固体電解質スイッチ素子部１２４上部にビアホール１１１を有する構造を形成後、本発明による、基板から近い順にＳＯＣ層、ＳＯＧ層、高密度ＳｉＯ２層、およびフォトレジスト層を有する多層レジスト構造を形成した場合と、高密度ＳｉＯ２層を含まない多層レジスト構造を形成した場合と、および高密度ＳｉＯ２層の代わりに密度２．１ｇ／ｃｍ３未満の低密度ＳｉＯ２層を用いた多層レジスト構造を形成した場合とで、それぞれ配線層を形成した。その結果、低密度ＳｉＯ２層を用いた場合は、測定した全素子のうち３Ｖバイアスによりスイッチングを得た固体電解質スイッチ素子の歩留まりは８５．０％、ＳｉＯ２層を用いない場合は７９．１％であった。これらに対し、本発明による高密度ＳｉＯ２層を用いた場合は９９．７％の歩留まりのスイッチングを得た。これは、高密度ＳｉＯ２層を挿入したことによって、下層の第２の上部電極１２３、第２のハードマスク膜１２５、あるいは保護絶縁膜１２７からビアホール１１１を介して発生するポイゾニングガスの透過を抑制し、フォトレジスト層を失活させることなく所定の配線パターンを形成できるためと考えられる。
（実施例２）
本発明のプラズマ照射処理を用い、ＣＭＯＳデバイス基板上の多層配線層内部にＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）素子を形成した。
具体的には、図１３（ｂ）に示すようにバリア絶縁膜に開口部を形成した後、露出した第１の配線１０６上にＴａ（５ｎｍ）／Ｒｕ（５ｎｍ）／Ｔａ（５ｎｍ）の下部電極を形成し、続いて、ＰｔＭｎ（２０ｎｍ）の反強磁性層、ＣｏＦｅＢ（３ｎｍ）／ＭｇＯ（１．６ｎｍ）／ＣｏＦｅＢ（３ｎｍ）の磁気トンネル接合層、Ｔａ（５ｎｍ）／Ｒｕ（５ｎｍ）／ＴａＮ（５ｎｍ）上部電極、第２のハードマスク膜１２５および第３のハードマスク膜１２６を順に堆積する。第２および第３のハードマスク膜堆積以降の手順は、第２の実施の形態と同様に本発明による配線形成方法を用いることで、多層配線層内部にＭＲＡＭ素子を形成することができる。
多層レジスト構造を、基板から近い順に、ＳＯＣ層／ＳＯＧ層／高密度ＳｉＯ２層／フォトレジスト層とすることで、ＭＲＡＭ素子における磁気スイッチング歩留まりが、高密度ＳｉＯ２層を用いない場合の７７．６％から９７．１％へ改善した。このような効果が得られたのは、上部電極、第２のハードマスク膜１２５、あるいは保護絶縁膜１２７からのポイゾニングガス発生が抑制されたためと考えられる。
（実施例３）
本発明の配線形成方法を用い、ＣＭＯＳデバイス基板上の多層配線層内部に相変化メモリ素子を形成した。
具体的には、図１３（ｂ）に示すようにバリア絶縁膜に開口部を形成した後、露出した第１の配線１０６上にＴｉＮ（５ｎｍ）／Ｗ（３０ｎｍ）／ＴｉＮ（５ｎｍ）の下部電極を形成する。本実施例では、バリアメタル１０５および第１の配線として、それぞれＴｉＮおよびＷを用いた。続いて、このＴｉＮ／Ｗ／ＴｉＮ下部電極上に相変化メモリ層としてＧｅ２Ｓｅ２Ｔｅ５（５０ｎｍ）を堆積する。次に下部電極と同様のＴｉＮ／Ｗ／ＴｉＮ上部電極を形成し、第２のハードマスク膜１２５および第３のハードマスク膜１２６を堆積する。第２および第３のハードマスク膜堆積以降の手順は、第２の実施の形態と同様に本発明による配線形成方法を用いることで、多層配線層内部に相変化メモリ素子を形成することができる。多層レジスト構造を、基板から近い順に、ＳＯＣ層／ＳＯＧ層／高密度ＳｉＯ２層／フォトレジスト層とすることで、相変化メモリ素子におけるスイッチング歩留まりが、高密度ＳｉＯ２層を用いない場合の７４．９％から９５．２％へ改善した。このような効果が得られたのも実施例３と同様の理由からであり、ＴｉＮ上部電極、第２のハードマスク膜１２５、あるいは保護絶縁膜１２７からのポイゾニングガス発生が抑制されたためと考えられる。
（実施例４）
本発明の配線形成方法を用い、ＣＭＯＳデバイス基板上の多層配線層内部にＲｅＲＡＭ素子を形成した。
具体的には、図１３（ｂ）に示すようにバリア絶縁膜に開口部を形成した後、露出した第１の配線１０６上にＴａＮ（５ｎｍ）／Ｒｕ（５ｎｍ）の下部電極を形成し、続いて、このＴａＮ／Ｒｕ下部電極上に抵抗変化層としてＴｉＯｘ（３ｎｍ）／ＴａＯｘ（７ｎｍ）を堆積する。次に、第２の実施の形態と同様にＲｕ／ＴａＮ上部電極を形成する。Ｒｕ／ＴａＮ上部電極形成以降の手順は、第２の実施の形態と同様に本発明による配線形成方法を用いることで、多層配線層内部にＲｅＲＡＭ素子を形成することができる。
多層レジスト構造を、基板から近い順に、ＳＯＣ層／ＳＯＧ層／高密度ＳｉＯ２層／フォトレジスト層とすることで、本実施例のＲｅＲＡＭ素子におけるスイッチング歩留まりが、高密度ＳｉＯ２層を用いない場合の８０．９％から９８．０％へ改善した。このように、多層配線層内部に形成したＲｅＲＡＭ素子においてもスイッチング歩留まりの改善が見られたのは、上部電極、第２のハードマスク膜１２５、あるいは保護絶縁膜１２７からのポイゾニングガス発生が抑制されたためと考えられる。
また、同様の歩留まりの改善が、ＨｆＯｘ、ＺｒＯｘ，ＮｉＯｘなどの金属酸化物を有する抵抗変化層を用いたＲｅＲＡＭ素子においても確認された。
（実施例５）
本発明の配線形成方法を用いて、ＣＭＯＳデバイス基板上の多層配線層内部に３端子型固体電解質スイッチ素子を形成した。
図２５に示すように、３端子型固体電解質スイッチ素子においては、バリア絶縁膜１０７に形成した１つの開口部から、層間絶縁膜３０３およびキャップ絶縁膜３０４を挟んで互いに離間した第１の下部配線３０６ａおよび第２の下部配線３０６ｂの各表面が露出した構造を有している。第１の下部配線３０６ａおよび第２の下部配線３０６ｂは銅であり、層間絶縁膜３０３はＳｉＯＣＨであり、キャップ絶縁膜３０４はＳｉＯ２であり、バリア絶縁膜はＳｉＣＮ、固体電解質層３０８はＳｉＯＣＨである。ドライエッチングによる開口部の形成において、第１の下部配線３０６ａおよび第２の下部配線３０６ｂに挟まれたキャップ絶縁膜３０４は、表面がドライエッチングされることにより膜減りが生じている。開口部を形成後、第１の下部配線３０６ａおよび第２の下部配線３０６ｂの表面を含む開口部上に固体電解質層３０８を堆積する。固体電解質層３０８堆積以降の手順は第２の実施の形態と同様に本発明による配線形成方法を用いることで、多層配線層内部に３端子型固体電解質スイッチ素子を形成することができる。
上記の３端子型積固体電解質スイッチ素子を形成においても、本発明の配線形成方法を用いることで、スイッチング歩留まりが、多層レジスト中に高密度ＳｉＯ２層を挿入しなかった場合の９０．４％から９９．７％へ低減した。さらに、３端子型積固体電解質スイッチ素子の閾値電圧ばらつき幅についても±０．７Ｖから±０．３Ｖへ改善することが確認された。
以上、実施形態および実施例に基づき本発明を説明したが、これら実施形態および実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではない。当業者であれば、上記記載に基づき各種変形例および改良例に想等するのは当然であり、これらも本発明の範囲に含まれるものと了解される。
例えば上記した実施形態および実施例では、発明の背景となった利用分野であるＣＭＯＳ回路を有する半導体製造装置技術に関して詳しく説明し、半導体基板上の銅配線上部に固体電解質スイッチ素子を形成する例について説明したが、本発明はそれに限定されるものではなく、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＦＲＡＭ（Ｆｅｒｒｏ−Ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、キャパシタ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、あるいはそれらを同時に搭載したボードやパッケージの金属配線形成にも適用することができる。また、本発明は半導体装置への、電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳなどに接続する配線形成にも適用することができる。
この出願は、２０１２年１０月９日に出願された日本出願特願第２０１２−２２４３２３号を基礎とする優先権を主張し、その開示のすべてをここに取り込む。
１ ：第１電極
２ ：第２電極
３ ：抵抗変化層
５ ：固体電解質
６ ：金属原子
１０１ ：半導体基板
１０２ ：層間絶縁膜
１０３ ：層間絶縁膜
１０４ ：キャップ絶縁膜
１０５ ：バリアメタル
１０６ ：第１の配線
１０７ ：バリア絶縁膜
１０８ ：ビア層間絶縁膜
１０９ ：層間絶縁膜
１１０ ：キャップ絶縁膜
１１１ ：ビアホール
１１２ ：ＳＯＣ層
１１３ ：ＳＯＧ層
１１４ ：ＳｉＯ２層
１１５ ：フォトレジスト層
１１６ ：多層レジスト構造
１１７ ：バリアメタル
１１８ ：ビアプラグ
１１９ ：第２の配線
１２０ ：バリア絶縁膜
１２１ ：固体電解質層
１２２ ：第１の上部電極
１２３ ：第２の上部電極
１２４ ：固体電解質スイッチ素子部
１２５ ：第２のハードマスク膜
１２６ ：第３のハードマスク膜
１２７ ：保護絶縁膜
１２８ ：第１のハードマスク膜
３０３ ：層間絶縁膜
３０４ ：キャップ絶縁膜
３０６ａ ：第１の下部配線
３０６ｂ ：第２の下部配線
３０８ ：固体電解質層

Claims (10)

  1. 層間絶縁膜の一部にビアホールが形成され、ビアホール内にはＳＯＣ層が埋め込まれた基板上に、基板に近い方から順に、少なくともＳＯＣ層と、ＳＯＧ層と、ＳｉＯ２層と、化学増幅型レジストが積層された多層レジスト構造を形成して、所定のレジストパターンを形成し、前記レジストパターンをマスクにエッチングを行い、配線層およびビアプラグのパターンを形成し、前記パターンに配線層およびビアプラグを形成することを特徴とする配線形成方法。
  2. 前記ビアホールの底部は、ＳｉＣＮ膜、あるいはＳｉＮ膜が露出しており、その下層がＷＮ、ＴａＮ、あるいはＴｉＮのうち少なくとも１つであることを特徴とする請求項１に記載の配線形成方法。
  3. 前記ＳｉＯ２層は、密度が２．１ｇ／ｃｍ３以上の高密度ＳｉＯ２層であることを特徴とする、請求項１に記載の配線形成方法。
  4. 前記高密度ＳｉＯ２層は、電子密度が１０１０個／ｃｍ３以上の高密度プラズマ（ＨＤＰ）にて形成されることを特徴とする、請求項３に記載の配線形成方法。
  5. 前記高密度ＳｉＯ２層は、基板温度が２５０℃以下、１５０℃以上で形成されることを特徴とする、請求項３または４のいずれか一項に記載の配線形成方法。
  6. 前記ＳＯＧ層は、回転する基板上に有機シリカ原料を塗布した後、熱処理を行うにより形成されることを特徴とする、請求項１から５のいずれか一項に記載の配線形成方法。
  7. 前記ＳＯＧ層と前記ＳｉＯ２層との合計膜厚は、１００ｎｍ以下、５０ｎｍ以上であることを特徴とする、請求項１〜６のいずれか一項に記載の配線形成方法。
  8. 前記ＳＯＧ層の膜厚は１５ｎｍ〜６０ｎｍであり、前記ＳｉＯ２層の膜厚は３０ｎｍ〜８０ｎｍであることを特徴とする、請求項７に記載の配線形成方法。
  9. 前記高密度プラズマ（ＨＤＰ）は、少なくともシラン原料と、酸化性ガスとを含むことを特徴とする、請求項４に記載の配線形成方法。
  10. 前記高密度プラズマ（ＨＤＰ）は、少なくともＳｉＨ４と、Ｎ２Ｏと、Ａｒとを含むことを特徴とする、請求項９に記載の配線形成方法。
JP2014540776A 2012-10-09 2013-08-20 配線形成方法 Active JP6056868B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012224323 2012-10-09
JP2012224323 2012-10-09
PCT/JP2013/072640 WO2014057734A1 (ja) 2012-10-09 2013-08-20 配線形成方法

Publications (2)

Publication Number Publication Date
JPWO2014057734A1 true JPWO2014057734A1 (ja) 2016-09-05
JP6056868B2 JP6056868B2 (ja) 2017-01-11

Family

ID=50477207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014540776A Active JP6056868B2 (ja) 2012-10-09 2013-08-20 配線形成方法

Country Status (3)

Country Link
US (1) US9245789B2 (ja)
JP (1) JP6056868B2 (ja)
WO (1) WO2014057734A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009462A (zh) * 2019-12-17 2020-04-14 中国科学院微电子研究所 一种钽掩模的制备方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9595670B1 (en) * 2014-07-21 2017-03-14 Crossbar, Inc. Resistive random access memory (RRAM) cell and method for forming the RRAM cell
EP3035379B1 (en) * 2014-12-15 2020-07-01 IMEC vzw Method for blocking a trench portion
US9543511B2 (en) * 2015-03-12 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
TWI619283B (zh) 2016-05-30 2018-03-21 旺宏電子股份有限公司 電阻式記憶體元件及其製作方法與應用
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
WO2018123678A1 (ja) 2016-12-27 2018-07-05 日本電気株式会社 抵抗変化素子と半導体装置および製造方法
CN108346617A (zh) * 2017-01-23 2018-07-31 联华电子股份有限公司 制作双镶嵌结构的方法
US10566232B2 (en) * 2017-05-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post-etch treatment of an electrically conductive feature
US10522468B2 (en) 2017-07-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
KR102392815B1 (ko) * 2017-08-02 2022-05-02 삼성전자주식회사 초저유전막의 제조 방법 및 이에 의해 제조된 초저유전막
US10573687B2 (en) * 2017-10-31 2020-02-25 International Business Machines Corporation Magnetic random access memory with permanent photo-patternable low-K dielectric
KR102403731B1 (ko) 2017-11-01 2022-05-30 삼성전자주식회사 가변 저항 메모리 소자
KR20190055660A (ko) * 2017-11-15 2019-05-23 에스케이하이닉스 주식회사 크로스-포인트 어레이 장치 및 이의 제조 방법
US10468297B1 (en) * 2018-04-27 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-based etch-stop layer
US10833267B2 (en) * 2018-10-26 2020-11-10 International Business Machines Corporation Structure and method to form phase change memory cell with self- align top electrode contact
US10886462B2 (en) * 2018-11-19 2021-01-05 International Business Machines Corporation Encapsulated memory pillars
US11910621B2 (en) * 2019-02-22 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof
TWI682533B (zh) * 2019-06-21 2020-01-11 華邦電子股份有限公司 記憶體裝置及其製造方法
US11183503B2 (en) 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
JP2021044503A (ja) 2019-09-13 2021-03-18 キオクシア株式会社 エッチングマスクの形成方法および半導体装置の製造方法
US11227792B2 (en) * 2019-09-19 2022-01-18 International Business Machines Corporation Interconnect structures including self aligned vias
US10964792B1 (en) * 2019-11-22 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Dual metal capped via contact structures for semiconductor devices
US11328749B2 (en) * 2019-12-18 2022-05-10 Micron Technology, Inc. Conductive interconnects and methods of forming conductive interconnects
US11545391B2 (en) 2020-02-11 2023-01-03 Micron Technology, Inc. Conductive interconnects and methods of forming conductive interconnects
CN112436027A (zh) * 2020-11-23 2021-03-02 长江先进存储产业创新中心有限责任公司 半导体结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222860A (ja) * 2001-01-29 2002-08-09 Sony Corp 半導体装置の作成方法
JP2004172403A (ja) * 2002-11-20 2004-06-17 Toshiba Corp プラズマ処理装置、プラズマ処理方法及び半導体製造装置
JP2004179393A (ja) * 2002-11-27 2004-06-24 Tokyo Ohka Kogyo Co Ltd デュアルダマシン構造形成用埋め込み材料およびこれを用いたデュアルダマシン構造形成方法
JP2006156998A (ja) * 2004-11-05 2006-06-15 Toshiba Corp パターン発生方法、半導体装置の製造方法、半導体装置及びプログラム
JP2007310086A (ja) * 2006-05-17 2007-11-29 Toshiba Corp 半導体装置製造におけるパターン形成方法
JP2011091317A (ja) * 2009-10-26 2011-05-06 Nec Corp スイッチング素子およびスイッチング素子を用いた半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183194A (ja) 1993-12-24 1995-07-21 Sony Corp 多層レジストパターン形成方法
US7238462B2 (en) 2002-11-27 2007-07-03 Tokyo Ohka Kogyo Co., Ltd. Undercoating material for wiring, embedded material, and wiring formation method
JP4571880B2 (ja) 2004-03-25 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7667332B2 (en) 2004-11-05 2010-02-23 Kabushiki Kaisha Toshiba Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program product
US7838173B2 (en) * 2006-12-01 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure design and fabrication on photomask for contact hole manufacturing process window enhancement
JP4554665B2 (ja) * 2006-12-25 2010-09-29 富士フイルム株式会社 パターン形成方法、該パターン形成方法に用いられる多重現像用ポジ型レジスト組成物、該パターン形成方法に用いられるネガ現像用現像液及び該パターン形成方法に用いられるネガ現像用リンス液
KR20140069190A (ko) * 2007-03-28 2014-06-09 제이에스알 가부시끼가이샤 포지티브형 감방사선성 조성물 및 그것을 이용한 레지스트 패턴 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222860A (ja) * 2001-01-29 2002-08-09 Sony Corp 半導体装置の作成方法
JP2004172403A (ja) * 2002-11-20 2004-06-17 Toshiba Corp プラズマ処理装置、プラズマ処理方法及び半導体製造装置
JP2004179393A (ja) * 2002-11-27 2004-06-24 Tokyo Ohka Kogyo Co Ltd デュアルダマシン構造形成用埋め込み材料およびこれを用いたデュアルダマシン構造形成方法
JP2006156998A (ja) * 2004-11-05 2006-06-15 Toshiba Corp パターン発生方法、半導体装置の製造方法、半導体装置及びプログラム
JP2007310086A (ja) * 2006-05-17 2007-11-29 Toshiba Corp 半導体装置製造におけるパターン形成方法
JP2011091317A (ja) * 2009-10-26 2011-05-06 Nec Corp スイッチング素子およびスイッチング素子を用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009462A (zh) * 2019-12-17 2020-04-14 中国科学院微电子研究所 一种钽掩模的制备方法
CN111009462B (zh) * 2019-12-17 2022-11-15 中国科学院微电子研究所 一种钽掩模的制备方法

Also Published As

Publication number Publication date
JP6056868B2 (ja) 2017-01-11
US20150262864A1 (en) 2015-09-17
US9245789B2 (en) 2016-01-26
WO2014057734A1 (ja) 2014-04-17

Similar Documents

Publication Publication Date Title
JP6056868B2 (ja) 配線形成方法
CN106159086B (zh) Rram器件
JP5382001B2 (ja) 半導体装置及びその製造方法
JP5975121B2 (ja) 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
JP5692297B2 (ja) 半導体装置及びその製造方法
US20060019485A1 (en) Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them
JP5617915B2 (ja) 抵抗変化素子とそれを含む半導体装置及びこれらの製造方法
JP2005504430A (ja) 交点磁気記憶集積回路用の自己整合電導線
US9985089B2 (en) Vertical MIM capacitor
JP5799504B2 (ja) 半導体装置及びその製造方法
JP5334199B2 (ja) 容量素子を有する半導体装置
JP5527321B2 (ja) 抵抗変化素子及びその製造方法
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
JP2016192510A (ja) 抵抗変化素子およびその形成方法
US20100006976A1 (en) Semiconductor device and manufacturing method thereof
WO2011158691A1 (ja) 抵抗変化素子及び抵抗変化素子の製造方法
JP5807789B2 (ja) スイッチング素子、半導体装置およびそれぞれの製造方法
JP6040544B2 (ja) 銅配線の表面処理方法及びその上に搭載する機能素子の製造方法
JP2011238696A (ja) 抵抗変化素子及びその製造方法、並びに半導体装置及びその製造方法
WO2018181019A1 (ja) 半導体装置およびその製造方法
JP2015065240A (ja) 電流制御素子およびその製造方法
JP2018174227A (ja) 銅配線層内への抵抗変化素子の製造方法
JP6662289B2 (ja) 半導体装置およびその製造方法
JP2014216386A (ja) 抵抗変化素子及びその形成方法
WO2019176833A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250