JP2018174227A - 銅配線層内への抵抗変化素子の製造方法 - Google Patents

銅配線層内への抵抗変化素子の製造方法 Download PDF

Info

Publication number
JP2018174227A
JP2018174227A JP2017071545A JP2017071545A JP2018174227A JP 2018174227 A JP2018174227 A JP 2018174227A JP 2017071545 A JP2017071545 A JP 2017071545A JP 2017071545 A JP2017071545 A JP 2017071545A JP 2018174227 A JP2018174227 A JP 2018174227A
Authority
JP
Japan
Prior art keywords
film
metal oxide
layer
resistance change
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017071545A
Other languages
English (en)
Inventor
岡本　浩一郎
Koichiro Okamoto
浩一郎 岡本
宗弘 多田
Munehiro Tada
宗弘 多田
直樹 伴野
Naoki Tomono
直樹 伴野
井口　憲幸
Noriyuki Iguchi
憲幸 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2017071545A priority Critical patent/JP2018174227A/ja
Publication of JP2018174227A publication Critical patent/JP2018174227A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】活性電極として使用する、銅表面の平坦性を保持しつつ、パーティクル状異物の除去をすることが可能な銅配線層内への抵抗変化素子の製造方法を提供する。【解決手段】抵抗変化素子の活性電極を兼ねる銅配線上に絶縁性バリア膜を備え、前記絶縁性バリア膜を開口し、前記銅配線の一部を活性電極として露出させる抵抗変化素子の製造方法において、前記活性電極表面を露出させる工程の後、第１のステップにおいて、開口部を含む前記絶縁性バリア膜表面のパーティクル状の異物を除去する工程と、第２のステップにおいて、前記銅表面の酸化膜の除去を行う工程と、第３のステップにおいて、抵抗変化膜を形成する工程とを含み、前記第２のステップと前記第３のステップは大気暴露することなく連続して大気圧より低い圧力下にて行う。【選択図】図１

Description

本発明は、銅配線層内への抵抗変化素子の製造方法に関する。
半導体デバイス（特にシリコンデバイス）は、微細化（スケーリング則：Ｍｏｏｒｅの法則）によってデバイスの集積化・低電力化が進められ、３年４倍のペースで開発が進められてきた。近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のゲート長は２０ｎｍ以下となり、リソグラフィプロセスの高騰（装置価格およびマスクセット価格）、およびデバイス寸法の物理的限界（動作限界・ばらつき限界）により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。
半導体装置上の銅多層配線構造の内部に形成される機能素子としては、例えば抵抗変化型不揮発素子（以下では、「抵抗変化素子」と称する）やキャパシタ（容量素子）等がある。
ロジックＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）上に混載するキャパシタとしては、エンベデッドＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）や、デカップリングキャパシタなどがある。これらのキャパシタを銅配線上に搭載することで、キャパシタの大容量化や小面積化を実現可能になる。
ゲートアレイとスタンダードセルの中間的な位置づけとしてＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）と呼ばれるデバイスが開発されている。これは顧客自身がチップの製造後に任意の回路構成を行うことを可能とするものである。プログラマブル素子として、抵抗変化素子等を配線接続部に介在させ、顧客自身が任意に配線の電気的接続をできるようにしたものである。このような半導体装置を用いることで、回路の自由度を向上させることができる。

抵抗変化素子とは、抵抗状態の変化によって情報を記憶する素子の総称であり、下部電極と上部電極によって抵抗変化層を挟んだ３層構造を有しており、両電極間に電圧を印加することで抵抗変化層の抵抗変化が生じる現象を利用している。例えば、金属架橋形成を利用する、抵抗変化素子としては、抵抗変化層として、金属酸化物層を用いる、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）や、固体電解質を用いる、固体電解質スイッチ素子などがある。
固体電解質スイッチ素子の研究については、１９９０年代後半からいくつか報告されており、さまざまな固体電解質材料による抵抗変化現象が確認されている。例えば、非特許文献１および非特許文献２には、固体電解質として、カルコゲナイド化合物を用いた抵抗変化現象が報告されている。
以下に、抵抗変化素子の一例である、固体電解質スイッチ素子の構造およびスイッチング動作について簡単に説明する。
固体電解質スイッチ素子は、固体電解質層を２つの電極（下部電極および上部電極）で挟んだ構造を有している。ここで、２つの電極のうち一方には、化学的に活性であり、電圧印加により容易に酸化および還元が可能な金属が用いられ、他方の電極には、化学的に不活性な金属材料が用いられる。
次に、固体電解質スイッチ素子の動作について説明する。以下に、例として、化学的に活性な電極を下部電極とする構造を採用し、説明する。
例えば、オフ状態（高抵抗状態）にある固体電解質スイッチ素子において、下部電極（化学的に活性な電極）を接地し、上部電極（化学的に不活性な電極）に負電圧を印加すると、下部電極を構成する金属原子がイオン化して固体電解質層中に溶出する。そして、金属イオンは、上部電極（化学的に不活性な電極）側に引き寄せられ、さらに、電子を受け取り金属原子となり、この金属原子によって、導電性を有する金属架橋が形成される。この固体電解質中に形成された金属架橋により両電極が電気的に接続されることで、スイッチがオン状態（低抵抗状態）に変化する。この負電圧印加によって、「オフ状態」から「オン状態」へ変化させる動作を「セット」と呼ぶ。
一方で上記オン状態において、下部電極を再び接地し、上部電極に正電圧を印加すると、上記金属架橋を構成する金属原子がイオン化して、固体電解質層中に溶解する。そして、金属イオンは、下部電極側に引き戻され、電子を受け取り金属原子となる。その結果、金属架橋による接続が消失し、両電極が電気的に絶縁されることで、スイッチが高抵抗のオフ状態に変化する。この正電圧印加によって、「オン状態」から「オフ状態」へ変化させる動作を「リセット」と呼ぶ。「セット」動作と「リセット」動作を合わせて、「プログラミング」動作と呼ぶ。
このように固体電解質スイッチ素子は、電圧印加がなされていない間、この「オン状態」と「オフ状態」を不揮発的に保持でき、かつ、繰り返し「プログラミング」動作が可能である。この固体電解質スイッチ素子の特性を利用することで、不揮発性メモリあるいは不揮発性スイッチへの応用が可能になる。
固体電解質を利用した記憶素子の一例が、特許文献１に開示されている。特許文献１に開示された記憶素子は、下部電極と上部電極との間に、抵抗変化層およびイオン源層が積層された記憶層が設けられた構成である。この記憶素子の構成を上記の固体電解質スイッチ素子の構成と対比すると、抵抗変化層は固体電解質層に相当し、イオン源層は金属イオンを供給する電極に相当する。特許文献１に開示された記憶素子は、上記の固体電解質スイッチ素子が採用している、化学的に活性な電極を下部電極とする構造と、上下の構造が逆になった構成である。
固体電解質スイッチ素子の不揮発性メモリおよび不揮発性スイッチへの応用においては、「オフ状態」は、より低いリーク電流、すなわち、より高抵抗であることが好ましい。したがって、「オフ状態」の高抵抗化を図るためには、一般的に、「リセット」動作時により高い正電圧を印加することが行われる。しかしながら、「リセット」動作時に、ある電圧以上の高い正電圧を印加すると、固体電解質層内にて絶縁破壊を生じる。一旦、絶縁破壊が生じると、正常なオン状態よりも低抵抗の状態に遷移したままとなり、それ以降、抵抗変化を示さなくなる。この正電圧印加時、絶縁破壊に至る電圧を、絶縁破壊電圧と呼ぶ。したがって、絶縁破壊電圧が高くなるように素子を設計し、製造することで、高いリセット電圧を印加でき、より高抵抗のオフ状態が得られる。
金属架橋形成を利用する、抵抗変化素子、特には、これらの固体電解質スイッチ素子を、半導体装置上の銅多層配線内部に形成する手法について知られている。例えば、特許文献２および特許文献３には、ＣＭＯＳ基板上の銅多層配線構造の内部に設けられた２端子型固体電解質スイッチ素子と、その製造方法が開示されている。特許文献２および特許文献３には、ＣＭＯＳ基板上の銅多層配線構造の内部において、絶縁層の一部を開口加工して露出した銅配線そのものを、金属イオンを固体電解質中へ供給する活性電極として用いて、２端子型固体電解質スイッチ素子を作製する形態が開示されている。
固体電解質スイッチ素子を製造するにあたり、下部電極として銅電極を用いる場合、銅電極表面が酸化すると、負電圧印加時の「オフ状態」におけるリーク電流、オフリーク電流のばらつきが増大する。さらに、正電圧印加による、「リセット」動作時の絶縁破壊電圧の低下を生じる。この課題を解決する方法が、非特許文献３に開示されている。非特許文献３では、固体電解質スイッチ素子の積層構造の形成過程において、下部電極である銅と固体電解質層の間に、銅表面の酸化を防止するため、銅よりも酸化の自由エネルギーが負に大きい金属をバルブメタルとして堆積し、バルブメタルが酸化することで銅の酸化を抑制する「バッファ構造」を設けることを提案している。
特開２０１１−１８７９２５号公報 特開２０１１−０９１３１７号公報 国際公開第２０１０／０７９８１６号 特許第４９６３８１５号公報 特開２０１３−１９７４５１号公報
M . N. Kozicki, et al., "Information storage using nanoscale electrodeposition of metal in solid electrolytes", Superlattices and Microstructures, Vol.34, p.459-465, 2003 R. Waser, et al., "Nanoionics-based resistive switching memories", Nature Materials, Vol.6, p.833-840, 2007 M. Tada, et al., "Improved ON-State Reliability of Atom Switch Using Alloy Electrodes", IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol.60, No.10, p.3534-3540, 2013
一般に、当該技術分野においては、銅多層配線の形成方法において、ビアホールを開口後、ホール底に露出した銅表面の洗浄のため、アミン系の洗浄液を用いた洗浄方法を用いることで、エッチング時に発生した異物の除去と銅表面の酸化物を同時に除去できることが知られている（特許文献４）。例えば、有機アミン系溶液といった一般的な銅洗浄液を用いた場合、銅酸化物除去と表面パーティクル状異物の除去を同時に行うことができる。しかしながら、有機アミン系溶液を用いる洗浄による、銅電極表面の銅酸化物除去の際、還元された銅が洗浄液中に溶解する。そのため、銅電極を、抵抗変化素子の化学的に活性な電極（下部電極）に適用する場合には、銅電極表面の平坦性が悪化し、抵抗変化素子のプログラミング電圧のばらつきが大きくなる問題を有していた。
一方、銅電極表面の銅酸化物除去に伴う、上記銅表面の平坦性悪化に因る、素子特性ばらつきの課題を抑制するため、不活性ガスプラズマを用いたドライクリーニングを用いることで、銅電極表面の銅酸化物除去を行う手法が知られている（特許文献５）。しかしながら、発明者らは、鋭意検討を行った結果、不活性ガスを用いたドライクリーニングでは、表面に付着したパーティクル状異物を除去することができないため、抵抗変化素子の製造歩留りが低下する課題があることを見出した。
したがって、銅表面の優れた平坦性を保持しつつ、パーティクル状異物を除去できる、抵抗変化素子の製造方法が求められていた。
本発明は上述したような技術が有する課題を解決するためになされたものである。本発明は、銅表面の平坦性を保持しつつ、パーティクル状異物の除去をすることが可能な銅配線層内への抵抗変化素子の製造方法を提供することを目的とする。
上記目的を達成するための本発明の抵抗変化素子の製造方法は、
抵抗変化素子の活性電極を兼ねる銅配線上に絶縁性バリア膜を備え、
前記絶縁性バリア膜を開口し、前記銅配線の一部を活性電極として露出させる抵抗変化素子の製造方法において、
前記絶縁性バリア膜を開口し、前記活性電極表面を露出させる工程の後、
第１のステップにおいて、開口部内に露出している前記活性電極表面を含む前記絶縁性バリア膜表面のパーティクル状の異物を除去する工程と、
第２のステップにおいて、前記開口部内に露出している前記活性電極の銅表面の酸化膜の除去を行う工程と、
第３のステップにおいて、抵抗変化膜を形成する工程とを含み、
前記第１のステップにおいて、パーティクル状の異物の除去に洗浄液を利用し、
前記第２のステップと前記第３のステップは大気暴露することなく連続して大気圧より低い圧力下にて行うことを特徴とする。
また、本発明の抵抗変化素子の製造方法の一態様は、
前記第１のステップにおいて、
パーティクル状の異物の除去を、分子内にＯＨ基を有する極性溶媒を主成分とする洗浄液を利用して行うことを特徴とする。
また、本発明の抵抗変化素子の製造方法の一態様は、
前記開口部内に露出した銅表面の面積が、開口部面積の半分以下であることを特徴とする。
また、本発明の抵抗変化素子の製造方法の一態様は、
前記開口部は、ホール形状であり、
前記ホール形状のアスペクト比（ホール形状の深さ／ホール形状の実効直径）は、１以下であることを特徴とする。
本発明によれば、銅電極表面の平坦性を保持しつつ、パーティクル状異物の除去を行うことが可能となり、銅電極を化学的に活性な電極（下部電極）に採用する、抵抗変化素子の製造歩留りを向上する効果が得られる。
第１の実施形態の絶縁性バリア膜開口部における抵抗変化素子の製造工程の一部を示すプロセスフロー図である。 第１の実施形態の絶縁性バリア膜開口部における抵抗変化素子の製造方法を説明するための抵抗変化素子部分構造の断面図である。 第１の実施形態の絶縁性バリア膜開口部における抵抗変化素子の製造方法を説明するための抵抗変化素子部分構造の断面図である。 第１の実施形態の絶縁性バリア膜開口部における抵抗変化素子の製造方法を説明するための抵抗変化素子部分構造の断面図である。 第１の実施形態の絶縁性バリア膜開口部における抵抗変化素子の製造方法を説明するための抵抗変化素子部分構造の断面図である。 第１の実施形態の絶縁性バリア膜開口部における抵抗変化素子の製造方法を説明するための抵抗変化素子部分構造の断面図である。 第１の実施形態の抵抗変化素子において採用されている、第１金属酸化膜層と第２金属酸化膜層で構成されるバッファ層を具える構造を模式的に示す図である。 第２の実施形態の抵抗変化素子において採用されている、第１金属酸化膜層、第２金属酸化膜層ならびに第３金属酸化膜層、で構成されるバッファ層を具える構造を模式的に示す図である。 第３の実施形態の抵抗変化素子が半導体基板上の多層配線構造の内部に設けられた構成を模式的に示した部分断面図である。 第３の実施形態における、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 第３の実施形態における、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 第３の実施形態における、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 第３の実施形態における、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 第３の実施形態における、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 第３の実施形態における、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 第３の実施形態における、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 第３の実施形態における、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 第３の実施形態における、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 第３の実施形態における、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 第３の実施形態における、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 第３の実施形態の抵抗変化素子およびその製造方法をベースとして、半導体基板上に形成された多層配線構造の内部に、銅配線を活性電極とした３端子型抵抗変化素子を製造する方法を説明するための抵抗変化素子部分構造の断面図である。 本実施態様１の抵抗変化素子と、比較例となる抵抗変化素子について、負電圧を１Ｖ印加時のオフリーク電流を測定した結果を示す表である。 本実施態様１の抵抗変化素子と、比較例となる抵抗変化素子について、リセット時の絶縁破壊電圧を測定した結果を示す表である。
本発明の実施形態を詳細に説明する前に、明細書中で用いる用語の意味を説明する。
半導体基板は、ＭＯＳトランジスタおよび抵抗素子を含む半導体素子、ならびにこれらの半導体素子が組み合わされた半導体装置が構成された基板を含む。また、半導体基板は、単結晶基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板やＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）基板、液晶製造用基板などの基板も含む。
プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法とは、例えば、気体原料、または液体原料を気化させたもの(気体分子)を減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、または基板表面反応などによって基板上に連続膜を形成する手法である。
ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。ＣＭＰ法は、層間絶縁膜を研磨して平坦化する場合の他、ダマシン配線と呼ばれる埋め込み配線の形成にも用いられる。配線材料に銅（Ｃｕ）を用いる場合で、ダマシン配線の形成方法を簡単に説明する。予め溝が形成された絶縁膜上にＣｕを形成する。その後、ＣＭＰ法によって、溝に埋め込まれたＣｕを残し、絶縁膜上の余剰のＣｕを研磨して除去する。このようにして、溝にＣｕが埋め込まれたダマシン配線が形成される。
バリアメタルとは、配線を構成する金属元素が層間絶縁膜や下層へ拡散することを防止するために、配線の側面および底面を被覆する、バリア性を有する導電性膜を示す。例えば、配線を構成する材料がＣｕを主成分とする金属である場合、例えば銅（Ｃｕ）の拡散を防止するため、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜がバリアメタルとして使用される。これらの膜は、ドライエッチングによる加工が容易であり、配線材料としてＣｕが使用される前のＬＳＩ製造プロセスとの整合性がよい。
バリア絶縁膜とはＣｕ配線の上面に形成され、Ｃｕの酸化や絶縁膜中へのＣｕの拡散を防ぐ機能、および加工時にエッチングストッパ層としての役割を有する。例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜またはこれらの積層膜などがバリア絶縁膜として用いられる。


以下に、本発明の好適な実施形態の抵抗変化素子およびその製造方法について、図面を参照しながら詳細に説明する。ただし、各実施形態においては、本発明を実施するために技術的に好ましい形態で説明するが、発明の範囲は以下で説明される実施形態に限定されるものではない。
（第１の実施形態）
本発明の第１の実施形態の抵抗変化素子の製造方法について説明する。
図１は、第１の実施形態の絶縁性バリア膜開口部における抵抗変化素子の製造工程の一部を示すプロセスフロー図である。一構成例を示す部分断面図である。また、図２−１〜図２−５は、絶縁性バリア膜開口部における抵抗変化素子の製造方法を説明するための抵抗変化素子部分構造の断面図であり、図２−１〜図２−５の順に図１のプロセスフローに従って変化する素子部分構造を示している。
本第１の実施形態の抵抗変化素子の製造方法は、
抵抗変化素子の活性電極を兼ねる銅配線上に絶縁性バリア膜を備え、
前記絶縁性バリア膜を開口し、前記銅配線の一部を活性電極として露出させる抵抗変化素子の製造方法において、
前記絶縁性バリア膜を開口し、前記活性電極表面を露出させる工程（ステップ５１）の後、
第１のステップ（ステップ５２）において、開口部内に露出している前記活性電極表面を含む前記絶縁性バリア膜表面のパーティクル状の異物を除去する工程と、
第２のステップ（ステップ５３）において、前記開口部内に露出している前記活性電極の銅表面の酸化膜の除去を行う工程と、
第３のステップ（ステップ５４）において、抵抗変化膜を形成する工程とを含み、
前記第１のステップ（ステップ５２）において、パーティクル状の異物の除去に洗浄液を利用し、
前記第２のステップと前記第３のステップは大気暴露することなく連続して大気圧より低い圧力下にて行うことを特徴とする、抵抗変化素子の製造方法である。
ステップ５１は、図２−１から図２−２に至る工程に相当し、絶縁性バリア膜１０７の一部を開口し、開口部１０９より、層間絶縁膜１０３内に形成された、銅配線１０６の一部の表面を露出させる工程である。銅配線１０６は、絶縁性バリア膜の下層に隣接して配置されており、開口部１０９に形成される抵抗変化素子の活性電極を兼ねる。ここで、絶縁性バリア膜１０７は、化学的に比較的安定な絶縁体からなる膜であり、例えば、Ｃｕといった、化学的に活性な隣接する材料からの原子の拡散を防止する機能を有する。また、絶縁性バリア膜１０７は、化学的に活性な材料の表面に配置することで、例えば、大気中の酸素や水などとの反応を低減することも可能である。
ステップ５１において、絶縁性バリア膜１０７の一部を開口すると、開口部１０９より露出した銅配線１０６表面には、銅酸化膜１３２が形成される（図２−２）。また、絶縁性バリア膜１０７の一部を開口する工程おいては、一般的な半導体プロセスであるドライエッチングが用いられる。そのため、開口部１０９を含む絶縁性バリア膜１０７の表面には、ドライエッチング工程中に生成したパーティクル状異物１３１が付着しうる。
ここで、開口部内に露出している銅配線１０６表面は、開口部１０９底部の全面であってもよいが、開口部１０９底部のうち一部であってもよい。さらに、図２−２〜図２−５に示すように、開口部１０９内に露出している銅配線１０６表面の面積は、開口部１０９の面積の半分以下であることがより好ましい。このように、開口部１０９内に露出している、銅配線１０６表面の露出面積を限定することにより、活性電極を兼ねる銅配線１０６表面の平坦性が素子間特性のばらつきに与える影響をより軽減することができる。
また、開口部１０９の形状は、ホール形状であり、そのホール形状のアスペクト比（ホール形状の深さ／ホール形状の実効直径）は、１以下であることが好ましい。このような開口部形状とすることで、次のステップ５２（第１のステップ）において、洗浄液を用いて、開口部１０９内に露出している銅配線１０６表面に形成されている、銅酸化膜１３２の表面に付着したパーティクル状異物１３１を効率的に流出除去することができる。
ステップ５２（第１のステップ）は、図２−２から図２−３に至る工程に相当し、洗浄液１３５を使用して、開口部１０９内に露出している銅酸化膜１３２の表面を含む絶縁性バリア膜１０７の表面に付着するパーティクル状異物１３１を洗浄除去する工程である。ここで、洗浄液１３５は、分子内にＯＨ基を有する極性溶媒を主成分とすることが好ましい。分子内にＯＨ基を有する極性溶媒は、ＯＨ基による極性を有することで、付着したパーティクル状異物１３１の表面において電気的に親和し、極性溶媒により溶媒和された、パーティクル状異物１３１を洗浄除去することができる。洗浄液１３５の主成分である、分子内にＯＨ基を有する極性溶媒は、アミン系溶剤や酸溶液などの従来の洗浄液中に含まれるアミン化合物や酸とは異なり、露出した銅配線１０６表面に形成された銅酸化膜１３２に対する化学的作用が小さい。そのため、分子内にＯＨ基を有する極性溶媒を主成分とする洗浄液を使用することで、銅酸化膜１３２および下層の銅配線１０６の溶出を防止し、露出した銅配線１０６表面の平坦性低下を防止することができる。
また、洗浄液１３５の主成分は、水、メタノール、エタノール、１−プロパノール、２−プロパノール、１−ブタノール、２−ブタノール、イソブチルアルコール、ｔｅｒｔ−ブチルアルコールのうち少なくとも１つであることがより好ましい。これらの溶媒分子は、いずれもＯＨ基を有する極性溶媒として作用し、前述の洗浄効果を有する。また、前記溶媒分子は、銅酸化膜１３２を構成する銅酸化物に対する化学的安定性が高いため、露出した銅配線１０６表面の平坦性低下を防止することができる。
あるいは、洗浄液１３５の主成分は水であって、二酸化炭素、メタノール、エタノール、１−プロパノール、２−プロパノール、１−ブタノール、２−ブタノール、イソブチルアルコール、ｔｅｒｔ−ブチルアルコール、ジメチルエーテル、エチルメチルエーテル、ジエチルエーテル、テトラヒドロフラン、アセトニトリル、のうち少なくとも１つを含むことがより好ましい。このような洗浄液の構成とすることで、開口部１０９内に露出している銅酸化膜１３２の表面に付着する、パーティクル状異物１３１の除去特性を向上することができる。
ステップ５３（第２のステップ）は、図２−３から図２−４に至る工程に相当し、ステップ５２（第１のステップ）における洗浄工程後、開口部１０９内に露出している銅配線１０６表面に形成されている、銅酸化膜１３２を除去する工程である。ステップ５３において、銅酸化膜１３２を除去し、清浄な銅配線１０６表面を得る方法の好ましい一例として、不活性ガスプラズマによるエッチングの応用を例示できる。不活性ガスプラズマによるエッチングを使用することより、銅配線１０６表面に形成されている、銅酸化膜１３２を、効果的に除去しつつ、銅配線１０６表面の平坦性を保持することができる。
ステップ５４（第３のステップ）は、図２−４から図２−５に至る工程に相当し、ステップ５３（第２のステップ）における銅酸化膜１３２の除去工程後、清浄かつ平坦性を保持した銅配線１０６表面、露出した層間絶縁膜１０３表面、および絶縁性バリア膜１０７上に、抵抗変化膜１２３を形成する工程である。ここで、銅酸化膜１３２が除去された清浄な銅配線１０６の表面に、抵抗変化膜１２３を形成する前に、大気暴露により新たに銅酸化膜が形成されることを防止するため、ステップ５４（第３のステップ）は、ステップ５３（第２のステップ）の工程後、大気暴露することなく連続して大気圧より低い圧力下にて行われる。
また、銅配線１０６を活性電極として用いる場合、抵抗変化膜１２３には、銅イオンを可逆的に溶出・回収できる固体電解質層が用いられる。抵抗変化膜１２３には、例えば、Ｔａ、Ｎｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｓｉ、Ａｌ、Ｆｅ、Ｖ、Ｍｎ、Ｃｏ、Ｗのうち少なくとも１つを含む金属酸化物膜、ＳｉＯＣＨ膜、もしくはカルコゲナイド膜、またはそれらの積層膜などを用いることが可能である。抵抗変化膜１２３を構成する固体電解質層として、例えば、膜厚６ｎｍのＳｉＯＣＨ膜が用いられる。

例えば、本発明の第１の実施形態の抵抗変化素子においては、抵抗変化膜１２３を、第１金属酸化物層６と第２金属酸化物層７とから形成されるバッファ層と、例えばＳｉＯＣＨ膜から形成される、固体電解質層５で、構成することができる。図２−１に、抵抗変化膜１２３を、第１金属酸化物層６と第２金属酸化物層７とから形成されるバッファ層と、例えばＳｉＯＣＨ膜から形成される、固体電解質層５で構成する構造を、模式的に示す。
第１金属酸化物層６を形成する金属酸化物には、Ｔｉ、Ｚｒ、Ｈｆのうち少なくとも１つを含む金属酸化物を選択することができる。また、第２金属酸化物層７を形成する金属酸化物には、Ａｌ、Ｎｂ、Ｔａのうち少なくとも１つを含む金属酸化物を選択することができる。

以上で説明した、本発明の第１の実施形態によれば、抵抗変化素子の活性電極となる銅配線表面の平坦性を保持しつつ、パーティクル状異物の除去を行うことが可能であり、ひいては、本発明の第１の実施形態にかかる製造方法を採用することにより、抵抗変化素子の製造歩留りを向上することができる。

（第２の実施形態）
本発明の第２の実施形態は、第１の実施形態で説明した第２金属酸化物層７と固体電解質層５との間に、第３金属酸化物層８を設けた構成である。
第２の実施形態の抵抗変化素子の構成を説明する。図２−２は、第２の実施形態の抵抗変化素子の一構成例を示す部分断面図である。
図２−２に示すように、本第２の実施形態の抵抗変化素子は、図２−１に示した、第１の実施形態の抵抗変化素子に対して、第２金属酸化物層７と固体電解質層５の間に第３金属酸化物層８が設けられている。例えば、第３金属酸化物層８を形成する金属酸化物には、第１金属酸化物層６を形成する金属酸化物と同一の金属元素を含む金属酸化物を採用することができる。
また、第３金属酸化物層８を形成する金属酸化物は、第１金属酸化物層６を形成する金属酸化物と同一の金属元素を含む金属酸化物を採用する構成に限らず、第１金属酸化物層６を形成する金属酸化物と同様に、Ｔｉ、Ｚｒ、Ｈｆのうち少なくとも１つを含む金属酸化物であってもよい。第３金属酸化物層８を形成する金属酸化物は、主成分がＴｉの酸化物である場合、その化学組成を、酸素組成ｙ１を用いてＴｉＯｙ１で表わすと、ｙ１は、１．５≦ｙ１≦２．０を満たす、チタンの酸化物であってもよい。第３金属酸化物層８を形成する金属酸化物は、主成分がＺｒの酸化物である場合、その化学組成を、酸素組成ｙ２を用いてＺｒＯｙ２で表すと、ｙ２は、１．５≦ｙ２≦２．０を満たすジルコニウムの酸化物であってもよい。さらに、第３金属酸化物層８を形成する金属酸化物は、主成分がＨｆの酸化物である場合、その化学組成を、酸素組成ｙ３を用いてＨｆＯｙ３で表わすと、ｙ３は１．５≦ｙ３≦２．０を満たす、ハフニウムの酸化物であってもよい。
本第２の実施形態の抵抗変化素子で採用する、第１金属酸化物層６、第２金属酸化物層７、第３金属酸化物層８からなる、バッファ層の構成により、不動態層となる第２金属酸化物層７の酸素拡散に対するバリア性を、第３金属酸化物層８により、より容易に制御することができる。
上記の第１の実施形態の抵抗変化素子と同様に、本第２の実施形態の抵抗変化素子における、バッファ層を構成する、第１金属酸化物層６、第２金属酸化物層７、第３金属酸化物層８の膜厚およびその金属酸化物材料に関して、各種の測定器で調べることができる。例えば、活性電極(銅配線)表面には、第１金属酸化物層６を形成する金属酸化物に含まれる金属とＣｕとを含む合金化層が形成される。この活性電極(銅配線)表面に形成される合金化層の膜厚と、その合金組成を、第１金属酸化物層６の膜厚とその金属酸化物組成、第２金属酸化物層７の膜厚とその金属酸化物組成と同様に、種々の測定器で調べられる。また、第２金属酸化物層７と固体電解質層５との間に設けられている、第３金属酸化物層８を形成する金属酸化物組成、ならびに、その膜厚も、種々の測定器で調べられる。
例えば、透過型電子線顕微鏡（ＴＥＭ）観察、エネルギー分散型Ｘ線分光法、および電子エネルギー損失分光法により、その構成元素および化学組成を調べることで、第１金属酸化物層６の膜厚とその金属酸化物組成、第２金属酸化物層７の膜厚とその金属酸化物組成、第３金属酸化物層８の膜厚とその金属酸化物組成は、それぞれ、上述した構成であることを確認できる。

（第３の実施形態）
本発明の第３の実施形態は、第１の実施形態で説明した抵抗変化素子を、半導体基板上に形成された多層配線構造の内部に設けた構成である。後述するが、本第３の実施形態の抵抗変化素子では、第１電極がＣｕ配線の役目を兼ねたＣｕ電極である。
第３の実施形態の抵抗変化素子の構成を説明する。
図３−３は、第３の実施形態の抵抗変化素子が半導体基板上の多層配線構造の内部に設けられた構成を模式的に示した部分断面図である。
図３−３に示すように、半導体基板１０１の上に第１層間絶縁膜１０２を介して抵抗変化素子１２６が設けられている。本第３の実施形態の抵抗変化素子１２６は、下部配線１０６と、第１金属酸化物層１２１と、第２金属酸化物層１２２と、固体電解質層１２３と、第１上部電極１２４と、第２上部電極１２５とを有する。
下部配線１０６、第１金属酸化物層１２１、第２金属酸化物層１２２、固体電解質層１２３および第１上部電極１２４には、一例として、第１の実施形態で説明した構成を適用することが可能である。下部配線１０６は、図３−１に示した第１電極１に相当する。第１金属酸化物層１２１は第１金属酸化物層６に相当し、第２金属酸化物層１２２は第２金属酸化物層７に相当する。固体電解質層１２３は固体電解質層５に相当し、第１上部電極１２４は第２電極２に相当する。これらの構成については第１の実施形態で説明した構成と同様なため、本第３の実施形態では、その詳細な説明を省略する。
本第３の実施形態においても、第１金属酸化物層１２１を設けることで、より効果的に、リーク電流の低減することができるとともに、素子間特性ばらつきを低減することができる。本第３の実施形態の抵抗変化素子では、第１金属酸化物層１２１は、例えば、酸素組成ｙ１が１．５≦ｙ１≦２．０を満たす、膜厚０．５ｎｍのＴｉＯｙ１で形成されている。
また、第２金属酸化物層１２７が不動態層として機能し、下層のＣｕを含む、下部配線１０６の酸化を抑制することができる。本第３の実施形態の抵抗変化素子では、第２金属酸化物層１２２は、例えば、酸素組成ｘ１が１．３≦ｘ１≦１．５を満たす、膜厚０．３ｎｍのＡｌＯｘ１で形成されている。
固体電解質層１２３は、例えば、膜厚６ｎｍのＳｉＯＣＨ膜で形成されている。第１上部電極１２４は、例えば、膜厚１０ｎｍのＲｕ０．５Ｔｉ０．５で形成されている。
第２上部電極１２５は、バリア性を有する導電性膜であり、下部で接する第１上部電極１２４に含まれる金属がビアプラグ１４４などに拡散することを防止するために形成される。例えば、第２上部電極１２５は、膜厚２５ｎｍのＴａで形成される。
図３−１に示すように、抵抗変化素子１２６における、第１上部電極１２４および第２上部電極１２５の積層体の上に、第２ハードマスク膜１２８および第３ハードマスク膜１２９が形成されている。第１金属酸化物層１２１、第２金属酸化物層１２２、固体電解質層１２３、第１上部電極１２４、第２上部電極１２５、第２ハードマスク膜１２８および第３ハードマスク膜１２９の側面と、第１バリア絶縁膜１０７の上面は、保護絶縁膜１３０で覆われている。
下部配線１０６は、第２層間絶縁膜１０３および第１キャップ絶縁膜１０４に形成された配線溝に第１バリアメタル１０５を介して埋め込まれた配線である。下部配線１０６を、Ｃｕを主成分とする金属材料で構成することで、図３−１に示した第１の実施形態における第１電極１に相当する、下部電極として用いられる。この構成により、下部配線１０６に、下部配線１０６内のＣｕ原子をイオン化して、第１金属酸化物層１２１と、第２金属酸化物層１２２を介して、固体電解質層１２３中へ溶出させる機能を持たせることができる。さらに、下部配線１０６を、Ｃｕ材料で構成とすることで、未酸化のまま第１金属酸化物層１２１を構成しなかった金属成分を、Ｃｕと合金化して下部配線１０６内へ拡散させることができる。例えば、下部配線１０６にＣｕを用い、第１金属酸化物層１２１を構成する主成分がＴｉからなる酸化物である場合、下部配線１０６と第１金属酸化物層１２１の界面には、ＣｕおよびＴｉを主成分とする合金化層が形成される。
固体電解質層１２３と下部配線１０６とは、第１金属酸化物層１２１および第２金属酸化物層１２２を介して、第１バリア絶縁膜１０７の開口部にて接続されている。このとき、固体電解質層１２３と、第１金属酸化物層１２１および第２金属酸化物層１２２を介して接続される、下部配線１０６の幅は、バリア絶縁膜１０７の開口部の直径（実効直径）よりも大きいことが好ましい。
第１バリアメタル１０５は、第２上部電極１２５と同様のバリア性を有する導電性膜である。第１バリアメタル１０５は、下部配線１０６に含まれる金属が第１層間絶縁膜１０２、第２層間絶縁膜１０３および第１キャップ絶縁膜１０４などへ拡散することを防止するために、下部配線１０６の側面および底面を被覆している。第１バリアメタル１０５には、例えば、下部配線１０６がＣｕを主成分とする金属元素からなる場合、Ｔａ、ＴａＮ、ＴｉＮ、ＷＣＮのような高融点金属やその窒化物等、またはそれらの積層膜が用いられる。
上部配線１４５は、第３層間絶縁膜１４１および第２キャップ絶縁膜１４２に形成された配線溝に第２バリアメタル１４３を介して埋め込まれた配線である。上部配線１４５は、ビアプラグ１４４と一体になっている。ビアプラグ１４４は、保護絶縁膜１３０、第３ハードマスク膜１２９および第２ハードマスク膜１２８に形成された下穴に第２バリアメタル１４３を介して埋め込まれている。ビアプラグ１４４は、第２バリアメタル１４３を介して、抵抗変化素子１２６と電気的に接続されている。上部配線１４５およびビアプラグ１４４には、例えば、Ｃｕが用いられる。
第２バリアメタル１４３は、第１バリアメタル１０５と同様のバリア性を有する導電性膜である。第２バリアメタル１４３は、上部配線１４５およびビアプラグ１４４に含まれる金属が第１ビア層間絶縁膜１４０、第３層間絶縁膜１４１および第２キャップ絶縁膜１４２へ拡散することを防止するために、上部配線１４５およびビアプラグ１４４の側面および底面を被覆している。第２バリアメタル１４３には、例えば、上部配線１４５およびビアプラグ１４４がＣｕを主成分とする金属元素からなる場合には、第１バリアメタル１０５と同様に、Ｔａ、ＴａＮ、ＴｉＮ、ＷＣＮのような高融点金属やその窒化物等、またはそれらの積層膜が用いられる。
第２バリアメタル１４３は、接触抵抗を低減する観点から、抵抗変化素子１２６の構成の一部である第２上部電極１２５と同一材料であることが好ましい。例えば、第２上部電極１２５がＴａである場合、その上部に接触する第２バリアメタル１４３にはＴａを用いることが好ましい。
第３ハードマスク膜１２９は、第２ハードマスク膜１２８をエッチングする際のハードマスクとなる膜である。第２ハードマスク膜１２８は、第３ハードマスク膜１２９と異なる種類の膜であることが好ましく、例えば、第２ハードマスク膜１２８がＳｉＣＮ膜であれば、第３ハードマスク膜１２９にＳｉＯ２膜を用いることが可能である。
保護絶縁膜１３０は、側面が露出した抵抗変化素子１２６にダメージを与えることなく、さらに抵抗変化素子１２６から第１ビア層間絶縁膜１４０への構成原子の拡散を防ぐ機能を有する絶縁膜である。保護絶縁膜１３０には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることが可能である。第１バリア絶縁膜１０７および第２バリア絶縁膜１４６は金属の拡散を防ぐ機能を有する絶縁膜である。
本第３の実施形態の抵抗変化素子では、図３−３に示すように、第１バリア絶縁膜１０７に設けられた開口部を介して、第１電極１に相当する下部配線１０６と、第１金属酸化物層１２１とが接する構成となる。この構成により、第１電極１として、Ｃｕ配線を兼ねるＣｕ電極を用いることができ、ＣＭＯＳ基板上多層配線構造内にＣｕ電極を用いた抵抗変化素子が形成可能になる。抵抗変化素子の下部電極がＣｕ配線の機能を兼ねることで、製造工程を簡略化することが可能となる。
次に、本第３の実施形態の抵抗変化素子の製造方法を、図３−３に示した構成の場合で説明する。
図４−１〜図４−１１は、図３−３に示した構成の第３の実施形態の抵抗変化素子について、半導体基板上の多層配線構造の内部に設けるための製造方法を説明するための部分断面図である。
まず、半導体基板１０１上に第１層間絶縁膜１０２、第２層間絶縁膜１０３および第１キャップ絶縁膜１０４を順に形成する。ここでいう半導体基板１０１は、半導体基板そのものであってもよく、基板表面に半導体素子（不図示）が形成されている基板であってもよい。例えば、第１層間絶縁膜１０２は、膜厚３００ｎｍのＳｉＯ２膜で、第２層間絶縁膜１０３は、膜厚１５０ｎｍのＳｉＯＣＨ膜で、第１キャップ絶縁膜１０４は、膜厚１００ｎｍのＳｉＯ２膜で形成することができる。
続いて、リソグラフィ法を用いて、第１キャップ絶縁膜１０４、第２層間絶縁膜１０３および第１層間絶縁膜１０２の積層膜に配線溝を形成する。このリソグラフィ法は、第１キャップ絶縁膜１０４の上に所定のパターンのレジストを形成するフォトレジスト形成処理、積層膜に対してレジストをマスクにして異方性エッチングを行うドライエッチング処理、および、エッチングにより配線溝を形成した後にレジストを除去する処理を含む。
その後、配線溝中に、第１バリアメタル１０５を介して金属を埋め込んで下部配線１０６を形成する。下部配線１０６の材料が、例えば、Ｃｕである場合、第１バリアメタル１０５として、例えば、ＴａＮ（膜厚５ｎｍ）／Ｔａ（膜厚５ｎｍ）の積層構造を使用する。
続いて、下部配線１０６を含む第１キャップ絶縁膜１０４上に第１バリア絶縁膜１０７を形成する。第１バリア絶縁膜１０７は、例えば、膜厚３０ｎｍのＳｉＣＮ膜で形成することができる。次に、図４−１に示すように、第１バリア絶縁膜１０７上に第１ハードマスク膜１０８を形成する。第１ハードマスク膜１０８は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、第１バリア絶縁膜１０７とは異なる材料であることが好ましい。ここでは、第１バリア絶縁膜１０７をＳｉＣＮ膜で形成する場合、第１ハードマスク膜１０８の形成には、例えば、ＳｉＯ２膜を用いる。第１ハードマスク膜１０８を、例えば、膜厚４０ｎｍのＳｉＯ２膜で形成する。
続いて、第１ハードマスク膜１０８上に、所定の開口部パターンを有するフォトレジストを形成し、ドライエッチングを行って第１ハードマスク膜１０８に開口部を形成する。Ｏ２プラズマアッシング等によってフォトレジストを剥離する。そして、第１ハードマスク膜１０８の開口部底部に露出している第１バリア絶縁膜１０７を、エッチバックすることにより、下部配線１０６上面の一部を露出させる開口部を第１バリア絶縁膜１０７に形成する。膜厚４０ｎｍのＳｉＯ２膜で形成されている、第１ハードマスク膜１０８は、このエッチバック中にエッチング除去される。このエッチバック後、図４−２から図４−４に示すように、開口部底部に露出した下部配線１０６の表面を、洗浄液を用いた洗浄除去（図４−２）、引き続き、Ｈ２または不活性ガスを含むガスを用いたプラズマ照射（図４−２）を行うことによって清浄化する。その結果、開口部１０９内に露出している銅酸化膜１３２の表面に付着する、パーティクル状異物１３１の除去、ならびに、銅酸化膜１３２自体の除去もなされる（図４−４）。
図４−１から図４−４の順に示した構造を形成するまでをステップＡ１とする。
ステップＡ１において、第１バリア絶縁膜１０７の開口部を形成する際のエッチバックは、第１バリア絶縁膜１０７がＳｉＮ膜あるいはＳｉＣＮ膜である場合、ＣＦ４を含むプラズマを用いることで行うが可能である。その条件は、例えば、ＣＦ４／Ａｒのガス流量＝２５／５０ｓｃｃｍ、圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー９０Ｗの条件である。ソースパワーを低下、または基板バイアスを大きくすることで、エッチング時のイオン性を向上させ、第１バリア絶縁膜１０７側壁を傾斜したテーパー形状にすることができる。また、このエッチバックによって、膜厚４０ｎｍのＳｉＯ２膜で形成されている、第１ハードマスク膜１０８をエッチング除去することができる。
次に、下部配線１０６が露出した開口部を含む第１バリア絶縁膜１０７上に、第１金属酸化物層１２１を形成するための第１の金属層、および第２金属酸化物層１２２を形成するための第２の金属層をこの順に堆積する。第１の金属層は、Ｔｉ、Ｚｒ、Ｈｆのうち少なくとも１つを含む。第２の金属層は、Ａｌ、Ｎｂ、Ｔａのうち少なくとも１つを含む。例えば、第１の金属層は、膜厚０．５ｎｍのＴｉ層とし、第２の金属層は、膜厚０．２ｎｍのＡｌ層とする。
第１の金属層および第２の金属層を堆積後、減圧下にて、大気に暴露することなく、Ｏ２を含むガス照射により、第１の金属層および第２の金属層の酸化処理を行う。酸化処理が施された、第１の金属層および第２の金属層を、それぞれ、金属酸化物層に変換される。続いて、減圧下にて、第１の金属層および第２の金属層の成膜温度よりも高い温度で、加熱処理を行う。加熱処理を行うことで、酸化処理において未反応で残留した第１の金属層内の金属成分を、Ｃｕからなる下部電極１０６表面において、合金化させる。その結果、第１金属酸化物層１２１に接する、Ｃｕからなる下部電極１０６表面に、合金化層が形成される。
図４−４から、第１金属酸化物層１２１および第２金属酸化物層１２２からなるバッファ層構造を形成するまでをステップＡ２とする。
ステップＡ２において、第１の金属層および第２の金属層は、金属原料の抵抗加熱、電子線照射、レーザー照射などによる蒸着法、ＤＣスパッタリング法などにより堆積できる。一例として、第１の金属層がＴｉである場合、ＤＣスパッタリング法により、Ｔｉをターゲットとして、スパッタパワー１００Ｗ、基板温度は室温にて、Ａｒ流量２０ｓｃｃｍ、圧力０．５Ｐａの条件を用いることで、第１の金属層を堆積することができる。また、第２の金属層がＡｌである場合、ＤＣスパッタリング法を用い、Ａｌをターゲットとして、スパッタパワー１５０Ｗ、基板温度は室温にて、Ａｒ流量２０ｓｃｃｍ、圧力０．５Ｐａの条件を用いることで、第２の金属層を堆積することができる。
また、ステップＡ２において、大気暴露することなくＯ２を含むガス照射による酸化処理を行うことで、第１の金属層の酸化により形成される第１金属酸化物層１２１、および第２の金属層の酸化により形成される第２金属酸化物層１２２の酸化度を精度よく制御することができる。一例として、第１の金属層が膜厚０．５ｎｍのＴｉであり、第２の金属層が膜厚０．２ｎｍのＡｌである場合、基板温度は室温にて、Ｏ２流量１０ｓｃｃｍ、圧力０．５Ｐａ、照射時間６０秒のＯ２ガス照射により、Ｔｉの酸化物からなる第１金属酸化物層１２１、およびＡｌの酸化物からなる第２金属酸化物層１２２を形成することができる。
さらに、ステップＡ２において、前述の酸化処理後の加熱処理は、一例として、第１の金属層が膜厚０．５ｎｍのＴｉであり、第２の金属層が膜厚０．２ｎｍのＡｌである場合、４００℃以下の基板温度にて、Ｎ２およびＯ２各流量１０／１０ｓｃｃｍ、圧力９００Ｐａ、処理時間３０秒の条件で行うことが好ましい。この加熱処理によって、前述の酸化処理において未反応で残留した第１の金属層内の金属成分を、Ｃｕからなる下部電極１０６表面における合金化拡散により、除去することができる。従って、加熱処理後、第１金属酸化物層１２１と接する、Ｃｕからなる下部電極１０６表面には、第１の金属層に使用するＴｉと、Ｃｕからなる、合金化層が形成される。
また、真空は、チャンバー内の気圧を極力低くした状態を意味し、少なくとも上述の酸化処理よりも低圧である。酸化処理、その後加熱処理を行うことで形成される、第１金属酸化物層１２１の膜厚は１．０ｎｍ以下であることが好ましく、第２金属酸化物層１２２の膜厚は０．８ｎｍ以下であることが好ましい。
次に、形成した第２金属酸化物層１２２上に、固体電解質層１２３を堆積する。固体電解質層１２３には、例えば、膜厚６ｎｍのＳｉＯＣＨ膜が用いられる。この場合、固体電解質層１２３をプラズマＣＶＤ法によって堆積し、続いて不活性ガスプラズマ処理を行う。
続いて、固体電解質層１２３上にＤＣスパッタリング法により第１上部電極１２４および第２上部電極１２５をこの順に形成する。下部配線１０６、第１金属酸化物層１２１、第２金属酸化物層１２２、固体電解質層１２３、第１上部電極１２４および第２上部電極１２５は、抵抗変化素子１２６となる積層体を構成する。第１上部電極１２４は、例えば、膜厚１０ｎｍのＲｕ０．５Ｔｉ０．５である。第２上部電極１２５は、例えば、膜厚２５ｎｍのＴａである。なお、第１上部電極１２４がＲｕあるいはＲｕ合金である場合、第１上部電極１２４の表面酸化を防止するため、第１上部電極１２４の堆積後、大気暴露することなく、連続して第２上部電極１２５を堆積することが好ましい。
続いて、図４−５に示すように、第２上部電極１２５上に、第２ハードマスク膜１２８、および第３ハードマスク膜１２９をこの順に積層する。第２ハードマスク膜１２８は、密着性の観点から第１バリア絶縁膜１０７と同一材料を用いることが好ましい。例えば、膜厚３０ｎｍのＳｉＣＮ膜を、第２ハードマスク膜１２８に用いることができる。その際、例えば、膜厚１００ｎｍのＳｉＯ２膜を、第３のハードマスク膜１２９に用いることができる。
第１金属酸化物層１２１と第２金属酸化物層１２２の形成後、図４−５に示した構造を形成するまでの工程をステップＡ３とする。
ステップＡ３において、固体電解質層１２３にＳｉＯＣＨ膜を用いる場合、プラズマＣＶＤ法で次のような条件で固体電解質層１２３を形成する。原料には液体ＳｉＯＣＨモノマー分子を用い、基板温度は４００℃以下とし、Ｈｅ流量５００〜２０００ｓｃｃｍ、原料流量０．１〜０．８ｇ／ｍｉｎ、プラズマＣＶＤチャンバー圧力３６０〜７００Ｐａ、ＲＦパワー２０〜１００Ｗにそれぞれ設定することで、ＳｉＯＣＨ膜を堆積することができる。具体的には、基板温度３５０℃、Ｈｅ流量１５００ｓｃｃｍ、原料流量０．７５ｇ／ｍｉｎ、プラズマＣＶＤチャンバー圧力４７０Ｐａ、ＲＦパワー５０Ｗの条件で、ＳｉＯＣＨ膜を堆積することができる。また、ＳｉＯＣＨ膜堆積後の不活性プラズマ処理は、不活性ガスとしてＨｅを用い、基板温度は４００℃以下とし、Ｈｅ流量５００〜１５００ｓｃｃｍ、プラズマチャンバー圧力２．７〜３．５Ｔｏｒｒ、ＲＦパワー２０〜２００Ｗにそれぞれ設定することで行うことができる。具体的には、基板温度３５０℃、Ｈｅ流量１０００ｓｃｃｍ、プラズマチャンバー圧力３６０Ｐａ、ＲＦパワー５０Ｗ、処理時間３０秒の条件で行うことができる。この不活性プラズマ処理によって、次に、固体電解質層１２３上に堆積する第１上部電極１２４との密着性を改善することができる。
また、ステップＡ３において、第１上部電極１２４は、例えば、Ｒｕ０．５Ｔｉ０．５を用いる場合、ＲｕおよびＴｉをターゲットとした同時ＤＣスパッタリングにより、Ｒｕのスパッタパワー１２０Ｗ、Ｔｉのスパッタパワー１５０Ｗ、基板温度は室温にて、Ａｒ流量２０ｓｃｃｍ、圧力０．５Ｐａの条件を用いることで、Ｒｕ０．５Ｔｉ０．５膜を堆積することができる。また、第２上部電極１２５が膜厚２５ｎｍのＴａである場合、ＤＣスパッタリングにより、Ｔａをターゲットとして、スパッタパワー３００Ｗ、基板温度は室温にて、Ａｒ流量２５ｓｃｃｍ、圧力０．５Ｐａの条件を用いることで、Ｔａ膜を堆積することができる。
また、ステップＡ３において、第２ハードマスク膜１２８および第３ハードマスク膜１２９は、いずれも半導体製造の技術分野における一般的なプラズマＣＶＤ法を用いて形成することができる。成膜温度は２００℃〜４００℃の範囲を選択することが可能である。例えば、成膜温度を３５０℃に選択し、第２ハードマスク膜１２８に用いるＳｉＣＮ膜と、第３のハードマスク膜１２９に用いるＳｉＯ２膜を堆積することはできる。
次に、第３ハードマスク膜１２９上に、抵抗変化素子１２６の加工パターンを有するフォトレジストを形成後、第２ハードマスク膜１２８が表れるまで第３ハードマスク膜１２９をドライエッチングする。続いて、Ｏ２プラズマアッシング処理によりフォトレジストを除去した後、第３ハードマスク膜１２９をマスクとして、第２ハードマスク膜１２８、第２上部電極１２５、第１上部電極１２４、固体電解質層１２３、第２金属酸化物層１２２、および第１金属酸化物層１２１を連続的にドライエッチングする。図４−６は、そのエッチング後の状態を示す。
図４−５に示した構造から図４−６に示した構造を形成するまでの工程をステップＡ４とする。
ステップＡ４において、第２ハードマスク膜１２８が表れるまで第３ハードマスク膜１２９をドライエッチングする際、第３ハードマスク膜１２９のドライエッチングは、第２ハードマスク膜１２８の上面または、内部で停止していることが好ましい。この場合、抵抗変化素子１２６の第２上部電極１２５は、第２ハードマスク膜１２８よって被覆されているため、Ｏ２プラズマ中に暴露されることはない。また、第２上部電極１２５と同様に、その下層に位置する、Ｒｕを含む第１上部電極１２４についても、Ｏ２プラズマに暴露されることがない。そのため、第１上部電極１２４に対するサイドエッチの発生を抑制することができる。なお、第３ハードマスク膜１２９のドライエッチングは、一般的な平行平板型のドライエッチング装置を用いることができる。
また、ステップＡ４において、第２ハードマスク膜１２８、第２上部電極１２５、第１上部電極１２４、固体電解質層１２３、第２金属酸化物層１２２、および第１金属酸化物層１２１の各エッチングについても、平行平板型のドライエッチャーを用いて一括して行うことができる。
第２ハードマスク膜１２８（例えば、ＳｉＣＮ膜）のエッチングは、ＣＦ４／Ａｒのガス流量＝２５／５０ｓｃｃｍ、圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー９０Ｗの条件で行うことができる。
また、ステップＡ４において、第２上部電極１２５（例えば、Ｔａ膜）のエッチングは、基板温度９０℃、Ｃｌ２ガス流量＝５０ｓｃｃｍにて、圧力０．５３Ｐａ、ソースパワー４００Ｗ、基板バイアスパワー６０Ｗの条件で行うことができる。
また、第１上部電極１２４（例えば、Ｒｕ０．５Ｔｉ０．５膜）のエッチングは、基板温度は室温、Ｏ２／Ｃｌ２ガス流量＝１６０／３０ｓｃｃｍにて、圧力０．５３Ｐａ、ソースパワー３００〜６００Ｗ、基板バイアスパワー１００〜３００Ｗの条件で行うことができる。
また、固体電解質層１２３（例えば、ＳｉＯＣＨ膜）のエッチングは、第１上部電極１２４にＲｕ０．５Ｔｉ０．５を用いる場合、第１上部電極１２４のエッチングと同条件で行うことができる。したがって、第１上部電極１２４と一括してエッチングを行うこともできる。
また、第２金属酸化物層１２２（例えば、膜厚０．３ｎｍの酸素組成ｘ１が１．３≦ｘ１≦１．５を満たすＡｌＯｘ１膜）、および第１金属酸化物層１２１（例えば、膜厚０．５ｎｍの酸素組成ｙ１が１．５≦ｙ１≦２．０を満たすＴｉＯｙ１膜）のエッチングについても、第１上部電極１２４にＲｕ０．５Ｔｉ０．５を用いる場合、固体電解質層１２３（例えば、ＳｉＯＣＨ膜）と同様に、第１上部電極１２４のエッチングと同条件で行うことができる。したがって、第１上部電極１２４および固体電解質層１２３と一括してエッチングを行うこともできる。
また、ステップＡ４において、上述の条件にて、第２ハードマスク膜１２８、第２上部電極１２５、第１上部電極１２４、固体電解質層１２３、第２金属酸化物層１２２、および第１金属酸化物層１２１の各エッチングを行った後、膜厚１００ｎｍのＳｉＯ２膜を用いた、第３ハードマスク膜１２９の残り膜厚は５０ｎｍとすることができる。
次に、第３ハードマスク膜１２９、第２ハードマスク膜１２８、第２上部電極１２５、第１上部電極１２４、固体電解質層１２３、第２金属酸化物層１２２、および第１金属酸化物層１２１ならびに第１バリア絶縁膜１０７からなる積層構造の上部および側壁部に、保護絶縁膜１３０を堆積する。保護絶縁膜１３０は、第１バリア絶縁膜１０７および第２ハードマスク膜１２８と同一材料を用いることが好ましく、例えば、膜厚３０ｎｍのＳｉＣＮ膜を、保護絶縁膜１３０に用いることができる。
続いて、図４−７に示すように、保護絶縁膜１３０上に、プラズマＣＶＤ法を用いて第１ビア層間絶縁膜１４０を堆積する。第１ビア層間絶縁膜１４０は、例えば、膜厚２１０ｎｍのＳｉＯ２膜で形成することができる。次に、ＣＭＰ法を用いて、第１ビア層間絶縁膜１４０を平坦化する。平坦化後、図４−８に示すように、第１ビア層間絶縁膜１４０上に、第３層間絶縁膜１４１、および第２キャップ絶縁膜１４２をこの順に堆積する。第３層間絶縁膜１４１は、エッチング加工時に下部で接する第１ビア層間絶縁膜１４０をエッチングストッパ層とするために、第１ビア層間絶縁膜１４０とは異なる絶縁材料が用いられる。第３層間絶縁膜１４１は、例えば、膜厚１５０ｎｍのＳｉＯＣＨ膜で形成することができる。
図４−７に示した構造から図４−８に示した構造を形成するまでの工程をステップＡ５とする。
ステップＡ５において、保護絶縁膜１３０を、例えば、ＳｉＣＮ膜で形成する場合、テトラメチルシランとアンモニアを原料ガスとし、基板温度２００℃にて、プラズマＣＶＤ法を用いて形成することができる。ＳｉＣＮ膜で保護絶縁膜１３０を形成することにより、第１バリア絶縁膜１０７、保護絶縁膜１３０、および第２ハードマスク膜１２８は、いずれも、ＳｉＣＮ膜となる。同一材料を用いて、抵抗変化素子１２６の周囲を一体化し保護することで、界面の密着性が向上し、吸湿性や耐水性、酸素脱離耐性を向上できる。その結果、抵抗変化素子１２６の製造歩留まりと、製造される抵抗変化素子１２６の信頼性を向上することができる。
また、ステップＡ５において、第１ビア層間絶縁膜１４０の平坦化では、第１ビア層間絶縁膜１４０の頂面から約１００ｎｍを削り取り、残膜を約１１０ｎｍとすることができる。このとき、第１ビア層間絶縁膜１４０に対するＣＭＰ（chemical-mechanical polishing）では、一般的な、コロイダルシリカ、あるいはセリア（酸化セリウム（ＩＶ））系のスラリーを用いて研磨することができる。
また、ステップＡ５において、第３層間絶縁膜１４１および第２キャップ絶縁膜１４２は、一般的なプラズマＣＶＤ法を用いて堆積することができる。
次に、デュアルダマシン法のビアファースト法を用いて、図３−３に示した上部配線１４５、およびビアプラグ１４４を形成する。
ビアファースト法においては、まず、第２キャップ絶縁膜１４２上に、図３−３に示したビアプラグ１４４用のビアホール１４７のパターンを有するフォトレジストを形成する。続いて、ドライエッチングにより、第２キャップ絶縁膜１４２、第３層間絶縁膜１４１、第１ビア層間膜１４０、保護絶縁膜１３０、および第３ハードマスク膜１２９を貫通した、図３−３に示したビアプラグ１４４用のビアホール１４７を形成する。その後、図４−９に示すように、Ｈ２ガスを含むプラズマアッシングと有機剥離を行うことで、フォトレジストを除去する。
続いて、第２キャップ絶縁膜１４２上に、図３−３に示した上部配線１４５用の配線溝１４８のパターンを有するフォトレジストを形成後、ドライエッチングにより、第２キャップ絶縁膜１４２および第３層間絶縁膜１４１に、図３−３に示した上部配線１４５用の配線溝１４８を形成する。その後、図４−１０に示すように、Ｈ２ガスを含むプラズマアッシングと有機剥離を行うことで、フォトレジストを除去する。
図４−８に示した構造から図４−１０に示した構造を形成するまでの工程をステップＡ６とする。
ステップＡ６において、ビアホール１４７を形成後、ビアホール上にＡＲＣ（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ；反射防止膜）などを埋め込んでおくことで、ドライエッチングによる配線溝１４８の形成時に、上部ビアホール１４７底部の突き抜けを防止することができる。
次に、ビアホール１４７底部の第２ハードマスク膜１２８をエッチングすることで、ビアホール１４７から第２上部電極１２５を露出させる。その後、配線溝１４８およびビアホール１４７内に第２バリアメタル１４３（例えば、膜厚１０ｎｍのＴａ膜）を介して、上部配線１４５（例えば、Ｃｕ）およびビアプラグ１４４（例えば、Ｃｕ）を同時に形成する。その後、上部配線１４５を含む第２キャップ絶縁膜１４２上に第２バリア絶縁膜１４６（例えば、膜厚５０ｎｍのＳｉＣＮ膜）を堆積することで、図４−１１に示した構造が形成される。
図４−１０に示した構造から図４−１１に示した構造を形成するまでの工程をステップＡ７とする。
ステップＡ７において、上部配線１４５の形成は、下層の下部配線１０６形成と同様のプロセスを用いることができる。このとき、ビアプラグ１４４の底径は、第１バリア絶縁膜１０７の開口部径よりも小さくしておくことが好ましい。本第３の実施形態では、例えば、ビアプラグ１４４の底部の直径は、６０ｎｍ、第１バリア絶縁膜１０７の開口部の直径は、１００ｎｍに、それぞれ選択することができる。
また、ステップＡ７において、第２バリアメタル１４３と第２上部電極１２５を同一材料とすることで、ビアプラグ１４４と第２上部電極１２５の間の接触抵抗を低減し、オン状態にある抵抗変化素子１２６の抵抗を低減できる。その結果、製造される抵抗変化素子１２６のオン状態における素子性能（例えば、オン状態のコンダクタンス）を向上させることができる。

次に、上述した抵抗変化素子の実施態様について説明する。
（実施態様１）
本実施態様１では、第３の実施形態の抵抗変化素子１２６について、第１金属酸化物層１２１および第２金属酸化物層１２２の組み合わせの異なる素子を作製し、作製された抵抗変化素子の特性を評価した。
本実施態様１では、第３の実施形態の抵抗変化素子１２６を基本構造として、バッファ層を構成する、第１金属酸化物層１２１および第２金属酸化物層１２２の組み合わせの異なる、合計９種類の抵抗変化素子を作製した。具体的には、Ｃｕを主成分とする下部配線１０６上に形成した第１金属酸化物層１２１および第２金属酸化物層１２２の組み合わせは、下記の９種類である。
ＴｉＯｙ１／ＡｌＯｘ１、ＴｉＯｙ１／ＮｂＯｘ２、ＴｉＯｙ１／ＴａＯｘ３、
ＺｒＯｙ２／ＡｌＯｘ１、ＺｒＯｙ２／ＮｂＯｘ２、ＺｒＯｙ２／ＴａＯｘ３、
ＨｆＯｙ３／ＡｌＯｘ１、ＨｆＯｙ３／ＮｂＯｘ２、ＨｆＯｙ３／ＴａＯｘ３
第１金属酸化物層１２１を形成するための第１の金属層の膜厚は、０．５ｎｍに、第２金属酸化物層１２２を形成するための第２の金属層の膜厚は、０．２ｎｍに選択されている。膜厚０．５ｎｍの第１の金属層ならびに膜厚０．２ｎｍの第２の金属層を形成後、大気に露呈することなく、圧力０．５Ｐａ、室温にて、Ｏ２流量１０ｓｃｃｍでＯ２を照射して、酸化処理を行っている。酸化処理により、第１の金属層は、膜厚０．５ｎｍの第１金属酸化物層１２１に、第２の金属層は、膜厚０．２ｎｍの第２金属酸化物層１２２となる。固体電解質層は、膜厚６ｎｍのＳｉＯＣＨ膜を用いて形成している。
なお、Ｃｕの原子半径は、１２８ｐｍ、共有結合半径は、１３２±４ｐｍ；
Ａｌの原子半径は、１４３ｐｍ、共有結合半径は、１２１±４ｐｍ；
Ｎｂの原子半径は、１４６ｐｍ、共有結合半径は、１６４±６ｐｍ；
Ｔａの原子半径は、１４６ｐｍ、共有結合半径は、１７０±８ｐｍ；
Ｔｉの原子半径は、１４７ｐｍ、共有結合半径は、１６０±８ｐｍ；
Ｚｒの原子半径は、１６０ｐｍ、共有結合半径は、１７５±７ｐｍ；
Ｈｆの原子半径は、１５９ｐｍ、共有結合半径は、１７５±１０ｐｍと報告されている。
第２の金属層の膜厚０．２ｎｍは、Ａｌ、Ｎｂ、Ｔａの原子半径の２倍を超えない値である。第１の金属層の膜厚０．５ｎｍは、Ｔｉ、Ｚｒ、Ｈｆの原子半径の４倍を超えない値である。
また、本実施態様１で作製する、第１金属酸化物層１２１と第２金属酸化物層１２２の組み合わせを選択する抵抗変化素子と特性と比較するため、下記の比較例となる抵抗変化素子を準備した。
比較例となる抵抗変化素子では、バッファ層を一種類の金属酸化物層で構成する構造を採用している。具体的には、Ｃｕを主成分とする下部配線１０６上に形成した金属酸化物層を、第１金属酸化物層１２１に使用する金属酸化物（ＴｉＯｙ１、ＺｒＯｙ２、およびＨｆＯｙ３）および第２金属酸化物層１２２に使用する金属酸化物（ＡｌＯｘ１、ＮｂＯｘ２、およびＴａＯｘ３）のうち、いずれか一種類の金属酸化物のみで形成している。一種類の金属酸化物層を形成するための金属層の膜厚は、０．７ｎｍに選択されている。膜厚０．７ｎｍの金属層を形成後、大気に露呈することなく、圧力０．５Ｐａ、室温にて、Ｏ２流量１０ｓｃｃｍでＯ２を照射して、酸化処理を行っている。酸化処理により、金属層は、金属酸化物層となる。固体電解質層は、膜厚６ｎｍのＳｉＯＣＨ膜を用いて形成している。
次に、本実施態様１の抵抗変化素子と、比較例となる抵抗変化素子について、セット時のオフリーク電流およびリセット時の絶縁破壊電圧を評価した。以下に、その評価結果を説明する。
図６は、本実施態様１の抵抗変化素子と、比較例となる抵抗変化素子について、セット時のオフリーク電流、具体的には、負電圧を１Ｖ印加時のオフリーク電流を測定した結果を示す表である。図６に示す数値の単位はアンペア（Ａ）である。
図６に示すように、本実施態様１の抵抗変化素子では、第１金属酸化物層１２１と第２金属酸化物層１２２のいずれの組み合わせにおいても、それぞれ、第１金属酸化物層１２１と同一種類の金属酸化物のみからなるバッファ層を採用する、比較例となる抵抗変化素子に比べて、セット時のオフリーク電流の低減が認められる。
図７は、本実施態様１の抵抗変化素子と、比較例となる抵抗変化素子について、リセット時の絶縁破壊電圧を測定した結果を示す表である。図７に示す数値の単位はボルト（Ｖ）である。
図７に示すように、リセット時の絶縁破壊耐圧についても、本実施態様１の抵抗変化素子では、第１金属酸化物層１２１と第２金属酸化物層１２２のいずれの組み合わせにおいても、それぞれ、第１金属酸化物層１２１または第２金属酸化物層１２２と同一種類の金属酸化物のみからなるバッファ層を採用する、比較例となる抵抗変化素子に比べて、改善されていることがわかる。
（実施態様２）
本実施態様２は、図３−３に示した抵抗変化素子１２６に第２の実施形態の構成を適用し、図３−２に示される、第１金属酸化物層６、第２金属酸化物層７および第３金属酸化物層８によりバッファ層が構成されている抵抗変化素子を作製し、作製された抵抗変化素子の特性を評価した。
本実施態様２では、第３の実施形態の抵抗変化素子１２６を基本構造として、図３−２に示される、第１金属酸化物層６、第２金属酸化物層７および第３金属酸化物層８の組み合わせの異なる、合計７種類の抵抗変化素子を作製した。具体的には、Ｃｕを主成分とする下部配線上に形成した第１金属酸化物層６、第２金属酸化物層７および第３金属酸化物層８の組み合わせは、は、下記の７種類である。
ＴｉＯｙ１／ＡｌＯｘ１／ＴｉＯｙ４、ＴｉＯｙ１／ＮｂＯｘ２／ＴｉＯｙ４、ＴｉＯｙ１／ＴａＯｘ３／ＴｉＯｙ４、
ＺｒＯｙ２／ＡｌＯｘ１／ＺｒＯｙ５、ＺｒＯｙ２／ＮｂＯｘ２、ＺｒＯｙ２／ＴａＯｘ３／ＺｒＯｙ５、
ＨｆＯｙ３／ＡｌＯｘ１／ＨｆＯｙ６
ｙ４、ｙ５およびｙ６は、それぞれ、第３金属酸化物層８を構成する、Ｔｉ、ＺｒおよびＨｆの酸化物（ＴｉＯｙ４、ＺｒＯｙ５、ＨｆＯｙ６）における酸素組成である。
第２金属酸化物層７を形成するための第２の金属層上に、連続して、第３金属酸化物層８を形成するための第３の金属層を堆積した。第３金属酸化物層８を形成するための第３の金属層の膜厚は、０．２ｎｍに選択されている。本実施態様２の抵抗変化素子は、バッファ層を第１金属酸化物層６、第２金属酸化物層７および第３金属酸化物層８で構成している点を除いて、その基本構造は、図３−３に示した抵抗変化素子１２６と同一である。
次に、本実施態様２の抵抗変化素子について、セット時のオフリーク電流およびリセット時の絶縁破壊電圧を評価した。以下に、その評価結果を説明する。
本実施態様２の７種類の抵抗変化素子と、それぞれ、第１金属酸化物層１２１と同一種類の金属酸化物のみからなる、バッファ層を採用する、比較例となる抵抗変化素子に比べて、上記実施態様１の抵抗変化素子における評価結果と同程度のオフリークの低減および絶縁破壊電圧の向上が確認された。
具体的には、第１金属酸化物層５（ＴｉＯｙ１）と同一種類の金属酸化物（ＴｉＯｙ１）のみからなる、比較例となる抵抗変化素子の場合、図６に示されるように、負電圧を１Ｖ印加時に測定されるオフリーク電流は、７×１０-７ Ａであった。一方、本実施態様２の抵抗変化素子では、例えば、バッファ層を構成する、第１金属酸化物層６、第２金属酸化物層７および第３金属酸化物層８の組み合わせが、ＴｉＯｙ１／ＡｌＯｘ１／ＴｉＯｙ４である場合、負電圧を１Ｖ印加時に測定されるオフリーク電流は、４×１０-8 Ａに低減していた。
また、第１金属酸化物層５（ＴｉＯｙ１）と同一種類の金属酸化物（ＴｉＯｙ１）のみからなる、比較例となる抵抗変化素子の場合、図７に示されるように、正電圧印加時に測定された絶縁破壊電圧は、３．５Ｖである。これに対して、一方、本実施態様２の抵抗変化素では、例えば、バッファ層を構成する、第１金属酸化物層６、第２金属酸化物層７および第３金属酸化物層８の組み合わせが、ＴｉＯｙ１／ＡｌＯｘ１／ＴｉＯｙ４である場合、正電圧印加時に測定された絶縁破壊電圧は、４．５Ｖまで上昇している。これは、第１金属酸化物層６、第２金属酸化物層７に加えて、第３金属酸化物層８を挿入することより、第３金属酸化物層８の下部で接する第２金属酸化物層７の不動態形成による酸素バリア性が制御されているためであると考えられる。
（実施態様３）
本実施態様３は、第３の実施形態の抵抗変化素子およびその製造方法をベースにして、半導体基板上の多層配線構造に３端子型抵抗変化素子を設けた構成である。
本実施態様３の３端子型抵抗変化素子の構成を説明する。なお、本実施態様３では、主に、図３−３に例示する、第３の実施形態の抵抗変化素子と異なる構成について説明し、図３−３に例示する、第３の実施形態の抵抗変化素子と同様な構成についての詳細な説明を省略する。
図５は、本実施態様３の３端子型抵抗変化素子が半導体基板上の多層配線構造の内部に設けられた構成を模式的に示した部分断面図である。
図５に示すように、３端子型抵抗変化素子２２４においては、下部電極として第１下部配線２０６ａおよび第２下部配線２０６ｂが設けられている。そして、第１バリア絶縁膜１０７に形成された１つの開口部に、第１ギャップ絶縁膜１０４を挟んで互いに離間した第１下部配線２０６ａおよび第２下部配線２０６ｂのそれぞれの上面が部分的に露出している。下部配線２０６ａおよび第２下部配線２０６ｂのそれぞれの上面の露出部分は、第１ギャップ絶縁膜１０４の上面とともに上記開口部を介して、上層の第１金属酸化物１２１に接触している。従って、前記開口部内に露出している、第１下部配線２０６ａの銅表面の面積、ならびに、第２下部配線２０６ｂの銅表面の面積は、ともに、開口部面積の半分以下である。
また、第１下部配線２０６ａおよび第２下部配線２０６ｂのいずれもが、例えば、Ｃｕで構成される場合、図３−３に示した構成の下部配線１０６と同様な構成にすることが可能であり、図３−３に例示する、第３の実施形態の抵抗変化素子の製造プロセスで説明した方法で形成することができる。
本実施態様３の抵抗変化素子は、第１下部配線２０６ａを第１電極とし、第２下部配線２０６ｂを第３電極とすれば、第１電極と第３電極は同一レイヤーに設けられ、第２電極は、第１電極および第３電極とは別のレイヤーに設けられた構成である。
次に、本実施態様３の３端子型抵抗変化素子の製造方法を説明する。なお、本実施態様３では、主に、図３−３に例示する、第３の実施形態の抵抗変化素子の製造プロセスと異なる処理について説明し、図３−３に例示する、第３の実施形態の抵抗変化素子の製造プロセスと同様な処理についての詳細な説明を省略する。
本実施態様３では、ドライエッチングによる第１ハードマスク膜１０７への開口部の形成において、第１下部配線２０６ａおよび第２下部配線２０６ｂに挟まれた第１キャップ絶縁膜１０４は、表面がドライエッチングされることにより膜減りが生じる。そのため、開口部を形成後、第１下部配線２０６ａおよび第２下部配線２０６ｂの表面を含む開口部上に、ＤＣスパッタリング法により、第１金属酸化物１２１の形成に利用する第１の金属層１６１、および第２金属酸化物層１２２の形成に利用する第２の金属層１６２をこの順に連続して堆積した。本実施態様３においては、第１の金属層１６１として、膜厚０．５ｎｍのＺｒを選択し、第２の金属層１６２として、膜厚０．２ｎｍのＡｌを選択している。その後、大気暴露することなく基板温度は室温にて、Ｏ２流量１０ｓｃｃｍ、圧力０．５Ｐａ、照射時間６０秒のＯ２ガス照射により、第１の金属層１６１、および第２の金属層１６２を酸化処理して、第１金属酸化物層１２１であるＺｒＯｙ２および第２金属酸化物層１２２であるＡｌＯｘ１を形成した。続いて、４００℃以下の基板温度にて、Ｎ２およびＯ２各流量１０／１０ｓｃｃｍ、圧力９００Ｐａ、処理時間３０秒の条件で加熱処理を行った。この加熱処理により、第１下部配線２０６ａおよび第２下部配線２０６ｂと、第１金属酸化物層１２１であるＺｒＯｙ２との間に未反応で残留しているＺｒ金属成分は、Ｃｕからなる第１下部配線２０６ａおよび第２下部配線２０６ｂ表面への合金化および拡散により除去される。
次に、固体電解質層１２３を第２金属酸化物層１２２上に堆積した。固体電解質層１２３堆積以降の工程については、図３−３に例示する、第３の実施形態の抵抗変化素子と同様な形成方法を用いることで、図５に示すように、多層配線構造内に３端子型抵抗変化素子２２４を形成することができる。
実施態様１の抵抗変化素子と同様に、上記の製造プロセスにより形成される、本実施態様３の３端子型抵抗変化素子２２４においても、第１金属酸化物層１２１と同一種類の金属酸化物のみからなる、バッファ層を採用する、比較例となる３端子型抵抗変化素子に比べて、オフリークの低減、および絶縁破壊電圧の向上が確認された。
具体的には、第１金属酸化物層１２１と同一種類の金属酸化物（ＺｒＯｙ２）のみからなる、バッファ層を採用する、比較例となる３端子型抵抗変化素子の場合、負電圧を１Ｖ印加時に測定されるオフリーク電流は、５×１０-７ Ａである。一方、第１金属酸化物層１２１として、ＺｒＯｙ２を、第２金属酸化物層１２２として、ＡｌＯｘ１を採用している、本実施態様３の３端子型抵抗変化素子２２４の場合、負電圧を１Ｖ印加時に測定されるオフリーク電流は、８×１０-８Ａであり、十分に低減していることを確認した。
また、ＺｒＯｙ２のみからなる、バッファ層を採用する、比較例となる３端子型抵抗変化素子の場合、正電圧印加時に測定された絶縁破壊電圧は、３．６Ｖである。一方、本実施態様３の３端子型抵抗変化素子２２４の場合、正電圧印加時に測定された絶縁破壊電圧は、４．３Ｖまで上昇した。本実施態様３では、一例として、第１金属酸化物層１２１として、ＺｒＯｙ２を、第２金属酸化物層１２２として、ＡｌＯｘ１を用いている、３端子型抵抗変化素子２２４について述べた。バッファ層を構成する、第１金属酸化物層１２１および第２金属酸化物層１２２の組み合わせは、この材料構成の組み合わせ（ＺｒＯｙ２／ＡｌＯｘ１、）に限定されず、実施態様１に例示した、他の８種類の組み合わせであってもよい。
以上の結果から、本発明の抵抗変化素子およびその製造方法を、２端子型抵抗変化素子のみでなく、３端子型抵抗変化素子に適用することで、負電圧印加時のオフリーク電流が低減され、かつ、正電圧印加時（リセット時）の絶縁破壊電圧が改善されることがわかった。
本発明の抵抗変化素子およびその製造方法は、以下のような構成であってもよい。
以上、実施形態および実施態様に基づき本発明を説明した。これら実施形態および実施態様は、単に具体例を挙げて、本発明を説明するためのものであって、本発明の技術的範囲を、限定することを意味するものではない。当業者であれば、上記記載に基づき各種変形例および改良例に想等するのは当然であり、これらも本発明の技術的範囲に含まれるものと了解される。
上記の実施形態ならびに実施態様では、本発明の背景として、本発明の利用分野となるＣＭＯＳ回路を有する半導体装置に関して詳しく説明し、半導体基板上の多層配線構造内に搭載した抵抗変化素子を形成する例について説明した。しかし、本発明は、例示された実施形態ならびに実施態様に限定されるものではない。
本発明は、例えば、ＤＲＡＭ、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、フラッシュメモリ、ＦＲＡＭ（Ｆｅｒｒｏ−Ｅｌｅｃｔｒｉｃ ＲＡＭ）、キャパシタ、バイポーラトランジスタ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、またはそれらを同時に搭載したボードやパッケージの金属配線形成工程にも適用することができる。また、本発明は、半導体装置への、電子回路装置、光回路装置、量子回路装置、マイクロマシン、ＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）などに接続する配線形成工程にも適用することができる。
本発明にかかる製造方法により銅配線層内に作製される、抵抗変化素子は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）の構成に使用される、プログラマブル素子として、利用される。
本発明にかかる製造方法で採用される、パーティクル状の異物の除去、ならびに、銅表面の酸化膜の除去のプロセスは、半導体装置間の接続に銅配線層を利用する回路を有する半導体製品において、その銅配線層の形成工程にも応用することができる。
１ 第１電極
２ 第２電極
５ 固体電解質層
６ 第１金属酸化物層
７ 第２金属酸化物層
８ 第３金属酸化物層
１０１ 半導体基板
１０２ 第１層間絶縁膜
１０３ 第２層間絶縁膜
１０４ 第１キャップ絶縁膜
１０５ 第１バリアメタル
１０６ 銅配線
１０７ 第１バリア絶縁膜
１０８ 第１ハードマスク膜
１０９ 開口部
１２１ 第１金属酸化物層
１２２ 第２金属酸化物層
１２３ 固体電解質層
１２４ 第１上部電極
１２５ 第２上部電極
１２６ 抵抗変化素子
１２８ 第２ハードマスク膜
１２９ 第３ハードマスク膜
１３０ 保護絶縁膜
１３１ パーティクル状異物
１３２ 銅酸化膜
１３５ 洗浄液
１４０ 第１ビア層間絶縁膜
１４１ 第３層間絶縁膜
１４２ 第２キャップ絶縁膜
１４３ 第２バリアメタル
１４４ ビアプラグ
１４５ 上部配線
１４６ 第２バリア絶縁膜
１４７ ビアホール
１４８ 上部配線用の配線溝
２０６ 下部配線
２０６ａ 第１下部配線
２０６ｂ 第２下部配線
２２４ ３端子型抵抗変化素子

Claims (10)

  1. 抵抗変化素子の活性電極を兼ねる銅配線上に絶縁性バリア膜を備え、
    前記絶縁性バリア膜を開口し、前記銅配線の一部を活性電極として露出させる抵抗変化素子の製造方法において、
    前記絶縁性バリア膜を開口し、前記活性電極表面を露出させる工程の後、
    第１のステップにおいて、開口部内に露出している前記活性電極表面を含む前記絶縁性バリア膜表面のパーティクル状の異物を除去する工程と、
    第２のステップにおいて、前記開口部内に露出している前記活性電極の銅表面の酸化膜の除去を行う工程と、
    第３のステップにおいて、抵抗変化膜を形成する工程とを含み、
    前記第１のステップにおいて、パーティクル状の異物の除去に洗浄液を利用し、
    前記第２のステップと前記第３のステップは大気暴露することなく連続して大気圧より低い圧力下にて行う
    ことを特徴とする、抵抗変化素子の製造方法。
  2. 前記第１のステップにおいて、
    パーティクル状の異物の除去を、分子内にＯＨ基を有する極性溶媒を主成分とする洗浄液を利用して行う
    ことを特徴とする、請求項１に記載の抵抗変化素子の製造方法。
  3. 前記開口部内に露出している、前記活性電極の銅表面の面積は、開口部面積の半分以下である
    ことを特徴とする、請求項１または２に記載の抵抗変化素子の製造方法。
  4. 前記開口部は、ホール形状であり、
    前記ホール形状のアスペクト比（ホール形状の深さ／ホール形状の実効直径）は、１以下である
    ことを特徴とする、請求項１〜３のいずれか一項に記載の抵抗変化素子の製造方法。
  5. 前記洗浄液の主成分は、水、メタノール、エタノール、１−プロパノール、２−プロパノール、１−ブタノール、２−ブタノール、イソブチルアルコール、ｔｅｒｔ−ブチルアルコールのうち少なくとも１つである
    ことを特徴とする、請求項１〜４のいずれか一項に記載の抵抗変化素子の製造方法。
  6. 前記洗浄液の主成分は水であって、
    二酸化炭素、メタノール、エタノール、１−プロパノール、２−プロパノール、１−ブタノール、２−ブタノール、イソブチルアルコール、ｔｅｒｔ−ブチルアルコール、ジメチルエーテル、エチルメチルエーテル、ジエチルエーテル、テトラヒドロフラン、アセトニトリル、のうち少なくとも１つを含む
    ことを特徴とする、請求項１〜４のいずれか一項に記載の抵抗変化素子の製造方法。
  7. 前記洗浄液は少なくとも二酸化炭素を含み、
    二酸化炭素の含有濃度が０．５ｍｇ／ｌ以下である
    ことを特徴とする、請求項６に記載の抵抗変化素子の製造方法。
  8. 前記第２のステップにおいて、
    銅表面の酸化膜の除去を、不活性ガスプラズマエッチングを利用して行う
    ことを特徴とする、請求項１〜７のいずれか一項に記載の抵抗変化素子の製造方法。
  9. 前記第１のステップにおいて、
    パーティクル状の異物の除去のため、前記洗浄液を供給しながら、ブラシスクラブ処理を併用する
    ことを特徴とする、請求項１〜７のいずれか一項に記載の抵抗変化素子の製造方法。
  10. 抵抗変化素子の活性電極を兼ねる銅配線上に絶縁性バリア膜を備え、
    前記絶縁性バリア膜を開口し、前記銅配線の一部を活性電極として露出させる抵抗変化素子の製造方法において、
    前記活性電極表面を露出させる工程の後、
    第１のステップにおいて、開口部を含む前記絶縁性バリア膜表面のパーティクル状の異物を除去する工程と、
    第２のステップにおいて、前記銅表面の酸化膜の除去を行う工程と、
    第３のステップにおいて、抵抗変化膜を形成する工程と、からなり、
    前記第２のステップと前記第３のステップは大気暴露することなく連続して大気圧より低い圧力下にて行い、
    第１のステップにおいて、分子内にＯＨ基を有する極性溶媒を主成分とする洗浄液を用いることにより製造される、抵抗変化素子。
JP2017071545A 2017-03-31 2017-03-31 銅配線層内への抵抗変化素子の製造方法 Pending JP2018174227A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017071545A JP2018174227A (ja) 2017-03-31 2017-03-31 銅配線層内への抵抗変化素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017071545A JP2018174227A (ja) 2017-03-31 2017-03-31 銅配線層内への抵抗変化素子の製造方法

Publications (1)

Publication Number Publication Date
JP2018174227A true JP2018174227A (ja) 2018-11-08

Family

ID=64107560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017071545A Pending JP2018174227A (ja) 2017-03-31 2017-03-31 銅配線層内への抵抗変化素子の製造方法

Country Status (1)

Country Link
JP (1) JP2018174227A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020145253A1 (ja) * 2019-01-08 2020-07-16 日本電気株式会社 スイッチング素子およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344749A (ja) * 2005-06-08 2006-12-21 Fujitsu Ltd 半導体装置の製造方法
WO2007017939A1 (ja) * 2005-08-10 2007-02-15 Fujitsu Limited 半導体装置の製造方法
JP2013197451A (ja) * 2012-03-22 2013-09-30 Nec Corp 銅配線の表面処理方法及びその上に搭載する機能素子の製造方法
WO2017051527A1 (ja) * 2015-09-24 2017-03-30 日本電気株式会社 抵抗変化素子とその製造方法および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344749A (ja) * 2005-06-08 2006-12-21 Fujitsu Ltd 半導体装置の製造方法
WO2007017939A1 (ja) * 2005-08-10 2007-02-15 Fujitsu Limited 半導体装置の製造方法
JP2013197451A (ja) * 2012-03-22 2013-09-30 Nec Corp 銅配線の表面処理方法及びその上に搭載する機能素子の製造方法
WO2017051527A1 (ja) * 2015-09-24 2017-03-30 日本電気株式会社 抵抗変化素子とその製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020145253A1 (ja) * 2019-01-08 2020-07-16 日本電気株式会社 スイッチング素子およびその製造方法

Similar Documents

Publication Publication Date Title
JP6056868B2 (ja) 配線形成方法
US9231207B2 (en) Method for forming resistance changing element capable of operating at low voltage
US9825224B2 (en) RRAM device
JP5360209B2 (ja) 半導体装置及びその製造方法
US9029825B2 (en) Semiconductor device and manufacturing method for semiconductor device
US6461914B1 (en) Process for making a MIM capacitor
US20030011043A1 (en) MIM capacitor structure and process for making the same
JPWO2013054506A1 (ja) 半導体記憶素子の製造方法
JP5799504B2 (ja) 半導体装置及びその製造方法
JP5527321B2 (ja) 抵抗変化素子及びその製造方法
JP2016192510A (ja) 抵抗変化素子およびその形成方法
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
JP2018174227A (ja) 銅配線層内への抵抗変化素子の製造方法
WO2011158691A1 (ja) 抵抗変化素子及び抵抗変化素子の製造方法
WO2018181019A1 (ja) 半導体装置およびその製造方法
JP6040544B2 (ja) 銅配線の表面処理方法及びその上に搭載する機能素子の製造方法
KR102358929B1 (ko) 개선된 rram 하부 전극
JP2015065240A (ja) 電流制御素子およびその製造方法
WO2019176833A1 (ja) 半導体装置およびその製造方法
JP2011238696A (ja) 抵抗変化素子及びその製造方法、並びに半導体装置及びその製造方法
JP6662289B2 (ja) 半導体装置およびその製造方法
JP2014216386A (ja) 抵抗変化素子及びその形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211125