WO2020145253A1 - スイッチング素子およびその製造方法 - Google Patents

スイッチング素子およびその製造方法 Download PDF

Info

Publication number
WO2020145253A1
WO2020145253A1 PCT/JP2020/000129 JP2020000129W WO2020145253A1 WO 2020145253 A1 WO2020145253 A1 WO 2020145253A1 JP 2020000129 W JP2020000129 W JP 2020000129W WO 2020145253 A1 WO2020145253 A1 WO 2020145253A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
layer
wiring
electrode
ion conductive
Prior art date
Application number
PCT/JP2020/000129
Other languages
English (en)
French (fr)
Inventor
直樹 伴野
宗弘 多田
秀昭 沼田
岡本　浩一郎
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2020565152A priority Critical patent/JPWO2020145253A1/ja
Priority to US17/421,418 priority patent/US20220123210A1/en
Publication of WO2020145253A1 publication Critical patent/WO2020145253A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Abstract

スイッチング電圧やリーク電流が低減され、信頼性が高く、消費電力が低いスイッチング素子を提供するために、上方に開口する第１配線溝に銅を主成分とする第１配線が埋め込まれた第１絶縁層と、第１絶縁層および第１配線の上面に形成され、第１絶縁層および第１配線に到達する開口部が形成される第２絶縁層と、第１配線のうち開口部から露出する部分である第１電極と、第２絶縁層の上面に形成され、第２絶縁層に開口部を開口させるエッチングの際に酸素プラズマを発生させ、第２絶縁層の上面のうち少なくとも開口部の周辺に残存する酸素供給層と、開口部から露出する第１絶縁層および第１電極の上面、第２絶縁層の開口部の内側面、および酸素供給層の上面に形成されるイオン伝導層と、イオン伝導層の上面に形成される第２電極と、を有するスイッチング素子とする。

Description

スイッチング素子およびその製造方法
　本発明は、抵抗変化素子を含むスイッチング素子およびその製造方法に関する。
　プログラマブルロジックの機能を多様化し、電子機器などへの実装を推進するためには、ロジックセル間を相互に結線するスイッチング素子のサイズを小さくし、スイッチング素子のオン抵抗を小さくすることが求められる。イオン伝導層内における金属の析出を利用したスイッチング素子は、一般的な半導体スイッチよりもサイズが小さく、オン抵抗が小さいため、素子サイズを小さくできる。
　特許文献１には、イオン伝導層を含む２端子型のスイッチング素子（以下、２端子スイッチと呼ぶ）について開示されている。特許文献１の２端子スイッチは、金属イオンを供給する第１電極と、金属イオンを供給しない第２電極とでイオン伝導層を挟んだ構造を有する。特許文献１の２端子スイッチは、両電極間に印加する電圧を制御し、イオン伝導層の内部で金属架橋を形成・消滅させることによってスイッチングさせることができる。２端子スイッチは、構造が単純であるため、作製プロセスが簡便であり、素子サイズをナノメートルオーダーまで小さく加工できる。
　特許文献２には、３端子型のスイッチング素子（以下、３端子スイッチと呼ぶ）が開示されている。特許文献２の３端子スイッチは、２つの２端子スイッチの第２電極を一体化した構造を有する。特許文献２の３端子スイッチによれば、高い信頼性を確保できる。
　また、特許文献１や特許文献２に開示されたスイッチング素子をプログラマブルロジックの配線切り替えスイッチとして実装するためには、スイッチング素子を小型化して高密度化したり、製造工程を簡略化したりすることが求められる。最先端の半導体装置の配線は、銅を主成分とする銅配線である。そのため、銅配線を活用して、抵抗変化素子を効率的に形成する手法が望まれる。
　特許文献３および特許文献４には、半導体基板上の銅配線をスイッチング素子の第１電極に兼用し、スイッチング素子を集積化する技術について開示されている。特許文献３および特許文献４の第１電極の構造を用いれば、第１電極を新たに形成するための工程を削減できる。そのため、第１電極を形成するためのマスクが不要となり、抵抗変化素子を製造する際に追加するフォトマスク数が２枚で済み、製造コストを低減できる。
　特許文献５には、抵抗変化膜と、抵抗変化膜の一方の面に配線として配置され、湾曲した端部を有する第１電極と、抵抗変化膜の他方の面に不活性電極として配置される第２電極と、を備える抵抗変化素子について開示されている。特許文献５の抵抗変化素子の第１電極の角部は、湾曲した端部に位置し、絶縁性バリア膜に形成される開口部に挿設された抵抗変化膜と接触する。特許文献５の抵抗変化素子では、銅配線の端部に位置する第１電極の角部に電界が集中する。絶縁性バリア膜の開口部からの銅配線の角部の露出量を増やすと、電界集中領域が増大するため、電界集中が発生しやすい領域でスイッチングし、スイッチング電圧のばらつきを低減できる。
　特許文献６には、上部電極と下部電極との間に、イオン伝導層が介在した構成の抵抗変化素子について開示されている。特許文献６の抵抗変化素子では、抵抗変化素子の下部電極の表面に掘り下げ箇所が形成され、イオン伝導層は下部電極の表面の掘り下げ箇所に接して形成されている。特許文献６の抵抗変化素子によれば、イオン伝導層と接する銅電極を垂直方向下に掘れ込む構造とすることによって、素子上へ落ちるビアを形成する際に、素子に加わるプラズマダメージを軽減することができる。
特表２００２－５３６８４０号公報 国際公開第２０１２／０４３５０２号 国際公開第２０１１／１５８８２１号 特許第５３８２００１号公報 特許第６１１２１０６号公報 特開２０１７－１０７９１１号公報
　特許文献３～６のスイッチング素子の製造方法には、バリア絶縁層の開口部に下部電極を露出させる工程が含まれるため、エッチングされたバリア絶縁層由来の残渣が下部電極上に残留する可能性がある。バリア絶縁層由来の残渣が下部電極上に残留すると、イオン伝導層の膜厚が見かけ上厚くなることによってスイッチング電圧が増加したり、イオン伝導層と下部電極との密着性が低下したりする可能性がある。
　バリア絶縁層に用いられるケイ素（Ｓｉ）および炭素（Ｃ）に由来する残渣成分は、バリア絶縁層を開口する際のエッチングに酸素ガスを導入する酸素プラズマにより除去できる。特許文献３～６の半導体装置のような素子構造においては、銅配線のエッジ箇所以外には、低誘電率化のためにＬｏｗ－ｋ層が配置される。エッチングチャンバー内に外部より導入される酸素プラズマは、高い物理エネルギーを持つため、下部電極上の残渣だけではなく、Ｌｏｗ－ｋ層にも強く作用する。Ｌｏｗ－ｋ層は、酸素ガスによるＣ成分の分解に伴って、基板の垂直下方向への掘れ込みが顕著になる傾向があり、酸素プラズマによって掘れ込まれる。下部電極のエッジを用いる素子構造においては、下部電極のエッジの掘れ込みが深いと、下部電極のバリアメタルとイオン伝導層とが近接し、その近接箇所に電界が集中し易くなるため、スイッチング電圧の増加と絶縁破壊電圧の低下が発生する。また、高い物理エネルギーを有する酸素プラズマは、下部電極の表面を酸化する。これらの現象の結果、特許文献３～６の半導体装置では、スイッチング電圧やリーク電流が増加しやすくなる傾向がある。
　本発明の目的は、上述した課題を解決するために、スイッチング電圧やリーク電流が低減され、信頼性が高く、消費電力が低いスイッチング素子を提供することにある。
　本発明の一態様のスイッチング素子は、上方に開口する第１配線溝に銅を主成分とする第１配線が埋め込まれた第１絶縁層と、第１絶縁層および第１配線の上面に形成され、第１絶縁層および第１配線に到達する開口部が形成される第２絶縁層と、第１配線のうち開口部から露出する部分である第１電極と、第２絶縁層の上面に形成され、第２絶縁層に開口部を開口させるエッチングの際に酸素プラズマを発生させ、第２絶縁層の上面のうち少なくとも開口部の周辺に残存する酸素供給層と、開口部から露出する第１絶縁層および第１電極の上面、第２絶縁層の開口部の内側面、および酸素供給層の上面に形成されるイオン伝導層と、イオン伝導層の上面に形成される第２電極と、を有する。
　本発明の一態様のスイッチング素子の製造方法においては、上方に開口する第１配線溝に銅を主成分とする第１配線が埋め込まれた第１絶縁層の上面に第２絶縁層を形成し、第２絶縁層および第１配線の上面に酸素供給層を形成し、酸素供給層をパターニングし、パターニングされた酸素供給層をハードマスクとしてドライエッチングすることによって、第２絶縁層および第１配線の上面に到達する開口部を第２絶縁層に開口させ、酸素供給層をドライエッチングすることによって発生する酸素プラズマによって、開口部から露出する第１配線の表面の残渣を除去し、開口部から露出する第１絶縁層および第１電極の上面、第２絶縁層の開口部の内側面、および酸素供給層の上面にイオン伝導層を形成し、イオン伝導層の上面に第２電極を形成する。
　本発明によれば、スイッチング電圧やリーク電流が低減され、信頼性が高く、消費電力が低いスイッチング素子を提供することが可能になる。
本発明の第１の実施形態に係る半導体装置の構成の一例を示す概念図である。 本発明の第１の実施形態に係る半導体装置の製造工程（工程１～３）について説明するための概念図である。 本発明の第１の実施形態に係る半導体装置の製造工程（工程４～６）について説明するための概念図である。 本発明の第１の実施形態に係る半導体装置の製造工程（工程７～９）について説明するための概念図である。 本発明の第１の実施形態に係る半導体装置の製造工程（工程１０～１２）について説明するための概念図である。 関連技術に係る半導体装置の構成の一例を示す概念図である。 関連技術に係る半導体装置が有するスイッチング素子の素子特性の測定結果を示すグラフである。 本発明の第１の実施形態に係る半導体装置が有するスイッチング素子の素子特性の測定結果を示すグラフである。 本発明の第２の実施形態に係る半導体装置の構成の一例を示す概念図である。 本発明の第３の実施形態に係るスイッチング素子の構成の一例を示す概念図である。 本発明の第３の実施形態に係るスイッチング素子の構成の別の一例を示す概念図である。 本発明の第４の実施形態に係るスイッチング素子の構成の一例を示す概念図である。 本発明の第４の実施形態に係るスイッチング素子の構成の別の一例を示す概念図である。
　以下に、本発明を実施するための形態について図面を用いて説明する。ただし、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。なお、以下の実施形態の説明に用いる全図においては、特に理由がない限り、同様箇所には同一符号を付す。また、以下の実施形態において、同様の構成・動作に関しては繰り返しの説明を省略する場合がある。
　（第１の実施形態）
　まず、本発明の第１の実施形態に係る半導体装置について図面を参照しながら説明する。本実施形態の半導体装置は、基板上に形成される多層配線層の内部に３端子型のスイッチング素子（３端子スイッチとも呼ぶ）を含む構成を有する。なお、本実施形態の半導体装置は、本実施形態の特徴的な箇所を説明するための概念的な構成であり、縮尺や形状などを正確に表しているわけではない。
　図１は、本実施形態の半導体装置１の構成の一例を示す断面図である。図１のように、半導体装置１は、基板１１０、スイッチング素子１０、絶縁積層体１１、多層配線層１２を備える。以下の説明においては、各構成要素の個体を区別するために、構成要素を示す符号の末尾にアルファベットを付す場合がある。また、各構成要素の個体を区別しない場合には、各構成要素を区別するためのアルファベットを省略する場合がある。
　基板１１０は、半導体素子が形成される基板である。基板１１０には、例えば、シリコン基板や単結晶基板や、ＳＯＩ（Silicon on Insulator）基板、ＴＦＴ（Thin Film Transistor）基板、液晶製造用基板等の基板を用いることができる。基板１１０の上方には、スイッチング素子１０、絶縁積層体１１、多層配線層１２が形成される。
　スイッチング素子１０は、絶縁積層体１１の内部に形成される３端子スイッチである。スイッチング素子１０は、多層配線層１２と一部の構成要素を共有する。スイッチング素子１０は、第１電極１０１、第２電極１０２、イオン伝導層１０３、ハードマスク層１０４、酸素供給層１０５を有する。第１電極１０１は、第１電極１０１ａと第１電極１０１ｂとを含む。第２電極１０２は、下部第２電極１０２ａと上部第２電極１０２ｂとを含む。イオン伝導層１０３は、第１イオン伝導層１０３ａと第２イオン伝導層１０３ｂとを含む。ハードマスク層１０４は、第１ハードマスク層１０４ａと第２ハードマスク層１０４ｂとを含む。
　スイッチング素子１０は、第１の抵抗変化素子と第２の抵抗変化素子を含む３端子スイッチである。第１の抵抗変化素子は、第１電極１０１ａ、第１イオン伝導層１０３ａ、第２イオン伝導層１０３ｂ、下部第２電極１０２ａ、および上部第２電極１０２ｂによって構成される。第２の抵抗変化素子は、第１電極１０１ｂ、第１イオン伝導層１０３ａ、第２イオン伝導層１０３ｂ、下部第２電極１０２ａ、および上部第２電極１０２ｂによって構成される。
　絶縁積層体１１は、スイッチング素子１０および多層配線層１２が形成される絶縁層の積層体である。絶縁積層体１１は、層間絶縁層１１１、Ｌｏｗ－ｋ層１１２、層間絶縁層１１３、バリア絶縁層１１４、保護絶縁層１１５、層間絶縁層１１６、Ｌｏｗ－ｋ層１１７、層間絶縁層１１８、バリア絶縁層１１９を順番に積層した構造を有する。層間絶縁層１１１、Ｌｏｗ－ｋ層１１２、層間絶縁層１１３は、第１絶縁層に相当する。バリア絶縁層１１４は、第２絶縁層に相当する。層間絶縁層１１６、Ｌｏｗ－ｋ層１１７および層間絶縁層１１８は、第３絶縁層に相当する。
　多層配線層１２は、絶縁積層体１１の内部に形成される配線層である。多層配線層１２は、第１配線１２１、第１バリアメタル１２２、第２バリアメタル１２３、第２配線１２４、ビア１２５によって構成される。イオン伝導層１０３と接する第１配線１２１の部分が第１電極１０１である。第１配線１２１は、第１配線１２１ａ、第１配線１２１ｂ、第１配線１２１ｃを含む。第１バリアメタル１２２は、第１バリアメタル１２２ａ、第１バリアメタル１２２ｂ、第１バリアメタル１２２ｃを含む。第２バリアメタル１２３は、第２バリアメタル１２３ａおよび第２バリアメタル１２３ｂを含む。第２配線１２４は、第２配線１２４ａおよび第２配線１２４ｂを含む。ビア１２５は、ビア１２５ａおよびビア１２５ｂを含む。
　バリア絶縁層１１４には、開口部１８が形成される。第１電極１０１ａと第１電極１０１ｂとの間において、開口部１８の最底面にはＬｏｗ－ｋ層１１２が露出する。開口部１８は、深さ方向（－Ｚ方向）に向けて先細るように開口される。バリア絶縁層１１４に開口される開口部１８の内側面は、深さ方向に向けて先細るテーパ面を有する。
　以下において、スイッチング素子１０、絶縁積層体１１、多層配線層１２の個々の詳細について説明する。
　〔スイッチング素子〕
　まず、スイッチング素子１０について図１を参照しながら説明する。スイッチング素子１０は、第１電極１０１、第２電極１０２、イオン伝導層１０３、ハードマスク層１０４、酸素供給層１０５によって構成される。なお、ハードマスク層１０４は、スイッチング素子１０の構成ではなく、絶縁積層体１１の構成とみなしてもよい。
　〔第１電極〕
　第１電極１０１は、活性電極である。第１電極１０１は、基板１１０の上に形成された多層配線層１２の一つである第１配線１２１の一部である。第１配線１２１のうち、バリア絶縁層１１４の開口部１８から露出し、イオン伝導層１０３に被覆された上面部分が第１電極１０１を構成する。第１配線１２１のうち開口部１８から露出していない上面部分は、バリア絶縁層１１４によって被覆される。図１のスイッチング素子１０は、一つの第２電極１０２に対して、二つの第１電極１０１（第１電極１０１ａ、第１電極１０１ｂ）が対応する３端子スイッチである。
　第１電極１０１には、イオン伝導層１３において拡散またはイオン伝導可能な金属が用いられる。例えば、第１電極１０１には、銅を主成分とする金属が用いられる。また、第１電極１０１は、アルミニウムと銅との合金によって構成してもよい。
　〔第２電極〕
　第２電極１０２は、不活性電極である。第２電極１０２は、イオン伝導層１０３の上面に形成される。第２電極１０２の側面と、周縁部分の上面とは、保護絶縁層１１５によって被覆される。第２電極１０２は、下部第２電極１０２ａと上部第２電極１０２ｂとを含む。
　下部第２電極１０２ａは、イオン伝導層１０３の上面に形成される。下部第２電極１０２ａの上面には、上部第２電極１０２ｂが形成される。下部第２電極１０２ａの側面は、保護絶縁層１１５によって被覆される。
　下部第２電極１０２ａは、スイッチング素子１０の上部電極における下層側の電極であり、下面において第２イオン伝導層１０３ｂと接する。下部第２電極１０２ａには、第１配線１２１を構成する金属よりもイオン化しにくく、第２イオン伝導層１０３ｂにおいて拡散やイオン伝導しにくい金属と、第１配線１２１を構成する金属と密着性の良い金属とを含む合金を用いる。例えば、第１配線１２１を構成する金属よりもイオン化しにくく、第２イオン伝導層１０３ｂにおいて拡散やイオン伝導しにくい金属としては、ルテニウムを挙げられる。例えば、第１配線１２１を構成する金属と密着性の良い金属としては、チタンやタンタル、ジルコニウム、ハフニウム、アルミニウムなどの金属を挙げられる。特に、下部第２電極１０２ａには、ルテニウム合金を用いることが好ましい。
　下部第２電極１０２ａをルテニウム合金で構成する場合、ルテニウムに添加される添加金属には、酸化される過程（酸化過程とも呼ぶ）の標準生成ギブズエネルギーがルテニウムよりも負方向に大きい金属を選択することが望ましい。酸化過程の標準生成ギブズエネルギーがルテニウムより負方向に大きいチタンやタンタル、ジルコニウム、ハフニウム、アルミニウムは、ルテニウムに比べて化学反応が自発的に起こりやすいことを示すため、反応性が高い。そのため、下部第２電極１０２ａを構成するルテニウム合金では、第１配線１２１ａと第１配線１２１ｂを構成する金属で形成される金属架橋との密着性が向上する。
　一方、ルテニウムを含まないチタン、タンタル、ジルコニウム、ハフニウム、アルミニウムなどの添加金属のみで下部第２電極１０２ａを構成すると、反応性が高くなるため、スイッチング素子１０はオフ状態に遷移しなくなる。オン状態からオフ状態への遷移は、金属架橋を構成する金属の酸化反応（溶解反応）によって進行する。下部第２電極１０２ａを構成する金属の酸化過程の標準生成ギブズエネルギーが第１電極１０１を構成する金属よりも負方向に大きくなると、第１配線１２１を構成する金属で形成される金属架橋の酸化反応よりも下部第２電極１０２ａの酸化反応が進行する。そのため、スイッチング素子１０は、オフ状態に遷移できなくなる。
　すなわち、下部第２電極１０２ａの形成に使用する金属材料は、酸化過程の標準生成ギブズエネルギーが銅よりも負方向に小さいルテニウムとの合金とする必要がある。さらに、下部第２電極１０２ａに金属架橋の成分（銅）が混入すると、標準ギブズエネルギーが負方向に大きい金属を添加した効果が薄れる。そのため、ルテニウムに添加する金属は、銅および銅イオンに対してバリア性のある材料が好ましい。例えば、タンタルやチタンなどは、銅および銅イオンに対してバリア性がある。一方、添加金属の量が大きいほど、スイッチング素子１０のオン状態が安定化する。スイッチング素子１０のオン状態の安定性は、５原子パーセント程度の添加金属の添加であっても向上する。特に、添加金属をチタンとした場合に、オフ状態への遷移とオン状態の安定性とに優れている。特に、下部第２電極１０２ａをルテニウムとチタンの合金とし、チタンの含有率を２０～３０原子パーセントの範囲にすることが好ましい。該ルテニウム合金における、ルテニウムの含有比率は、６０原子パーセント以上９０原子パーセント以下が望ましい。
　下部第２電極１０２ａは、スパッタリング法を用いて形成できる。例えば、スパッタリング法を用いて合金を成膜する方法には、ルテニウムと添加金属の合金ターゲットを用いる方法や、ルテニウムターゲットと添加金属のターゲットを同一チャンバー内で同時にスパッタリングするコスパッタ法がある。また、例えば、スパッタリング法を用いて合金を成膜する方法には、予め添加金属の薄膜を形成し、その上にスパッタリング法を用いてルテニウムを成膜し、衝突原子のエネルギーで合金化するインターミキシング法がある。コスパッタ法やインターミキシング法を用いると、合金の組成を調整できる。インターミキシング法を採用する際には、混合状態の平坦化のため、ルテニウムの成膜を完了した後に４００℃以下の熱処理を加えることが好ましい。
　上部第２電極１０２ｂは、スイッチング素子１０の上部電極における上層側の電極であり、下部第２電極１０２ａの上面に形成される。上部第２電極１０２ｂの側面と、周縁部分の上面とは、保護絶縁層１１５によって被覆される。
　上部第２電極１０２ｂは、下部第２電極１０２ａを保護する機能を有する。上部第２電極１０２ｂが下部第２電極１０２ａを保護することによって、半導体装置１の製造プロセスにおける下部第２電極１０２ａへのダメージを抑制し、スイッチング素子１０のスイッチング特性を維持することができる。
　例えば、上部第２電極１０２ｂには、タンタルやチタン、タングステンあるいはそれらの窒化物等を用いることができる。また、上部第２電極１０２ｂは、ビア１２５ａを下部第２電極１０２ａ上に電気的に接続する際に、エッチングストップ層としても機能する。そのため、上部第２電極１０２ｂは、層間絶縁層１１６のエッチングに使用するフッ化炭素系のガスのプラズマに対してエッチング速度が小さい材料で構成することが好ましい。
　例えば、上部第２電極１０２ｂは、エッチングストップ層として機能し、導電性を有するチタンやタンタル、ジルコニウム、ハフニウム、アルミニウムなどの窒化物によって構成することが好ましい。上部第２電極１０２ｂに窒化物ではない金属を使用すると、プロセス中の加熱やプラズマダメージによって、上部第２電極１０２ｂを構成する金属の一部が下部第２電極１０２ａの内部に拡散することがある。上部第２電極１０２ｂを構成する金属の一部が下部第２電極１０２ａ内部に拡散すると、下部第２電極１０２ａ内に欠陥が生じ、これらの欠陥を起点としてイオン伝導層１０３の絶縁破壊電圧を低下させる可能性がある。電気伝導性を有し、安定な金属窒化物を上部第２電極１０２ｂに用いることによって、下部第２電極１０２ａへの金属の拡散を防止できる。上部第２電極１０２ｂを構成する窒化物の金属と、下部第２電極１０２ａを構成するルテニウムと合金を形成する添加金属とを同じものにすれば、ルテニウムと合金を形成する金属の拡散不良をより効率的に防止できる。
　例えば、下部第２電極１０２ａがルテニウムとチタンの合金電極である場合には、上部第２電極１０２ｂは窒化チタン電極とすることが好ましい。また、下部第２電極１０２ａがルテニウムとタンタルの合金である場合には窒化タンタル電極とすることが好ましい。下部第２電極１０２ａと上部第２電極１０２ｂとを構成する金属成分を一致させれば、上部第２電極１０２ｂの金属が下部第２電極１０２ａに拡散しても欠陥が形成されにくくなる。このとき、下部第２電極１０２ａを構成するルテニウム合金中のルテニウムに対する金属の割合よりも、上部第２電極１０２ｂを構成する窒化物の窒素に対する金属の割合を大きくするように構成することが好ましい。このように構成すれば、下部第２電極１０２ａを構成する金属が上部第２電極１０２ｂを構成する窒化物に拡散しにくくなるので、下部第２電極１０２ａを構成するルテニウム合金の組成が変化することを防止できる。具体的には、チタンの含有率が６０原子パーセント以上８０原子パーセント以下であることがより好ましい。
　例えば、上部第２電極１０２ｂは、スパッタリング法を用いて形成できる。スパッタリング法を用いて金属窒化物を成膜する場合、窒素とアルゴンとの混合ガスのプラズマを用いて金属ターゲットを蒸発させるリアクティブスパッタ法を用いることが好ましい。金属ターゲットより蒸発した金属は、窒素と反応し、金属窒化物となって成膜される。
　〔イオン伝導層〕
　イオン伝導層１０３は、酸素供給層１０５の上面、バリア絶縁層１１４および酸素供給層１０５の開口部１８の内側面、第１電極１０１の上面、第１バリアメタル１２２の上面および側面の一部、Ｌｏｗ－ｋ層１１２の上面の一部に沿って形成される。イオン伝導層１０３の上面には、第２電極１０２が形成される。
　イオン伝導層１０３は、第１電極１０１と第２電極１０２との間に電圧を印加することによって電気抵抗が変化する膜である。イオン伝導層１０３には、第１配線１２１ａおよび第１配線１２１ｂを構成する金属から生成される金属イオンの拡散やイオン伝導などの作用により、電気抵抗が変化する材料を用いることができる。例えば、金属イオンの還元による金属の析出によって、オン状態へのスイッチングに伴うスイッチング素子１０の抵抗変化を行う場合には、イオン伝導層１０３にはイオン伝導可能な膜が用いられる。イオン伝導層１０３は、第１イオン伝導層１０３ａと第２イオン伝導層１０３ｂを含む。
　第１イオン伝導層１０３ａは、酸素供給層１０５の上面、バリア絶縁層１１４および酸素供給層１０５の開口部１８の内側面、第１電極１０１の上面、第１バリアメタル１２２の上面および側面の一部、Ｌｏｗ－ｋ層１１２の上面の一部に沿って形成される。第１イオン伝導層１０３ａの上面には、第２イオン伝導層１０３ｂが形成される。
　第１イオン伝導層１０３ａは、第２イオン伝導層１０３ｂを堆積している間の加熱やプラズマによって、第１配線１２１ａおよび第１配線１２１ｂを構成する金属が第２イオン伝導層１０３ｂの内部に拡散することを防止する。また、第１イオン伝導層１０３ａは、第１配線１２１ａおよび第１配線１２１ｂが酸化され、第１配線１２１ａおよび第１配線１２１ｂの構成金属が第２イオン伝導層１０３ｂに拡散されやすくなることを防止する。
　例えば、第１イオン伝導層１０３ａは、ジルコニウムやハフニウム、インジウム、ランタン、マンガン、モリブデン、ニオブ、タングステン、チタン、アルミニウムなどの金属の酸化物によって構成できる。これらの金属酸化物は、第１電極１０１ａ、第１電極１０１ｂ、第２イオン伝導層１０３ｂ、および下部第２電極１０２ａとの界面反応を生じず安定に形成でき、第２イオン伝導層１０３ｂの吸湿を効果的に抑制できる。これらの酸化物は、一般的な半導体製造プロセスとの親和性もよい。
　例えば、第１イオン伝導層１０３ａは、第１イオン伝導層１０３ａを構成するための金属を成膜後、第２イオン伝導層１０３ｂの成膜チャンバー内で、減圧下において酸素雰囲気に曝して酸化することによって形成できる。第１イオン伝導層１０３ａを構成する金属膜の最適膜厚は０．５～１ナノメートルである。第１イオン伝導層１０３ａの形成に使用する金属膜は、積層を形成したり、単層としたりしてもよい。第１イオン伝導層１０３ａは、スパッタリングによって成膜できる。スパッタリングによりエネルギーを得た金属原子またはイオンは、第１配線１２１ａおよび第１配線１２１ｂに突入して拡散し、合金層を形成する。
　第２イオン伝導層１０３ｂは、第１イオン伝導層１０３ａの上面に形成される。第２イオン伝導層１０３ｂの上面には、下部第２電極１０２ａが形成される。第２イオン伝導層１０３ｂは、タンタルＴａ、ニッケルＮｉ、チタンＴｉ、ジルコニウムＺｒ、ハフニウムＨｆ、ケイ素Ｓｉ、アルミニウムＡｌ、鉄Ｆｅ、バナジウムＶ、マンガンＭｎ、コバルトＣｏ、タングステンＷのうち少なくとも１つを含む材料で構成できる。第２イオン伝導層１０３ｂには、これらの元素を含む金属酸化物膜や、低誘電率炭素添加酸化ケイ素膜（ＳｉＯＣＨ膜）、およびカルコゲナイド膜、またはそれらの積層膜などを適用できる。
　第２イオン伝導層１０３ｂは、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いて形成できる。例えば、第２イオン伝導層１０３ｂをプラズマＣＶＤ法によって形成する際には、環状有機シロキサンの原料とキャリアガスであるヘリウムとを反応室内に流入し、両者の供給が安定化させる。そして、反応室の圧力が一定になったところで、ＲＦ（Radio Frequency）電力の印加を開始する。例えば、第２イオン伝導層１０３ｂの原料を１０～２００ｓｃｃｍ（Standard Cubic Centimeter per Minute）で供給し、ヘリウムを原料気化器経由にて５００ｓｃｃｍで供給する。
　〔ハードマスク層〕
　ハードマスク層１０４は、イオン伝導層１０３の上方に形成される。ハードマスク層１０４は、スイッチング素子１０を製造する際に用いられるマスクである。ハードマスク層１０４は、第１ハードマスク層１０４ａおよび第２ハードマスク層１０４ｂを含む。
　ハードマスク層１０４は、下部第２電極１０２ａ、上部第２電極１０２ｂ、第１イオン伝導層１０３ａ、第２イオン伝導層１０３ｂをエッチングする際のハードマスク膜とパッシベーション膜とを兼ねる膜である。例えば、ハードマスク層１０４には、窒化ケイ素膜や酸化ケイ素膜、それらの積層等を用いることができる。ハードマスク層１０４は、バリア絶縁層１１４および保護絶縁層１１５と同一の材料を含むことが好ましい。ハードマスク層１０４、バリア絶縁層１１４、保護絶縁層１１５を同一の材料で構成すれば、スイッチング素子１０の周囲を全て同一の材料で囲むことができるため、材料の界面を一体化できる。材料の界面を一体化すれば、外部からの水分などの浸入を防ぐとともに、スイッチング素子１０からの脱離を防ぐことができる。
　第１ハードマスク層１０４ａは、上部第２電極１０２ｂの上面に形成される。第１ハードマスク層１０４ａは、保護絶縁層１１５およびバリア絶縁層１１４と同一の材料であることが好ましい。スイッチング素子１０の周囲を全て同一の材料で囲んで材料界面を一体化することによって、外部からの水分などの浸入を防ぐとともに、スイッチング素子１０自身からの脱離を防ぐことができる。
　第１ハードマスク層１０４ａは、プラズマＣＶＤ法を用いて成膜できる。例えば、シランと窒素の混合ガスを高密度プラズマ状態にして蒸着させれば、高密度な窒化ケイ素膜を形成することができる。
　第２ハードマスク層１０４ｂは、第１ハードマスク層１０４ａの上面に形成される。第２ハードマスク層１０４ｂは、第１ハードマスク層１０４ａとは異なる種類の膜であることが好ましい。例えば、第１ハードマスク層１０４ａを窒化ケイ素膜とし、第２ハードマスク層１０４ｂを酸化ケイ素膜とする。
　第２ハードマスク層１０４ｂは、第１ハードマスク層１０４ａと同様に、プラズマＣＶＤ法を用いて成膜できる。なお、第２ハードマスク層１０４ｂは、エッチバック中に完全に除去されてもよく、半導体装置１の必須の構成要素ではない。
　〔酸素供給層〕
　酸素供給層１０５は、バリア絶縁層１１４の上面に形成される。酸素供給層１０５には、開口部１８が開口される。酸素供給層１０５の上面と、開口部１８の内側面とには、イオン伝導層１０３の第１イオン伝導層１０３ａが形成される。すなわち、酸素供給層１０５は、バリア絶縁層１１４の上面と、第１イオン伝導層１０３ａの下面との間に介在する。なお、バリア絶縁層１１４の開口部１８には、第１イオン伝導層１０３ａは配設されるが、酸素供給層１０５は配設されない。
　酸素供給層１０５は、バリア絶縁層１１４の開口部１８を形成する際に、酸素を供給する役割を担う。酸素供給層１０５は、バリア絶縁層１１４の開口部１８を形成する際のハードマスクを兼ねてもよい。酸素供給層１０５は、下部第２電極１０２ａおよび上部第２電極１０２ｂをエッチングする際に除去し尽くしてもよいが、バリア絶縁層１１４と保護絶縁層１１５との間に残存していてもよい。
　また、酸素供給層１０５は、バリア絶縁層１１４上に延在させてもよい。バリア絶縁層１１４上に酸素供給層１０５を延在させると、イオン伝導層１０３とバリア絶縁層１１４と間に介在する膜厚よりも、保護絶縁層１１５とバリア絶縁層１１４との間に介在する膜厚の方が小さくなる。また、バリア絶縁層１１４上に酸素供給層１０５を延在させれば、第２イオン伝導層１０３ｂと酸素供給層１０５とは、酸化物同士であるため、第２イオン伝導層１０３ｂとバリア絶縁層１１４との間よりも密着性が高くなる。
　酸素供給層１０５は、ケイ素（Ｓｉ）と酸素（Ｏ）とを少なくとも含む材料で構成される。例えば、酸素供給層１０５は、二酸化ケイ素（ＳｉＯ2）を材料とする。また、酸素供給層１０５は、炭素（Ｃ）や水素（Ｈ）、窒素（Ｎ）を含んでいてもよい。例えば、酸素供給層１０５は、ＳｉＣＯやＳｉＯＣ、ＳｉＯ、ＳｉＣＯＨ、ＳｉＯＮなどを材料とする。
　酸素供給層１０５の層厚は、２０ナノメートル以下が好ましい。特に、バリア絶縁層１１４と酸素供給層１０５とを合わせた段差を２０ナノメートル以下にすることが好ましい。
　酸素供給層１０５は、バリア絶縁層１１４に開口部１８を形成するエッチングの際に酸素ガスを発生させる。バリア絶縁層１１４に開口部１８を形成するエッチングの際には、バリア絶縁層１１４に用いられるケイ素（Ｓｉ）および炭素（Ｃ）に由来する残渣成分が第１配線１２１ａと第１配線１２１ｂの上面に残存する。第１配線１２１ａと第１配線１２１ｂの上面に残存する残渣成分は、酸素供給層１０５から発生する酸素ガスによって酸化され、除去される。
　一般的な手法では、エッチングチャンバーの内部に電離した酸素（酸素プラズマ）を外部から導入することによって、第１配線１２１ａと第１配線１２１ｂの上面に残存する残渣成分をエッチングする。酸素プラズマは、物理エネルギーが高いため、第１配線１２１ａと第１配線１２１ｂの上面の残渣以外に、Ｌｏｗ－ｋ層１１２にも強く作用する。そのため、酸素プラズマを用いる一般的な手法では、Ｌｏｗ－ｋ層１１２が深く掘れ込まれる。
　一方、本実施形態では、エッチングチャンバーの外部から酸素ガスを導入してエッチングする代わりに、酸素供給層１０５から発生する酸素ガスを用いてエッチングする。本実施形態の手法によれば、バリア絶縁層１１４の開口部１８付近の酸素供給層１０５から酸素が供給される。酸素供給層１０５から供給される酸素は、エネルギーの低いプラズマであり、結合エネルギーの弱いエッチング残渣に選択的に作用するため、Ｌｏｗ－ｋ層１１２への作用が弱い。そのため、本実施形態の手法によれば、一般的な手法と比較してＬｏｗ－ｋ層１１２の掘れ込みが浅くなる。
　また、一般的な手法を用いて、酸素ガスを導入してエッチングを行う場合、エネルギーの高い酸素プラズマにより第１配線１２１ａと第１配線１２１ｂの表面が酸化する。そのため、導電率の低い酸化銅の影響によりスイッチング電圧が見かけ上高くなる。また、酸化銅中では、銅イオンが拡散しやすいため、リーク電流が増大する。
　一方、本実施形態のように、酸素供給層１０５を用いてエッチングを行う場合、エネルギーの低い酸素プラズマを用いるため、第１配線１２１ａと第１配線１２１ｂの表面の酸化を抑制できる。そのため、スイッチング電圧およびリーク電流の増加を抑制できる。
　以上が、スイッチング素子１０の構成についての説明である。なお、上記のスイッチング素子１０の構成は一例であって、本実施形態のスイッチング素子１０の構成をそのままの形態に限定するものではない。
　〔絶縁積層体〕
　次に、絶縁積層体１１について図１を参照しながら説明する。絶縁積層体１１は、層間絶縁層１１１、Ｌｏｗ－ｋ層１１２、層間絶縁層１１３、バリア絶縁層１１４、保護絶縁層１１５、層間絶縁層１１６、Ｌｏｗ－ｋ層１１７、層間絶縁層１１８、バリア絶縁層１１９によって構成される。なお、ハードマスク層１０４を絶縁積層体１１の構成とみなしてもよい。
　層間絶縁層１１１（第１層間絶縁層とも呼ぶ）は、基板１１０の上面に形成される絶縁膜である。例えば、層間絶縁層１１１には、酸化ケイ素膜（ＳｉＯ膜）や炭素添加酸化ケイ素膜（ＳｉＯＣ膜）等を用いることができる。層間絶縁層１１１は、複数の絶縁膜を積層したものであってもよい。
　Ｌｏｗ－ｋ層１１２（第１低誘電率層間絶縁層とも呼ぶ）は、層間絶縁層１１１と層間絶縁層１１３との間に形成される。Ｌｏｗ－ｋ層１１２は、酸化ケイ素膜よりも比誘電率の低い低誘電率膜である。例えば、Ｌｏｗ－ｋ層１１２には、低誘電率炭素添加酸化ケイ素（ＳｉＯＣＨ）などを用いることができる。
　層間絶縁層１１３（第２層間絶縁層とも呼ぶ）は、Ｌｏｗ－ｋ層１１２の上面に形成される絶縁膜である。例えば、層間絶縁層１１３には、一酸化ケイ素（ＳｉＯ）や二酸化ケイ素（ＳｉＯ2）等の酸化ケイ素を含む材料を用いることができる。また、層間絶縁層１１３には、炭素添加酸化ケイ素（ＳｉＯＣ）、酸素添加炭化ケイ素（ＳｉＣＯ）、低誘電率炭素添加酸化ケイ素（ＳｉＣＯＨ）、酸窒化ケイ素（ＳｉＯＮ）等を含む層を用いることができる。層間絶縁層１１３は、複数の絶縁膜を積層したものであってもよい。
　Ｌｏｗ－ｋ層１１２および層間絶縁層１１３には、複数の配線溝（以下、第１配線溝とも呼ぶ）が形成される。複数の第１配線溝は、層間絶縁層１１１の上部まで到達する。複数の第１配線溝のそれぞれの内面には、第１バリアメタル１２２が形成され、第１バリアメタル１２２を介して第１配線が埋め込まれる。図１の例では、３つの第１配線溝が形成され、それぞれの第１配線溝の内面には、第１バリアメタル１２２ａ、第１バリアメタル１２２ｂ、第１バリアメタル１２２ｃが形成される。そして、第１バリアメタル１２２ａ、第１バリアメタル１２２ｂ、第１バリアメタル１２２ｃが形成されたそれぞれの第１配線溝には、第１配線１２１ａ、第１配線１２１ｂ、第１配線１２１ｃのそれぞれが埋め込まれる。
　バリア絶縁層１１４（第１バリア絶縁層とも呼ぶ）は、第１配線１２１が埋め込まれた層間絶縁層１１３の上面に形成される。バリア絶縁層１１４は、第１配線１２１を構成する金属の酸化を防ぎ、層間絶縁層１１６の内部への第１配線１２１の構成金属の拡散を防ぐ絶縁膜である。また、バリア絶縁層１１４は、第２電極１０２およびイオン伝導層１０３の加工時において、エッチングストップ層として機能する。例えば、バリア絶縁層１１４には、炭化ケイ素（ＳｉＣ）や炭窒化ケイ素（ＳｉＣＮ）、窒化ケイ素（ＳｉＮ）、それらを積層した構造を用いることができる。バリア絶縁層１１４は、保護絶縁層１１５やハードマスク層１０４（第１ハードマスク層１０４ａ）と同一材料であることが好ましい。
　バリア絶縁層１１４には、開口部１８が形成される。開口部１８は、深さ方向（－Ｚ方向）に向けて先細るテーパ状に形成されたテーパ面を有する。バリア絶縁層１１４の開口部１８の近傍にスイッチング素子１０が構成される。開口部１８の開口領域において、第１電極１０１ａ、第１電極１０１ｂ、Ｌｏｗ－ｋ層１１２、第１バリアメタル１２２ａおよび第１バリアメタル１２２ｂの上面および側面の一部が露出する。第１電極１０１ａ、第１電極１０１ｂ、下部第２電極１０２ａ、上部第２電極１０２ｂ、第１イオン伝導層１０３ａ、第２イオン伝導層１０３ｂ、第１ハードマスク層１０４ａ、第２ハードマスク層１０４ｂの積層構造によってスイッチング素子１０が構成される。スイッチング素子１０は、保護絶縁層１１５によって被覆される。なお、保護絶縁層１１５をスイッチング素子１０の構成に含めてもよい。
　バリア絶縁層１１４に形成された開口部１８の開口領域において、第１電極１０１ａおよび第１電極１０１ｂのそれぞれと、第１イオン伝導層１０３ａとが直接接触する。第１イオン伝導層１０３ａを構成する金属は、第１電極１０１ａおよび第１電極１０１ｂに拡散し、合金層を形成する。
　バリア絶縁層１１４に形成された開口部１８の開口領域において、上部第２電極１０２ｂは、第２バリアメタル１２３ａを介して、ビア１２５ａおよび第２配線１２４ａと電気的に接続される。スイッチング素子１０のオン／オフは、電圧の印加、あるいは電流を流すことによって制御できる。例えば、第１配線１２１ａおよび第１配線１２１ｂを構成する金属から、第１イオン伝導層１０３ａおよび第２イオン伝導層１０３ｂに供給される金属イオンの電界拡散を利用することによって、スイッチング素子１０のオン／オフを制御できる。なお、第１配線１２１ｃとビア１２５ｂとは、スイッチング素子１０を介さずに、第２バリアメタル１２３ｂを介して電気的に接続される。
　バリア絶縁層１１４に形成された開口部１８の開口領域においては、第１配線１２１ａおよび第１配線１２１ｂに挟まれた層間絶縁層１１３が掘り下げられており、Ｌｏｗ－ｋ層１１２が露出する。すなわち、バリア絶縁層１１４の開口部１８の開口領域において、イオン伝導層１０３は、２段階の異なる高さの領域を有する。第１イオン伝導層１０３ａは、第１電極１０１ａおよび第１電極１０１ｂの上面と接する。また、第１イオン伝導層１０３ａは、第１バリアメタル１２２ａおよび第１バリアメタル１２２ｂの上面および側面の一部と接する。また、第１イオン伝導層１０３ａは、Ｌｏｗ－ｋ層１１２の上面と接する。
　保護絶縁層１１５（保護絶縁層とも呼ぶ）は、半導体装置１の製造時にスイッチング素子１０を保護する機能と、第２イオン伝導層１０３ｂから酸素が脱離することを防ぐ機能とを有する絶縁膜である。例えば、保護絶縁層１１５には、窒化ケイ素膜や炭窒化ケイ素膜等を用いることができる。保護絶縁層１１５は、ハードマスク層１０４やバリア絶縁層１１４と同一の材料で構成することが好ましい。ハードマスク層１０４やバリア絶縁層１１４と同一材料で保護絶縁層１１５を構成すれば、保護絶縁層１１５、ハードマスク層１０４、バリア絶縁層１１４が一体化して界面の密着性が向上し、スイッチング素子１０をより強固に保護できる。
　層間絶縁層１１６（第３層間絶縁層とも呼ぶ）は、保護絶縁層１１５の上面に形成される絶縁膜である。例えば、層間絶縁層１１６には、酸化ケイ素膜や炭素添加酸化ケイ素膜などを用いることができる。層間絶縁層１１６は、複数の絶縁膜を積層したものであってもよい。層間絶縁層１１６は、層間絶縁層１１８と同一の材料としてもよい。
　Ｌｏｗ－ｋ層１１７（第２低誘電率層間絶縁層とも呼ぶ）は、層間絶縁層１１６と層間絶縁層１１８との間に形成される。Ｌｏｗ－ｋ層１１７は、酸化ケイ素膜よりも比誘電率の低い低誘電率膜である。例えば、Ｌｏｗ－ｋ層１１７には、ＳｉＯＣＨ膜などを用いることができる。
　層間絶縁層１１８（第４層間絶縁層とも呼ぶ）は、Ｌｏｗ－ｋ層１１７の上面に形成される絶縁膜である。例えば、層間絶縁層１１８には、酸化ケイ素膜やＳｉＯＣ膜、酸化ケイ素膜よりも比誘電率の低い低誘電率膜などを用いることができる。例えば、層間絶縁層１１８には、ＳｉＯＣＨ膜を用いることができる。層間絶縁層１１８は、複数の絶縁膜を積層したものであってもよい。また、層間絶縁層１１８は、層間絶縁層１１６と同一の材料としてもよい。
　層間絶縁層１１６、Ｌｏｗ－ｋ層１１７、層間絶縁層１１８には、第２配線１２４およびビア１２５を埋め込むための複数の穴が形成される。層間絶縁層１１６、Ｌｏｗ－ｋ層１１７、層間絶縁層１１８に形成される穴の下端は、第１電極１０１および層間絶縁層１１３の上面のレベルに達する。図１の例では、第２配線１２４ａおよびビア１２５ａが埋め込まれる穴の下端は、上部第２電極１０２ｂに到達する。また、第２配線１２４ｂおよびビア１２５ｂが埋め込まれる穴の下端は、第１配線１２１ｃの上面に到達する。
　層間絶縁層１１６、Ｌｏｗ－ｋ層１１７、層間絶縁層１１８に形成される複数の穴のそれぞれの内面には、第２バリアメタル１２３が形成される。層間絶縁層１１６、Ｌｏｗ－ｋ層１１７、層間絶縁層１１８に形成される穴は、ビア１２５が埋め込まれる下穴（下方）と、第２配線１２４が埋め込まれる第２配線溝（上方）とを含む。
　下穴は、Ｌｏｗ－ｋ層１１７の下方から、層間絶縁層１１６、保護絶縁層１１５、バリア絶縁層１１４を貫いて、第１電極１０１および層間絶縁層１１３の上面のレベルに達する。図１の例では、ビア１２５ａが埋め込まれる下穴の下端は、上部第２電極１０２ｂに到達する。また、ビア１２５ｂが埋め込まれる下穴の下端は、第１配線１２１ｃの上面に到達する。複数の下穴の内部には、第２バリアメタル１２３を介してビア１２５が埋め込まれる。
　第２配線溝は、Ｌｏｗ－ｋ層１１７の下方から、層間絶縁層１１８を貫いて、バリア絶縁層１１９の下面のレベルに達する。図１の例では、第２配線１２４ａおよぶ第２配線１２４ｂが埋め込まれる第２配線溝の上端は、バリア絶縁層１１９に到達する。複数の第２配線溝の内部には、第２バリアメタル１２３を介して第２配線１２４が埋め込まれる。
　バリア絶縁層１１９（第２バリア絶縁層とも呼ぶ）は、第２配線１２４が埋め込まれた層間絶縁層１１６の上面に形成される。バリア絶縁層１１９は、第２配線１２４を構成する金属の酸化を防ぎ、上層への第２配線１２４の構成金属の拡散を防ぐ絶縁膜である。例えば、バリア絶縁層１１９には、炭窒化ケイ素膜や窒化ケイ素膜、それらの積層構造等を用いることができる。
　以上が、絶縁積層体１１の構成についての説明である。なお、上記の絶縁積層体１１の構成は一例であって、本実施形態の絶縁積層体１１の構成をそのままの形態に限定するものではない。
　〔多層配線層〕
　次に、多層配線層１２について図１を参照しながら説明する。多層配線層１２は、第１配線１２１、第１バリアメタル１２２、第２バリアメタル１２３、第２配線１２４、ビア１２５によって構成される。
　第１配線１２１は、層間絶縁層１１３およびＬｏｗ－ｋ層１１２に形成される第１配線溝に第１バリアメタル１２２を介して埋め込まれる配線である。第１配線１２１は、第１配線１２１ａ、第１配線１２１ｂ、第１配線１２１ｃを含む。
　第１配線１２１ａおよび第１配線１２１ｂは、スイッチング素子１０の下部電極を兼ねる。第１配線１２１ａおよび第１配線１２１ｂの上面の一部は、第１イオン伝導層１０３ａに接触する。第１配線１２１ａおよび第１配線１２１ｂの上面のうち、第１イオン伝導層１０３ａと接する部分が第１電極１０１ａおよび第１電極１０１ｂである。
　第１配線１２１ａおよび第１配線１２１ｂの一部を、スイッチング素子１０の下部電極（第１電極１０１ａおよび第１電極１０１ｂ）とすることによって、工程数を簡略化しながら、電極抵抗を下げることができる。本実施形態の手法によれば、通常の銅ダマシン配線プロセスへの追加工程として、２ＰＲ（Photo Resist）のマスクセットを作成するだけでスイッチング素子１０を形成することができる。すなわち、本実施形態の構成によれば、素子の低抵抗化と低コスト化とを同時に達成できる。
　第１配線１２１ａおよび第１配線１２１ｂを構成する金属には、イオン伝導層１０３において拡散およびイオン伝導可能な金属が用いられる。例えば、第１配線１２１ａおよび第１配線１２１ｂには、銅を含む金属を用いることができる。第１配線１２１ａおよび第１配線１２１ｂは、銅を含む場合、アルミニウムと合金化されていてもよい。
　第１配線１２１ａおよび第１配線１２１ｂと第１イオン伝導層１０３ａとの界面には、第１イオン伝導層１０３ａを構成する金属との合金層が形成される。なお、合金層は、第１配線１２１ａおよび第１配線１２１ｂの全体に形成されるわけではなく、バリア絶縁層１１４の開口部１８に位置する第１電極１０１ａおよび第１電極１０１ｂに形成される。
　第１配線１２１ｃは、バリア絶縁層１１４の開口部において、第２バリアメタル１２３ｂを介して、ビア１２５ｂおよび第２配線１２４ｂと電気的に接続される。第１配線１２１ｃには、第１配線１２１ａおよび第１配線１２１ｂと同様に、銅を含む金属を用いることができる。第１配線１２１ｃは、銅を含む場合、アルミニウムと合金化されていてもよい。
　第１バリアメタル１２２は、Ｌｏｗ－ｋ層１１２および層間絶縁層１１３に形成される第１配線溝の内側に形成されるバリア性を有する導電性膜である。第１バリアメタル１２２は、第１配線１２１の側面および底面を被覆する。第１バリアメタル１２２は、第１配線１２１を構成する金属が層間絶縁層１１３やＬｏｗ－ｋ層１１２、層間絶縁層１１１といった下層へ拡散することを防止する。例えば、第１配線１２１が銅を主成分とする場合、第１バリアメタル１２２には、タンタルや窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、それらの積層膜を用いることができる。第１バリアメタル１２２は、第１バリアメタル１２２ａ、第１バリアメタル１２２ｂ、第１バリアメタル１２２ｃを含む。
　第２バリアメタル１２３は、バリア絶縁層１１４、保護絶縁層１１５、層間絶縁層１１６、Ｌｏｗ－ｋ層１１７、層間絶縁層１１８に形成される第２配線溝の内側に形成されるバリア性を有する導電性膜である。第２バリアメタル１２３は、ビア１２５の側面および底面と、第２配線１２４の側面および底面の一部とを被覆する。第２バリアメタル１２３は、第２配線１２４やビア１２５を構成する金属が、層間絶縁層１１６や、Ｌｏｗ－ｋ層１１７、層間絶縁層１１８などへ拡散することを防止する。例えば、ビア１２５および第２配線１２４が銅を主成分とする金属元素である場合、第２バリアメタル１２３には、タンタルや窒化タンタル、窒化チタン、炭窒化タングステンのような高融点金属やその窒化物等、それらの積層膜を用いることができる。また、第２バリアメタル１２３は、上部第２電極１０２ｂと同一材料であることが好ましい。例えば、第２バリアメタル１２３を窒化タンタル（下層）とタンタル（上層）との積層構造で構成する場合、第２バリアメタル１２３の下層の材料である窒化タンタルを上部第２電極１０２ｂに用いることが好ましい。第２バリアメタル１２３は、第２バリアメタル１２３ａおよび第２バリアメタル１２３ｃを含む。
　第２配線１２４は、層間絶縁層１１８およびＬｏｗ－ｋ層１１７を通じて形成される第２配線溝に、第２バリアメタル１２３を介して埋め込まれる配線である。第２配線１２４は、ビア１２５と一体に形成される。例えば、第２配線１２４は、銅などの金属によって構成できる。第２配線１２４は、第２配線１２４ａおよび第２配線１２４ｂを含む。
　第２配線１２４ａは、ビア１２５ａと一体に形成される導電体である。第２配線１２４ａは、層間絶縁層１１８およびＬｏｗ－ｋ層１１７に形成される第２配線溝に、第２バリアメタル１２３ａを介して埋め込まれる配線である。第２配線１２４ａは、ビア１２５ａおよび第２バリアメタル１２３ａを介して、上部第２電極１０２ｂと電気的に接続される。
　第２配線１２４ｂは、ビア１２５ｂと一体に形成される導電体である。第２配線１２４ｂは、層間絶縁層１１８およびＬｏｗ－ｋ層１１７に形成される第２配線溝に、第２バリアメタル１２３ｂを介して埋め込まれる配線である。第２配線１２４ｂは、ビア１２５ｂおよび第２バリアメタル１２３ｂを介して、第１配線１２１ｃと電気的に接続される。
　ビア１２５は、バリア絶縁層１１４、保護絶縁層１１５、層間絶縁層１１６、Ｌｏｗ－ｋ層１１７を通じて形成される下穴に、第２バリアメタル１２３を介して埋め込まれる導電体である。ビア１２５は、第２配線１２４と一体に形成される導電体である。例えば、ビア１２５は、銅などの金属によって構成できる。ビア１２５は、ビア１２５ａおよびビア１２５ｂを含む。
　ビア１２５ａは、ハードマスク層１０４、保護絶縁層１１５、層間絶縁層１１６を貫いて形成される下穴に、第２バリアメタル１２３ａを介して埋め込まれる。ビア１２５ａは、第２バリアメタル１２３ａを介して上部第２電極１０２ｂと電気的に接続される。
　ビア１２５ｂは、バリア絶縁層１１４、保護絶縁層１１５、層間絶縁層１１６を貫いて形成される下穴に、第２バリアメタル１２３ｂを介して埋め込まれる。ビア１２５ｂは、第２バリアメタル１２３ｂを介して第１配線１２１ｃと電気的に接続される。
　以上が、多層配線層１２の構成についての説明である。なお、上記の多層配線層１２の構成は一例であって、本実施形態の多層配線層１２の構成をそのままの形態に限定するものではない。
　以上が、半導体装置１の構成についての説明である。なお、上記の半導体装置１の構成は一例であって、本実施形態の半導体装置１の構成をそのままの形態に限定するものではない。
　（製造方法）
　次に、本実施形態の半導体装置１の製造方法について図面を参照しながら説明する。図２～図５は、半導体装置１の製造方法について説明するための概念図である。図２～図５に示す製造方法には、１２個の工程（工程１～工程１２）が含まれる。図２は、工程１～工程３について説明するための概念図である。図３は、工程４～工程６について説明するための概念図である。図４は、工程７～工程９について説明するための概念図である。図５は、工程１０～工程１２について説明するための概念図である。図２～図５においては、基板１１０の部分に各工程の名称を示す。また、図２～図５に示す各工程においては、主に、新たに形成された構成要素の符号のみを示し、形成済みの構成要素の符号を省略する。
　〔工程１〕
　図２の工程１では、半導体素子が形成された基板１１０の上に、層間絶縁層１１１、Ｌｏｗ－ｋ層１１２、層間絶縁層１１３を順番に積層する。例えば、層間絶縁層１１１および層間絶縁層１１３は、プラズマＣＶＤ（Chemical Vapor Deposition）法によって形成できる。
　例えば、層間絶縁層１１１として、膜厚５００ナノメートルの酸化ケイ素膜を基板１１０の上に形成する。次に、Ｌｏｗ－ｋ層１１２として、膜厚１５０ナノメートルのＳｉＯＣＨ膜を層間絶縁層１１１の上面に形成する。そして、層間絶縁層１１３として、膜厚１００ナノメートルの酸化ケイ素膜をＬｏｗ－ｋ層１１２の上面に形成する。
　次に、フォトレジスト形成、ドライエッチング、フォトレジスト除去を含むリソグラフィ法を用いて、Ｌｏｗ－ｋ層１１２および層間絶縁層１１３に第１配線溝を形成する。そして、当該第１配線溝の内面に、第１バリアメタル１２２ａ、第１バリアメタル１２２ｂ、第１バリアメタル１２２ｃを形成する。
　例えば、第１バリアメタル１２２ａ、第１バリアメタル１２２ｂ、第１バリアメタル１２２ｃは、ＰＶＤ（Physical Vapor Deposition）法によって形成できる。例えば、第１バリアメタル１２２ａ、第１バリアメタル１２２ｂ、第１バリアメタル１２２ｃは、膜厚５ナノメートルのタンタルの上に膜厚５ナノメートルの窒化タンタルを積層させた構成にする。
　そして、第１バリアメタル１２２ａ、第１バリアメタル１２２ｂ、第１バリアメタル１２２ｃを形成させた第１配線溝に、第１配線１２１ａ、第１配線１２１ｂ、第１配線１２１ｃを埋め込む。例えば、第１配線１２１ａ、第１配線１２１ｂ、第１配線１２１ｃは、銅配線で構成する。
　例えば、第１バリアメタル１２２ａ、第１バリアメタル１２２ｂ、第１バリアメタル１２２ｃの内側に、ＰＶＤ法によって銅シードを形成後、電解めっき法によって第１配線溝の内部に銅を埋設する。そして、摂氏２００度以上の温度で熱処理後、ＣＭＰ法（Chemical Mechanical Polishing）によって第１配線溝の内部以外の余剰の銅を除去することによって、第１配線１２１ａ、第１配線１２１ｂ、第１配線１２１ｃを形成できる。ＣＭＰ法は、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。ＣＭＰ法では、配線溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨したりすることで平坦化を行う。
　〔工程２〕
　図２の工程２では、第１配線１２１ａ、第１配線１２１ｂ、第１配線１２１ｃが埋め込まれた層間絶縁層１１３の上にバリア絶縁層１１４を形成する。例えば、バリア絶縁層１１４は、プラズマＣＶＤ法によって形成できる。
　バリア絶縁層１１４は、膜厚１０～５０ナノメートル程度に形成することが好ましい。例えば、バリア絶縁層１１４として、膜厚３０ナノメートルの窒化ケイ素膜や炭窒化ケイ素膜を形成する。
　〔工程３〕
　図２の工程３では、バリア絶縁層１１４の上面に酸素供給層１０５を形成する。酸素供給層１０５は、ドライエッチング加工におけるエッチング選択比を大きく保つ観点から、バリア絶縁層１１４とは異なる材料であることが好ましい。酸素供給層１０５は、工程５におけるバリア絶縁層１１４のエッチバックのためのハードマスクとしての役割も担う。
　例えば、酸素供給層１０５には、酸化ケイ素膜を用いることができる。例えば、酸素供給層１０５として、膜厚４０ナノメートルの酸化ケイ素膜を形成する。また、酸素供給層１０５には、ＳｉＣＯ、ＳｉＯＣ、ＳｉＯ、ＳｉＣＯＨ、ＳｉＯＮを用いることができる。
　〔工程４〕
　図３の工程４では、フォトレジスト（図示しない）を用いて酸素供給層１０５上に開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることにより酸素供給層１０５に開口パターンを形成する。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは、バリア絶縁層１１４の上面で停止させる必要はなく、バリア絶縁層１１４の内部まで到達してもよい。
　〔工程５〕
　図３の工程５では、酸素供給層１０５をマスクとして、酸素供給層１０５の開口部から露出するバリア絶縁層１１４をエッチバック（ドライエッチング）することにより、バリア絶縁層１１４に開口部１８を形成する。このとき、バリア絶縁層１１４の開口部１８に第１配線１２１ａおよび第１配線１２１ｂの一部を露出させる。エッチバックには、フッ化炭素ガスとアルゴンの混合ガスを用いる。具体的には、アルゴンは、フッ化炭素の１０倍から２０倍程度の比で混合する。このとき、フッ化炭素ガスとアルゴンの混合ガスには、酸素ガスを混入させない。
　バリア絶縁層１１４をエッチバックする際に反応性ドライエッチングを用いれば、バリア絶縁層１１４の開口部１８の内側面にテーパ面を形成できる。反応性ドライエッチングには、エッチングガスとしてフッ化炭素を含むガスを用いる。酸素供給層１０５は、エッチバック後にも残存させる。バリア絶縁層１１４のエッチング中に、酸素供給層１０５は、エッチングプラズマ中に酸素を供給し、薄く目減りする。酸素供給層１０５から供給される酸素によって、第１配線１２１ａおよび第１配線１２１ｂの表面に弱く結合して残留するケイ素やカーボンに由来する残渣（スカム）が除去される。酸素供給層１０５から供給される酸素は、第１配線１２１ａと第１配線１２１ｂの間の位置のＬｏｗ－ｋ層１１２の結合の強いケイ素やカーボンへの作用は小さいため、掘り込みは浅くなる。エッチバック後に残存する酸素供給層１０５の厚さは、２０ナノメートル以下であることが望ましい。本実施形態の例では、５ナノメートルの厚さの酸素供給層１０５が残存しているものとする。
　〔工程６〕
　図３の工程６では、第１配線１２１ａおよび第１配線１２１ｂが埋め込まれたバリア絶縁層１１４の上にイオン伝導層１０３（第１イオン伝導層１０３ａ、第２イオン伝導層１０３ｂ）を形成する。
　まず、第１配線１２１ａおよび第１配線１２１ｂが埋め込まれたバリア絶縁層１１４の上に、スパッタリング法によってジルコニウムを堆積する。例えば、ジルコニウムは、１ナノメートル堆積させる。ジルコニウムは、第２イオン伝導層１０３ｂの形成時に酸化され、第１イオン伝導層１０３ａになる。例えば、ジルコニウムを積層後、摂氏３５０度の温度で真空環境下にてアニールを行う。アニール時間は、２～１０分程度が好ましい。第１配線１２１の銅が酸化している場合、第１配線１２１と第１イオン伝導層１０３ａとの接する箇所において、酸化された銅が自発的に還元される。これは、標準生成ギブズエネルギーが酸化ジルコニウムよりも酸化銅の方が大きいため、第１配線１２１において銅と結合する酸素が、第１イオン伝導層１０３ａを構成する金属に拡散し、より酸化されやすいジルコニウム側に移動するためである。
　さらに、第１イオン伝導層１０３ａの上面に、第２イオン伝導層１０３ｂとして、ケイ素、酸素、炭素、水素を含むＳｉＯＣＨ系ポリマー膜をプラズマＣＶＤによって形成する。環状有機シロキサンの原料とキャリアガスであるヘリウムとを反応室内に流入し、両者の供給が安定化し、反応室の圧力が一定になったところでＲＦ電力の印加を開始する。例えば、環状有機シロキサンの原料は、１０～２００ｓｃｃｍで供給する。ヘリウムは、原料気化器を経由させて５００ｓｃｃｍで供給するとともに、別ラインで反応室に直接５００ｓｃｃｍで供給する。バリア絶縁層１１４の開口部１８には、大気暴露によって水分などが付着する。そのため、第１イオン伝導層１０３ａの堆積前に、摂氏２５０度から摂氏３５０度程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。
　〔工程７〕
　図４の工程７では、イオン伝導層１０３（第２イオン伝導層１０３ｂ）の上面に第２電極１０２（下部第２電極１０２ａ、上部第２電極１０２ｂ）を形成する。
　まず、イオン伝導層１０３の上面に、下部第２電極１０２ａとして、ルテニウムとチタンの合金をコスパッタ法にて形成する。このとき、ルテニウムターゲットおよびチタンターゲットを同一チャンバー内に設置し、同時にスパッタリングすることで合金膜を堆積する。例えば、イオン伝導層１０３の上面には、ルテニウムとチタンの合金を１０ナノメートルの膜厚で形成する。例えば、ルテニウムターゲットへの印加パワーを１５０ワット、チタンターゲットへの印加パワーを５０ワットとすることによって、ルテニウムの含有率が７５原子パーセントのルテニウムとチタンの合金を堆積できる。
　次に、下部第２電極１０２ａの上面に、上部第２電極１０２ｂとして、リアクティブスパッタ法によって窒化チタンを形成する。例えば、下部第２電極１０２ａの上面には、２５ナノメートルの膜厚の窒化チタンを形成する。このとき、チタンターゲットへの印加パワーを６００ワットとし、窒素ガスとアルゴンガスをチャンバー内に導入してスパッタリングする。窒素の流量とアルゴンの流量を１：１とすることで、窒化チタン中のチタンの割合を７０原子パーセントに調整できる。
　〔工程８〕
　図４の工程８では、第２電極１０２（上部第２電極１０２ｂ）の上面にハードマスク層１０４（第１ハードマスク層１０４ａ、第２ハードマスク層１０４ｂ）を形成する。にハードマスク層１０４は、一般的なプラズマＣＶＤ法を用いて形成することができる。
　まず、上部第２電極１０２ｂの上面に、第１ハードマスク層１０４ａを堆積する。例えば、第１ハードマスク層１０４ａとしては、膜厚３０ナノメートルの窒化ケイ素膜や炭窒化ケイ素膜を堆積する。例えば、シラン（ＳｉＨ4）と窒素（Ｎ2）の混合ガスの高密度プラズマを用いれば、高密度な窒化ケイ素膜を形成できる。
　次に、第１ハードマスク層１０４ａの上面に、第２ハードマスク層１０４ｂを堆積する。第２ハードマスク層１０４ｂは、第１ハードマスク層１０４ａとは異なる材料によって構成することが好ましい。また、第２ハードマスク層１０４ｂは、保護絶縁層１１５およびバリア絶縁層１１４と同じ材料によって構成することが好ましい。例えば、第２ハードマスク層１０４ｂとしては、膜厚８０ナノメートルの酸化ケイ素膜を堆積する。
　〔工程９〕
　図４の工程９では、第２ハードマスク層１０４ｂをパターニングする。
　まず、第２ハードマスク層１０４ｂの上面に、スイッチング素子１０をパターニングするためのフォトレジスト（図示せず）を形成する。次に、当該フォトレジストをマスクとして、第１ハードマスク層１０４ａが露出するまで第２ハードマスク層１０４ｂをドライエッチングする。そして、酸素プラズマアッシングと有機剥離とを用いてフォトレジストを除去する。その結果、第２ハードマスク層１０４ｂは、フォトレジストに基づいた形状に加工される。
　〔工程１０〕
　図５の工程１０では、第２ハードマスク層１０４ｂをマスクとして、第１ハードマスク層１０４ａ、上部第２電極１０２ｂ、下部第２電極１０２ａ、イオン伝導層１０３を連続的にドライエッチングする。第２ハードマスク層１０４ｂは、エッチバック中に完全に除去されることが好ましいが、そのまま残存してもよい。
　例えば、上部第２電極１０２ｂが窒化チタンの場合には、塩素系のＲＩＥ（Reactive Ion Etching）で加工することができる。下部第２電極１０２ａがルテニウムとチタンの合金の場合には、塩素／酸素系の混合ガスでＲＩＥ加工できる。また、イオン伝導層１０３のエッチングでは、下面のバリア絶縁層１１４上でドライエッチングを停止させる必要がある。イオン伝導層１０３がＳｉＯＣＨ系ポリマー膜、バリア絶縁層１１４が窒化ケイ素膜や炭窒化ケイ素膜の場合には、４フッ化炭素系、４フッ化炭素／塩素系、４フッ化炭素／塩素／アルゴン系などの混合ガスでエッチング条件を調節することでＲＩＥ加工できる。
　以上のようなハードマスクＲＩＥ法を用いれば、レジスト除去のための酸素プラズマアッシングに曝すことなく、スイッチング素子１０を加工できる。また、ドライエッチング後、バリア絶縁層１１４とイオン伝導層１０３に挟まれた領域以外の酸素供給層１０５は、残存していてもよいし、除去されていてもよい。図５の例では、バリア絶縁層１１４とイオン伝導層１０３に挟まれた領域以外の酸素供給層１０５は除去されている。酸素供給層１０５が残存する場合、バリア絶縁層１１４とイオン伝導層１０３に挟まれた箇所の酸素供給層１０５よりも、保護絶縁層１１５とバリア絶縁層１１４に挟まれた箇所の酸素供給層１０５の方が膜厚は小さくなる。
　〔工程１１〕
　図５の工程１１では、ハードマスク層１０４、上部第２電極１０２ｂ、下部第２電極１０２ａ、イオン伝導層１０３を含むバリア絶縁層１１４の上に保護絶縁層１１５を堆積する。
　例えば、ハードマスク層１０４、上部第２電極１０２ｂ、下部第２電極１０２ａ、イオン伝導層１０３を含むバリア絶縁層１１４の上には、膜厚２０ナノメートルの窒化ケイ素膜もしくは炭窒化ケイ素膜を保護絶縁層１１５として堆積する。保護絶縁層１１５は、プラズマＣＶＤ法によって形成できる。ところで、プラズマＣＶＤ法を用いる場合、成膜前に反応室内で減圧下に維持する間に、イオン伝導層１０３の側面から酸素が脱離してイオン伝導層のリーク電流が増加する可能性がある。イオン伝導層１０３の側面からの酸素の脱離を抑制するためには、保護絶縁層１１５の成膜温度を摂氏３００度以下とすることが好ましい。さらに、成膜前に減圧下で成膜ガスに曝されるため、還元性のガスを用いないことが好ましい。例えば、保護絶縁層１１５には、基板温度を摂氏３００度とし、シラン（ＳｉＨ4）と窒素（Ｎ2）の混合ガスを高密度プラズマ状態にして蒸着させた高密度な窒化ケイ素膜を用いることが好ましい。
　〔工程１２〕
　図５の工程１２では、保護絶縁層１１５の上に、少なくとも一層の絶縁層を積層し、絶縁層の内部に第２配線１２４およびビア１２５を埋め込み、最上面をバリア絶縁層１１９で被覆する。
　まず、保護絶縁層１１５の上面に層間絶縁層１１６を堆積する。例えば、層間絶縁層１１６としては、酸化ケイ素膜を堆積する。次に、層間絶縁層１１６の上面にＬｏｗ－ｋ層１１７を堆積する。例えば、Ｌｏｗ－ｋ層１１７としては、膜厚１５０ナノメートルのＳｉＯＣＨ膜を堆積する。次に、Ｌｏｗ－ｋ層１１７の上面に層間絶縁層１１８を堆積する。例えば、層間絶縁層１１８としては、酸化ケイ素膜を堆積する。
　層間絶縁層１１６、Ｌｏｗ－ｋ層１１７、層間絶縁層１１８は、プラズマＣＶＤ法で形成することができる。なお、スイッチング素子１０によって形成される段差を解消するために、厚く堆積させた層間絶縁層１１６をＣＭＰ（Chemical Mechanical Polishing）によって削り込んで平坦化し、所望の膜厚の層間絶縁層１１６を形成させてもよい。
　次に、第２配線１２４ａおよび第２配線１２４ｂを埋め込むための第２配線溝と、ビア１２５ａおよびビア１２５ｂを埋め込むための下穴とを形成する。ビア１２５ａおよびビア１２５ｂを埋め込むための下穴は、第２配線１２４ａおよび第２配線１２４ｂを埋め込むための第２配線溝と同じフォトマスクによる露光でパターニングし、同時にエッチングして形成する。
　次に、第２配線溝および下穴の内面に、第２バリアメタル１２３ａおよび第２バリアメタル１２３ｂを形成する。例えば、第２バリアメタル１２３ａおよび第２バリアメタル１２３ｂとしては、窒化タンタル／タンタルを用いる。
　次に、第２配線溝および下穴の内部に、第２バリアメタル１２３ａおよび第２バリアメタル１２３ｂを介して、第２配線１２４ａ、第２配線１２４ｂ、ビア１２５ａ、ビア１２５ｂを同時に形成する。例えば、第２配線１２４ａ、第２配線１２４ｂ、ビア１２５ａ、ビア１２５ｂは、銅で構成する場合、銅デュアルダマシン配線プロセスを用いて同時に形成できる。第２配線１２４ａおよび第２配線１２４ｂは、下層配線と同様のプロセスを用いて形成できる。このとき、第２バリアメタル１２３ａと上部第２電極１０２ｂを同一材料とすれば、第２バリアメタル１２３ａと上部第２電極１０２ｂとの間の接触抵抗を低減し、スイッチング素子１０の素子特性を向上させることができる。
　そして、第２配線１２４ａおよび第２配線１２４ｂを埋め込んだ層間絶縁層１１８の上にバリア絶縁層１１９を堆積する。例えば、バリア絶縁層１１９としては、窒化ケイ素膜を堆積する。
　以上が、半導体装置１の製造方法についての説明である。なお、上述の説明は一例であって、本実施形態の半導体装置１の製造方法を限定するものではない。
　〔関連技術〕
　次に、本実施形態の半導体装置１に含まれるスイッチング素子１０について、関連技術と比較しながら説明する。図６は、関連技術に係る半導体装置１００の構成の一例を示す断面図である。図６には、半導体装置１と同様の構成については同じ符号を示す。
　関連技術の半導体装置１００（図６）は、酸素供給層１０５が含まれないスイッチング素子１０ｂを有する点で、本実施形態の半導体装置１（図１）とは異なる。関連技術の半導体装置１００（図６）は、バリア絶縁層１１４の開口工程において、第１配線１２１上面のエッチング残渣を除去するために、酸素ガスを導入してエッチングを行う。その結果、本実施形態の半導体装置１のスイッチング素子１０（図１）と比べると、関連技術の半導体装置２のスイッチング素子１０ｂ（図６）は、第１電極１０１ａと第１電極１０１ｂとの間における掘り込みが深い。なお、関連技術の半導体装置１００（図６）のその他の構成については、本実施形態の半導体装置１の構成と同様であるため、詳細な説明は省略する。
　〔素子特性〕
　次に、本実施形態の半導体装置１のスイッチング素子１０（図１）の素子特性について説明するために、関連技術の半導体装置１００のスイッチング素子１０ｂ（図６）との比較結果を示す。
　ここでは、４キロビットのアレーを用いて、スイッチング素子１０ｂまたはスイッチング素子１０をオフ状態からオン状態へ遷移するセット電圧と、オフ状態が絶縁破壊する絶縁破壊電圧とを検証した結果を示す。アレーを構成するそれぞれのスイッチング素子１０ｂまたはスイッチング素子１０は、電流制限もしくはビットアクセス用のセルトランジスタに直列に接続させた。
　まず、スイッチング素子１０ｂまたはスイッチング素子１０に関して、上部第２電極１０２ｂおよび下部第２電極１０２ａをビアＡ１１９ａおよび第２配線Ａ１１８ａを介して接地した。そして、第１配線１２１ａもしくは第１配線１２１ｂに正電圧を印加し、イオン伝導層１０３の内部に金属架橋を形成させ、オンに遷移するセット電圧を測定した。一方、第１配線１２１ａもしくは第１配線１２１ｂに負電圧を印加し、イオン伝導層１０３の絶縁破壊電圧を測定した。なお、関連技術の半導体装置１００のスイッチング素子１０ｂ（図６）については、セルトランジスタの駆動力が小さいため、絶縁破壊電圧のリミットを４Ｖに設定した。
　図７は、関連技術の半導体装置１００（図６）のスイッチング素子１０ｂの素子特性を検証した結果を示すグラフである。図８は、本実施形態の半導体装置１（図１）のスイッチング素子１０の素子特性を検証した結果を示すグラフである。図７および図８のグラフは、スイッチング素子１０ｂまたはスイッチング素子１０を用いた際に、オフ状態からオン状態へ遷移するセット電圧の分布と、オフ状態が絶縁破壊する絶縁破壊電圧の分布とを示す。図７および図８のグラフには、４キロビットアレー分のスイッチング素子１０ｂまたはスイッチング素子１０を母集団とする分布を示す。横軸は、セット電圧および絶縁破壊電圧の電圧値を示す。縦軸は、スイッチング素子１０ｂまたはスイッチング素子１０の各々のセット電圧および絶縁破壊電圧の電圧値からそれらの中央値を引いた値を、標準偏差で割った指標（分布と呼ぶ）である。図７および図８のグラフにおいては、縦軸（分布）が０のときの電圧値が、セット電圧および絶縁破壊電圧の中央値に相当する。
　図７のグラフに示すように、関連技術のスイッチング素子１０ｂ（図６）に関しては、セット電圧の中央値が約２．０Ｖ、絶縁破壊電圧の中央値が約３．５Ｖである。一方、図８のグラフに示すように、本実施形態のスイッチング素子１０（図１）に関しては、セット電圧の中央値が約１．９Ｖ、絶縁破壊電圧の中央値が約４．１Ｖである。すなわち、スイッチング素子１０ｂ（図６）よりも、スイッチング素子１０（図１）の方が、セット電圧の中央値が小さく、絶縁破壊電圧の中央値が大きい。
　一般に、スイッチング素子は、低電圧で動作するためにはセット電圧が低い方が望ましく、高信頼性を得るためには絶縁破壊電圧が高い方が望ましい。すなわち、関連技術のスイッチング素子１０ｂ（図６）よりも、本実施形態のスイッチング素子１０（図１）の方が、素子特性が良好であった。
　関連技術の半導体装置１００（図６）は、バリア絶縁層１１４の開口工程において、第１配線１２１上面のエッチング残渣を除去するために酸素ガスを導入してエッチングを行う。酸素ガスを導入してエッチングを行う場合、エッチングチャンバー内に供給される酸素プラズマは、高い物理エネルギーを持つため、第１配線１２１上面のエッチング残渣だけではなくＬｏｗ－ｋ層１１２にも強く作用する。第１配線１２１の表面残渣を完全に除去するまでエッチングすると、Ｌｏｗ－ｋ層１１２が深く掘り込まれる。そのため、第１電極１０１ａと第１電極１０１ｂとの間における掘り込み部分が深くなり、第１配線１２１の周囲の第１バリアメタル１２２とイオン伝導層１０３が近接する。関連技術の半導体装置１００（図６）では、第１配線１２１の周囲の第１バリアメタル１２２とイオン伝導層１０３とが近接する箇所に電界が集中し易くなることによって、セット電圧が増加し、絶縁破壊電圧が低下する。
　一方、本実施形態の半導体装置１では、開口部１８のエッチング中に、バリア絶縁層１１４の上面に成膜された酸素供給層１０５から発生する酸素によって第１配線１２１の上面の残渣を除去する。バリア絶縁層１１４の開口部１８の付近の酸素供給層１０５から発生する酸素は、低エネルギーのプラズマとなってバリア絶縁層１１４の上面に供給され、結合エネルギーの弱いエッチング残渣に選択的に作用するため、Ｌｏｗ－ｋ層１１２への作用が弱い。そのため、第１電極１０１ａと第１電極１０１ｂとの間における掘り込み部分が浅くなる。その結果、関連技術の半導体装置１００（図６）と比べると、本実施形態の半導体装置１（図１）の方が、セット電圧の増加が抑制され、絶縁破壊電圧の低下が抑制される。
　また、関連技術のスイッチング素子１０ｂ（図６）と本実施形態のスイッチング素子１０（図１）のセット電圧の差には、第１配線１２１ａおよび第１配線１２１ｂの表面の酸化状態による影響が及んでいる。
　関連技術の半導体装置１００（図６）では、高エネルギーの酸素プラズマによって、第１配線１２１ａおよび第１配線１２１ｂの表面に酸化銅が形成されやすくなる。酸化銅はイオン伝導層１０３と同様の作用をするため、第１配線１２１ａおよび第１配線１２１ｂの表面が酸化すると、見かけ上セット電圧が高くなる。
　一方、本実施形態の半導体装置１（図１）では、酸素供給層１０５から供給される低エネルギーの酸素プラズマによってエッチング残渣を除去する。そのため、本実施形態のスイッチング素子１０（図１）の方が、第１配線１２１ａおよび第１配線１２１ｂの酸化が抑制され、スイッチング電圧とリーク電流の増加を抑制できる。その結果、本実施形態のスイッチング素子１０（図１）の方が、関連技術のスイッチング素子１０ｂ（図６）よりもセット電圧が低くなる。すなわち、本実施形態の半導体装置１（図１）によれば、酸素供給層１０５を有することによって、第１配線１２１ａおよび第１配線１０５ｂの酸化抑制効果と、エッチング残渣の除去効果とを両立できる。
　以上のように、本実施形態の半導体装置は、第１電極、第２電極、イオン伝導層、第１絶縁層、第２絶縁層、および酸素供給層を有する３端子型のスイッチング素子と、基板、第３絶縁層、第４絶縁層、多層配線層、および保護絶縁層を有する。さらに、スイッチング素子は、イオン伝導層の上面に形成され、第２配線溝が貫通する少なくとも一層のハードマスク層を有する。
　第１絶縁層は、上方に開口する第１配線溝に銅を主成分とする第１配線が埋め込まれた絶縁層である。第１絶縁層は、基板の上面に形成される第１層間絶縁層と、第１層間絶縁層の上面に形成され、第１配線溝が貫通する第１低誘電率層間絶縁層と、第１低誘電率層間絶縁層の上面に形成され、第１配線溝が貫通する第２層間絶縁層と、を有する。第２絶縁層は、第１絶縁層および第１配線の上面に形成され、第１絶縁層および第１配線に到達する開口部が形成される絶縁層である。第１電極は、第１配線のうち開口部から露出する部分である。酸素供給層は、第２絶縁層の上面に形成され、第２絶縁層に開口部を開口させるエッチングの際に酸素プラズマを発生させ、第２絶縁層の上面のうち少なくとも開口部の周辺に残存する。イオン伝導層は、開口部から露出する第１絶縁層および第１電極の上面、第２絶縁層の開口部の内側面、および酸素供給層の上面に形成される絶縁層である。第２電極は、イオン伝導層の上面に形成される。
　基板は、第１絶縁層が上面に形成される。保護絶縁層は、スイッチング素子および第２絶縁層の上方を被覆する。第３絶縁層は、保護絶縁層の上方に形成され、第２電極と電気的に接続される第２配線が埋め込まれる第２配線溝が形成される。第３絶縁層は、保護絶縁層の上面に形成される第３層間絶縁層、第３層間絶縁層の上面に形成される第２低誘電率層間絶縁層、第２低誘電率層間絶縁層の上面に形成される第４層間絶縁層を有する。第３層間絶縁層、第２低誘電率層間絶縁層、および第４層間絶縁層には、第２配線溝が貫通する。第４絶縁層は、第３絶縁層および第２配線の上面を被覆する。多層配線層は、少なくとも第１配線と第２配線とを有する。
　多層配線層は、第２配線と第２電極とを電気的に接続するビア、第１配線溝の内面を被覆する第１バリアメタル、第２配線溝の内面を被覆する第２バリアメタルを有する。第１バリアメタルの内側に第１配線が埋め込まれる。第２バリアメタルの内側下部にはビアが埋め込まれ、内側上部には第２配線が埋め込まれる。
　本実施形態の一態様において、イオン伝導層は、開口部から露出する第１絶縁層および第１電極の上面、第２絶縁層の開口部の内側面、および酸素供給層の上面に形成される第１イオン伝導層と、第１イオン伝導層の上面に形成される第２イオン伝導層とを有する。例えば、第１イオン伝導層は金属酸化物を主成分とする材料によって構成され、第２イオン伝導層は少なくともケイ素、酸素および炭素を含む材料によって構成される。
　本実施形態のスイッチング素子の製造方法においては、上方に開口する第１配線溝に銅を主成分とする第１配線が埋め込まれた第１絶縁層の上面に第２絶縁層を形成し、第２絶縁層および第１配線の上面に酸素供給層を形成する。次に、酸素供給層をパターニングし、パターニングされた酸素供給層をハードマスクとしてドライエッチングすることによって、第２絶縁層および第１配線の上面に到達する開口部を第２絶縁層に開口させる。そして、酸素供給層をドライエッチングすることによって発生する酸素プラズマによって、開口部から露出する第１配線の表面の残渣を除去する。さらに、開口部から露出する第１絶縁層および第１配線の上面、第２絶縁層の開口部の内側面、および酸素供給層の上面にイオン伝導層を形成し、イオン伝導層の上面に第２電極を形成する。
　本実施形態の一態様のスイッチング素子の製造方法においては、さらに、第２電極の上面に少なくとも一層のハードマスク層を形成し、スイッチング素子をパターニングするためのフォトレジストをハードマスク層の上面に形成する。次に、フォトレジストをマスクとして、ハードマスク層をドライエッチングしてからフォトレジストを除去する。そして、イオン伝導層の端部の側方の下方領域に酸素供給層を残存させるように、ハードマスク層をマスクとして、第２電極、イオン伝導層、および酸素供給層を連続的にドライエッチングする。
　関連技術の半導体装置の製造において、銅配線のエッジに３端子スイッチを形成する際には、バリア絶縁層を開口させて銅配線を露出する工程がある。その工程において、エッチングされるバリア絶縁層に由来する残渣が銅電極上に残留すると、イオン伝導層の膜厚が見かけ上厚くなる。イオン伝導層の膜厚が厚くなると、スイッチング電圧が増加する。そのため、関連技術においては、バリア絶縁層を開口するためのエッチングの際に、酸素ガスを導入することで酸素プラズマを発生させ、バリア絶縁層に用いられるケイ素および炭素に由来する残渣成分を除去する。その際に、酸素プラズマによって分解生成された化合物によって、銅配線のエッジ箇所以外に配置されたＬｏｗ－ｋ層が基板の下方向に向けて形成される掘れ込みが深くなり、銅配線のバリアメタルとイオン伝導層が近接する。銅配線のバリアメタルとイオン伝導層が近接すると、近接箇所において電界が集中し易くなるため、スイッチング電圧が増加し、絶縁破壊電圧が低下する。
　本実施形態の半導体装置の製造においては、バリア絶縁層を開口させて銅配線を露出する際に、酸素ガスを導入せず、バリア絶縁層の上面に形成した少なくとも酸素とケイ素を含む絶縁膜をエッチングすることにより、低エネルギーの酸素プラズマを発生させる。その際に発生した酸素プラズマは、銅配線の上面に残留した残渣を除去する。酸素プラズマは、銅配線が露出するまで供給され続ける必要があるため、少なくとも酸素とケイ素を含む絶縁膜は、銅配線が露出した後まで残存する。
　本実施形態によれば、銅配線のエッジの掘れ込みが抑制され、銅配線のバリアメタルとイオン伝導層との近接箇所が低減するため、イオン伝導層とバリアメタルとの間に電界が集中することが緩和される。その結果、本実施形態の半導体装置では、絶縁破壊電圧が高くなり、スイッチング電圧が低くなる。すなわち、本実施形態によれば、信頼性が高く、消費電力が小さいスイッチング素子を高い歩留りで製造できる。
　また、本実施形態の半導体装置では、銅配線表面の酸化が抑制されるため、スイッチング電圧が低くなるとともに、リーク電流が低くなる。そのため、本実施形態によれば、信頼性が高く、消費電力の小さいスイッチング素子を含む書き換え可能な半導体装置を高い歩留りで提供できる。
　すなわち、本実施形態によれば、絶縁破壊による故障を抑制することができるため、不良ビットを救済する回路の冗長性を低減することが可能となり、より高性能かつ低消費電力なプログラマブルロジックを提供できる。
　（第２の実施形態）
　次に、本発明の第２の実施形態に係る半導体装置について図面を参照しながら説明する。本実施形態の半導体装置は、基板上に形成される多層配線層の内部に２端子型のスイッチング素子（２端子スイッチとも呼ぶ）を含む構成を有する。本実施形態の半導体装置は、スイッチング素子が２端子スイッチである点以外は、第１の実施形態の半導体装置と同様の構成を有する。なお、本実施形態の半導体装置は、本実施形態の特徴的な箇所を説明するための概念的な構成であり、縮尺や形状などを正確に表しているわけではない。
　図９は、本実施形態の半導体装置２の構成の一例を示す断面図である。図９のように、半導体装置２は、基板２１０、スイッチング素子２０、絶縁積層体２１、多層配線層２２を備える。以下の説明においては、各構成要素の個体を区別するために、構成要素を示す符号の末尾にアルファベットを付す場合がある。また、各構成要素の個体を区別しない場合には、各構成要素を区別するためのアルファベットを省略する場合がある。
　基板２１０は、半導体素子が形成される基板である。基板２１０には、例えば、シリコン基板や単結晶基板や、ＳＯＩ（Silicon on Insulator）基板、ＴＦＴ（Thin Film Transistor）基板、液晶製造用基板等の基板を用いることができる。基板２１０の上方には、スイッチング素子２０、絶縁積層体２１、多層配線層２２が形成される。
　スイッチング素子２０は、絶縁積層体２１の内部に形成される２端子スイッチである。スイッチング素子２０は、多層配線層２２と一部の構成要素を共有する。スイッチング素子２０は、第１電極２０１、第２電極２０２、イオン伝導層２０３、ハードマスク層２０４、酸素供給層２０５を有する。第２電極２０２は、下部第２電極２０２ａと上部第２電極２０２ｂとを含む。イオン伝導層２０３は、第１イオン伝導層２０３ａと第２イオン伝導層２０３ｂとを含む。ハードマスク層２０４は、第１ハードマスク層２０４ａと第２ハードマスク層２０４ｂとを含む。
　スイッチング素子２０は、第１の抵抗変化素子を含む２端子スイッチである。第１の抵抗変化素子は、第１電極２０１、第１イオン伝導層２０３ａ、第２イオン伝導層２０３ｂ、下部第２電極２０２ａ、および上部第２電極２０２ｂによって構成される。
　絶縁積層体２１は、スイッチング素子２０および多層配線層２２が形成される絶縁層の積層体である。絶縁積層体２１は、層間絶縁層２１１、Ｌｏｗ－ｋ層２１２、層間絶縁層２１３、バリア絶縁層２１４、保護絶縁層２１５、層間絶縁層２１６、Ｌｏｗ－ｋ層２１７、層間絶縁層２１８、バリア絶縁層２１９を順番に積層した構造を有する。層間絶縁層２１１、Ｌｏｗ－ｋ層２１２、層間絶縁層２１３は、第１絶縁層に相当する。バリア絶縁層２１４は、第２絶縁層に相当する。層間絶縁層２１６、Ｌｏｗ－ｋ層２１７および層間絶縁層２１８は、第３絶縁層に相当する。バリア絶縁層２１９は、第４絶縁層に相当する。
　多層配線層２２は、絶縁積層体２１の内部に形成される配線層である。多層配線層２２は、第１配線２２１、第１バリアメタル２２２、第２バリアメタル２２３、第２配線２２４、ビア２２５によって構成される。イオン伝導層２０３と接する第１配線２２１の部分が第１電極２０１である。第１配線２２１は、第１配線２２１ａ、第１配線２２１ｃを含む。第１バリアメタル２２２は、第１バリアメタル２２２ａ、第１バリアメタル２２２ｃを含む。第２バリアメタル２２３は、第２バリアメタル２２３ａおよび第２バリアメタル２２３ｂを含む。第２配線２２４は、第２配線２２４ａおよび第２配線２２４ｂを含む。ビア２２５は、ビア２２５ａおよびビア２２５ｂを含む。
　バリア絶縁層２１４には、開口部２８が形成される。開口部１８の最底面には、Ｌｏｗ－ｋ層２１２が露出する。開口部２８は、深さ方向（－Ｚ方向）に向けて先細るように開口される。バリア絶縁層２１４に開口される開口部２８の内側面は、深さ方向に向けて先細るテーパ面を有する。
　以上が、半導体装置２の構成についての説明である。なお、上記の半導体装置２の構成は一例であって、本実施形態の半導体装置２の構成をそのままの形態に限定するものではない。
　〔スイッチング素子〕
　次に、スイッチング素子２０について図９を参照しながら説明する。なお、絶縁積層体２１および多層配線層２２については、第１の実施形態の絶縁積層体２１および多層配線層２２と同様であるので、詳細な説明は省略する。
　図９のように、スイッチング素子２０は、第１電極２０１、第２電極２０２、イオン伝導層２０３、ハードマスク層２０４、酸素供給層２０５によって構成される。なお、ハードマスク層２０４は、スイッチング素子２０の構成ではなく、絶縁積層体２１の構成とみなしてもよい。以下においては、スイッチング素子２０の構成要素の材料や形成方法等については説明を省略する。
　第１電極２０１は、活性電極である。第１電極２０１には、イオン伝導層２０３において拡散またはイオン伝導可能な金属が用いられる。第１電極２０１は、基板２１０の上に形成された多層配線層２２の一つである第１配線２２１ａの一部である。第１配線２２１ａのうち、バリア絶縁層２１４の開口部２８から露出し、イオン伝導層２０３に被覆された上面部分が第１電極２０１を構成する。第１配線２２１のうち開口部２８から露出していない上面部分は、バリア絶縁層２１４によって被覆される。図９のスイッチング素子２０は、一つの第２電極２０２に対して、一つの第１電極２０１が対応する２端子スイッチである。
　第２電極２０２は、不活性電極である。第２電極２０２は、イオン伝導層２０３の上面に形成される。第２電極２０２の側面と、周縁部分の上面とは、保護絶縁層２１５によって被覆される。第２電極２０２は、下部第２電極２０２ａと上部第２電極２０２ｂとを含む。
　下部第２電極２０２ａは、イオン伝導層２０３の上面に形成される。下部第２電極２０２ａの上面には、上部第２電極２０２ｂが形成される。下部第２電極２０２ａの側面は、保護絶縁層２１５によって被覆される。
　下部第２電極２０２ａは、スイッチング素子２０の上部電極における下層側の電極であり、下面において第２イオン伝導層２０３ｂと接する。下部第２電極２０２ａには、第１配線２２１を構成する金属よりもイオン化しにくく、第２イオン伝導層２０３ｂにおいて拡散やイオン伝導しにくい金属と、第１配線２２１を構成する金属と密着性の良い金属とを含む合金を用いる。
　上部第２電極２０２ｂは、スイッチング素子２０の上部電極における上層側の電極であり、下部第２電極２０２ａの上面に形成される。上部第２電極２０２ｂの側面と、周縁部分の上面とは、保護絶縁層２１５によって被覆される。
　上部第２電極２０２ｂは、下部第２電極２０２ａを保護する機能を有する。上部第２電極２０２ｂが下部第２電極２０２ａを保護することによって、半導体装置２の製造プロセスにおける下部第２電極２０２ａへのダメージを抑制し、スイッチング素子２０のスイッチング特性を維持することができる。
　イオン伝導層２０３は、酸素供給層２０５の上面、バリア絶縁層２１４および酸素供給層２０５の開口部２８の内側面、第１電極２０１の上面、第１バリアメタル２２２の上面および側面の一部、Ｌｏｗ－ｋ層２１２の上面の一部に沿って形成される。イオン伝導層２０３の上面には、第２電極２０２が形成される。
　イオン伝導層２０３は、第１電極２０１と第２電極２０２との間に電圧を印加することによって電気抵抗が変化する膜である。イオン伝導層２０３には、第１配線２２１ａを構成する金属から生成される金属イオンの拡散やイオン伝導などの作用により、電気抵抗が変化する材料を用いることができる。例えば、金属イオンの還元による金属の析出によって、オン状態へのスイッチングに伴うスイッチング素子２０の抵抗変化を行う場合には、イオン伝導層２０３にはイオン伝導可能な膜が用いられる。イオン伝導層２０３は、第１イオン伝導層２０３ａと第２イオン伝導層２０３ｂを含む。
　第１イオン伝導層２０３ａは、酸素供給層２０５の上面、バリア絶縁層２１４および酸素供給層２０５の開口部２８の内側面、第１電極２０１の上面、第１バリアメタル２２２の上面および側面の一部、Ｌｏｗ－ｋ層２１２の上面の一部に沿って形成される。第１イオン伝導層２０３ａの上面には、第２イオン伝導層２０３ｂが形成される。
　第２イオン伝導層２０３ｂは、第１イオン伝導層２０３ａの上面に形成される。第２イオン伝導層２０３ｂの上面には、下部第２電極２０２ａが形成される。
　ハードマスク層２０４は、イオン伝導層２０３の上方に形成される。ハードマスク層２０４は、スイッチング素子２０を製造する際に用いられるマスクである。ハードマスク層２０４は、下部第２電極２０２ａ、上部第２電極２０２ｂ、第１イオン伝導層２０３ａ、第２イオン伝導層２０３ｂをエッチングする際のハードマスク膜とパッシベーション膜とを兼ねる膜である。
　ハードマスク層２０４は、第１ハードマスク層２０４ａおよび第２ハードマスク層２０４ｂを含む。第１ハードマスク層２０４ａは、上部第２電極２０２ｂの上面に形成される。第２ハードマスク層１０４ｂは、第１ハードマスク層１０４ａの上面に形成される。なお、第２ハードマスク層１０４ｂは、エッチバック中に完全に除去されてもよい。
　酸素供給層２０５は、バリア絶縁層２１４の上面に形成される。酸素供給層２０５には、開口部２８が開口される。酸素供給層２０５の上面と、開口部２８の内側面とには、イオン伝導層２０３の第１イオン伝導層２０３ａが形成される。すなわち、酸素供給層２０５は、バリア絶縁層２１４の上面と、第１イオン伝導層２０３ａの下面との間に介在する。なお、バリア絶縁層２１４の開口部２８には、第１イオン伝導層２０３ａは配設されるが、酸素供給層２０５は配設されない。
　酸素供給層２０５は、バリア絶縁層２１４の開口部２８を形成する際に、酸素を供給する役割を担う。酸素供給層２０５は、バリア絶縁層２１４の開口部２８を形成する際のハードマスクを兼ねてもよい。酸素供給層２０５は、下部第２電極２０２ａおよび上部第２電極２０２ｂをエッチングする際に除去し尽くしてもよいが、バリア絶縁層２１４と保護絶縁層２１５との間に残存していてもよい。
　また、酸素供給層２０５は、バリア絶縁層２１４上に延在させてもよい。バリア絶縁層２１４上に酸素供給層２０５を延在させると、イオン伝導層２０３とバリア絶縁層２１４との間に介在する膜厚よりも、保護絶縁層２１５とバリア絶縁層２１４との間に介在する膜厚の方が小さくなる。また、バリア絶縁層２１４上に酸素供給層２０５を延在させれば、第２イオン伝導層２０３ｂと酸素供給層２０５とは、酸化物同士であるため、第２イオン伝導層２０３ｂとバリア絶縁層２１４との間よりも密着性が高くなる。
　酸素供給層２０５は、バリア絶縁層２１４に開口部２８を形成するエッチングの際に酸素ガスを発生させる。バリア絶縁層２１４に開口部２８を形成するエッチングの際には、バリア絶縁層２１４に用いられるケイ素（Ｓｉ）および炭素（Ｃ）に由来する残渣成分が第１配線２２１ａの上面に残存する。第１配線２２１ａの上面に残存する残渣成分は、酸素供給層２０５から発生する酸素ガスによって酸化され、除去される。
　以上が、スイッチング素子２０の構成についての説明である。なお、上記のスイッチング素子２０の構成は一例であって、本実施形態のスイッチング素子２０の構成をそのままの形態に限定するものではない。
　以上のように、本実施形態の半導体装置は、第１電極、第２電極、イオン伝導層、第１絶縁層、第２絶縁層、および酸素供給層を有する２端子型のスイッチング素子と、基板、第３絶縁層、第４絶縁層、多層配線層、および保護絶縁層を有する。さらに、スイッチング素子は、イオン伝導層の上面に形成され、第２配線溝が貫通する少なくとも一層のハードマスク層を有する。
　第１絶縁層は、上方に開口する第１配線溝に銅を主成分とする第１配線が埋め込まれた絶縁層である。第１絶縁層は、基板の上面に形成される第１層間絶縁層と、第１層間絶縁層の上面に形成され、第１配線溝が貫通する第１低誘電率層間絶縁層と、第１低誘電率層間絶縁層の上面に形成され、第１配線溝が貫通する第２層間絶縁層と、を有する。第２絶縁層は、第１絶縁層および第１配線の上面に形成され、第１絶縁層および第１配線に到達する開口部が形成される絶縁層である。第１電極は、第１配線のうち開口部から露出する部分である。酸素供給層は、第２絶縁層の上面に形成され、第２絶縁層に開口部を開口させるエッチングの際に酸素プラズマを発生させ、第２絶縁層の上面のうち少なくとも開口部の周辺に残存する。イオン伝導層は、開口部から露出する第１絶縁層および第１電極の上面、第２絶縁層の開口部の内側面、および酸素供給層の上面に形成される絶縁層である。第２電極は、イオン伝導層の上面に形成される。
　基板は、第１絶縁層が上面に形成される。保護絶縁層は、スイッチング素子および第２絶縁層の上方を被覆する。第３絶縁層は、保護絶縁層の上方に形成され、第２電極と電気的に接続される第２配線が埋め込まれる第２配線溝が形成される。第３絶縁層は、保護絶縁層の上面に形成される第３層間絶縁層、第３層間絶縁層の上面に形成される第２低誘電率層間絶縁層、第２低誘電率層間絶縁層の上面に形成される第４層間絶縁層を有する。第３層間絶縁層、第２低誘電率層間絶縁層、および第４層間絶縁層には、第２配線溝が貫通する。第４絶縁層は、第３絶縁層および第２配線の上面を被覆する。多層配線層は、少なくとも第１配線と第２配線とを有する。
　多層配線層は、第２配線と第２電極とを電気的に接続するビア、第１配線溝の内面を被覆する第１バリアメタル、第２配線溝の内面を被覆する第２バリアメタルを有する。第１バリアメタルの内側に第１配線が埋め込まれる。第２バリアメタルの内側下部にはビアが埋め込まれ、内側上部には第２配線が埋め込まれる。
　本実施形態の一態様において、イオン伝導層は、開口部から露出する第１絶縁層および第１電極の上面、第２絶縁層の開口部の内側面、および酸素供給層の上面に形成される第１イオン伝導層と、第１イオン伝導層の上面に形成される第２イオン伝導層とを有する。例えば、第１イオン伝導層は金属酸化物を主成分とする材料によって構成され、第２イオン伝導層は少なくともケイ素、酸素および炭素を含む材料によって構成される。
　本実施形態のスイッチング素子の製造方法においては、上方に開口する第１配線溝に銅を主成分とする第１配線が埋め込まれた第１絶縁層の上面に第２絶縁層を形成し、第２絶縁層および第１配線の上面に酸素供給層を形成する。次に、酸素供給層をパターニングし、パターニングされた酸素供給層をハードマスクとしてドライエッチングすることによって、第２絶縁層および第１配線の上面に到達する開口部を第２絶縁層に開口させる。そして、酸素供給層をドライエッチングすることによって発生する酸素プラズマによって、開口部から露出する第１配線の表面の残渣を除去する。さらに、開口部から露出する第１絶縁層および第１配線の上面、第２絶縁層の開口部の内側面、および酸素供給層の上面にイオン伝導層を形成し、イオン伝導層の上面に第２電極を形成する。
　本実施形態の一態様のスイッチング素子の製造方法においては、さらに、第２電極の上面に少なくとも一層のハードマスク層を形成し、スイッチング素子をパターニングするためのフォトレジストをハードマスク層の上面に形成する。次に、フォトレジストをマスクとして、ハードマスク層をドライエッチングしてからフォトレジストを除去する。そして、イオン伝導層の端部の側方の下方領域に酸素供給層を残存させるように、ハードマスク層をマスクとして、第２電極、イオン伝導層、および酸素供給層を連続的にドライエッチングする。
　本実施形態によれば、信頼性が高く、消費電力が小さい２端子型のスイッチング素子を高い歩留りで製造できる。
　（第３の実施形態）
　次に、本発明の第３の実施形態に係るスイッチング素子について図面を参照しながら説明する。本実施形態のスイッチング素子は、第１の実施形態の半導体装置に含まれるスイッチング素子１０に関する。
　（構成）
　図１０は、本実施形態のスイッチング素子３０の構成の一例について説明するための断面図である。図１０のように、スイッチング素子３０は、第１電極３１、第２電極３２、イオン伝導層３３、酸素供給層３５、第１絶縁層３６、第２絶縁層３７を備える。第１電極３１、第２電極３２、イオン伝導層３３、酸素供給層３５は、スイッチング素子３０を構成する。
　図１０のスイッチング素子３０は、第１の抵抗変化素子と第２の抵抗変化素子を含む３端子型のスイッチング素子（３端子スイッチとも呼ぶ）である。第１の抵抗変化素子は、第１電極３１ａ、イオン伝導層３３、および第２電極３２によって構成される。第２の抵抗変化素子は、第１電極３１ｂ、イオン伝導層３３、および第２電極３２によって構成される。
　第２絶縁層３７には、開口部３８が開口される。例えば、開口部３８は、深さ方向（－Ｚ方向）に向けて先細るように開口される。その場合、第２絶縁層３７に開口される開口部３８の内側面は、深さ方向に向けて先細るテーパ面を形成する。
　第１電極３１は、基板の上に積層された第１絶縁層３６に形成された配線溝に埋め込まれた多層配線層の一つである第１配線３２１の一部である。第１電極３１は、第１電極３１ａと第１電極３１ｂによって構成される。第１電極３１ａは、第１配線３２１ａの上面の一部である。第１電極３１ｂは、第１配線３２１ｂの上面の一部である。以下においては、第１配線３２１ａと第１配線３２１ｂを区別せずに第１配線３２１と記載し、第１電極３１ａと第１電極３１ｂを区別せずに第１電極３１と記載する。
　例えば、第１電極３１は、活性電極である。その場合、第１電極３１には、イオン伝導層３３において拡散またはイオン伝導可能な金属が用いられる。例えば、第１電極３１には、銅を主成分とする金属が用いられる。第１電極３１の上部には、第２絶縁層３７が積層される。第１電極３１は、基板の上面側の視座から見て、第２絶縁層３７に開口する開口部３８において露出する。第１電極３１の露出部は、第２絶縁層３７に開口する開口部３８においてイオン伝導層３３に被覆される。
　例えば、第２電極３２は、イオン伝導層３３の上に積層される不活性電極である。第２電極３２は、第１電極３１に含まれる金属よりもイオン化しにくい材料で構成する。第２電極３２には、イオン伝導層３３において拡散やイオン伝導しにくい金属と、第１電極３１に含まれる金属と密着性の良い金属との合金を用いることが好ましい。第２電極３２の上方には、図示しない絶縁層が形成され、その絶縁層の内部には図示しないビアおよび第２配線が埋め込まれる。第２電極３２は、図示しないビアによって第２配線に接続される。
　イオン伝導層３３は、第２絶縁層３７の上に積層され、第２絶縁層３７に開口する開口部３８の内側において第１電極３１を被覆する。イオン伝導層３３の内部には、第１電極３１に含まれる金属がイオン化されて拡散する。言い換えると、イオン伝導層３３は、第１電極３１を構成する金属のイオンを伝導可能なイオン伝導層である。第１電極３１と第２電極３２との間に印加される電圧や電流を制御することによって、イオン伝導層３３の内部に拡散した金属イオンを析出させることができる。
　イオン伝導層３３は、電気抵抗が変化する膜である。イオン伝導層３３には、第１電極３１に含まれる金属から生成される金属イオンの拡散やイオン伝導などの作用により、電気抵抗が変化する材料を用いることができる。特に、スイッチング素子３０の抵抗状態を金属イオンの還元による金属の析出によって制御する場合、イオン伝導層３３には、イオン伝導可能な材料が用いられる。
　イオン伝導層３３は、開口部３８の内部領域において、第１電極３１および第１絶縁層３６の上面に接触するとともに、第１電極３１、第１絶縁層３６、第２絶縁層３７に形成されたテーパ面に接触する。また、イオン伝導層３３は、開口部３８の周辺領域において、酸素供給層３５の上面に接触する。
　酸素供給層３５は、第２絶縁層３７の上面に形成される。酸素供給層３５には、開口部３８が開口される。酸素供給層３５の上面と、開口部３８の内側面とには、イオン伝導層３３が形成される。すなわち、酸素供給層３５は、第２絶縁層３７の上面と、イオン伝導層３３の下面との間に介在する。なお、第２絶縁層３７の開口部３８には、イオン伝導層３３は配設されるが、酸素供給層３５は配設されない。
　酸素供給層３５は、開口部３８を形成する際に、酸素を供給する役割を担う。酸素供給層３５は、開口部３８を形成する際のハードマスクを兼ねてもよい。酸素供給層３５は、第２電極３２をエッチングする際に除去し尽くしてもよいが、第２絶縁層３７の上面に残存していてもよい。
　また、図１１のスイッチング素子３０－２のように、イオン伝導層３３の端部の側方の下方領域３９に延在させた酸素供給層３５－２を用いてもよい。イオン伝導層３３の端部の側方の下方領域３９に酸素供給層３５－２を延在させる場合、イオン伝導層３３と第２絶縁層３７と間に介在する酸素供給層３５－２の膜厚よりも、下方領域３９に延在させた酸素供給層３５－２の膜厚の方が小さくなる。また、酸素供給層３５－２を延在させれば、イオン伝導層３３と酸素供給層３５－２とが酸化物同士であるため、イオン伝導層３３と第２絶縁層３７との間に比べて、イオン伝導層３３と酸素供給層３５－２との間の方が、密着性が高くなる。
　スイッチング素子３０は、電圧の印加、あるいは電流を流すことで、オン／オフの制御を行うことができる。例えば、スイッチング素子３０は、第１電極３１に含まれる金属から供給される金属イオンがイオン伝導層３３の内部に電界拡散する現象を利用して、オン／オフの制御を行うことができる。スイッチング素子３０は、第１電極３１と第２電極３２との間が金属架橋されると低抵抗状態（オン状態とも呼ぶ）に遷移する。また、スイッチング素子３０は、第１電極３１と第２電極３２との間の金属架橋が切断されると高抵抗状態（オフ状態とも呼ぶ）に遷移する。
　第１絶縁層３６は、基板の上に形成された絶縁膜である。第１絶縁層３６には、第１配線３２１を埋め込むための配線溝が形成される。第１絶縁層３６に形成された配線溝には、第１電極３１の本体である第１配線３２１が埋め込まれる。第１絶縁層３６は、複数の絶縁層を積層した構造であってもよい。例えば、第１絶縁層３６には、酸化ケイ素膜（ＳｉＯ膜）や炭素添加酸化ケイ素膜（ＳｉＯＣ膜）などを用いることができる。
　第２絶縁層３７は、第１電極３１および第１絶縁層３６の上に形成される。第２絶縁層３７は、第１電極３１を構成する金属の酸化を防いだり、第１絶縁層３６の内部に第１電極３１を構成する金属の拡散を防いだりする。また、第２絶縁層３７は、第２電極３２やイオン伝導層３３の加工時にエッチングストップ層として機能する。例えば、第２絶縁層３７には、炭化ケイ素膜や炭窒化ケイ素膜、窒化ケイ素膜、およびそれらの積層構造等を用いることができる。
　以上が、本実施形態のスイッチング素子３０の構成の一例についての説明である。なお、図１０に示すスイッチング素子３０の形状や構成は一例であって、種々の変形や追加を行うことができる。
　以上のように、本実施形態のスイッチング素子は、第１電極、第２電極、イオン伝導層、第１絶縁層、第２絶縁層、および酸素供給層を有する３端子型のスイッチング素子である。本実施形態の基本的な構成は、以下のとおりである。
　すなわち、第１絶縁層は、上方に開口する第１配線溝に銅を主成分とする第１配線が埋め込まれた絶縁層である。第２絶縁層は、第１絶縁層および第１配線の上面に形成され、第１絶縁層および第１配線に到達する開口部が形成される絶縁層である。第１電極は、第１配線のうち開口部から露出する部分である。酸素供給層は、第２絶縁層の上面に形成され、第２絶縁層に開口部を開口させるエッチングの際に酸素プラズマを発生させ、第２絶縁層の上面のうち少なくとも開口部の周辺に残存する。イオン伝導層は、開口部から露出する第１絶縁層および第１電極の上面、第２絶縁層の開口部の内側面、および酸素供給層の上面に形成される絶縁層である。第２電極は、イオン伝導層の上面に形成される。
　本実施形態の一態様において、酸素供給層は、イオン伝導層の端部の側方の下方領域に延在する。酸素供給層は、イオン伝導層の端部の側方の下方領域に延在する場合、イオン伝導層の端部の側方の下方領域に延在する部分よりも、イオン伝導層の下方領域の部分の方が厚い。
　本実施形態の一態様において、酸素供給層は、ケイ素を含む材料によって構成される。例えば、酸素供給層は、一酸化ケイ素、二酸化ケイ素、炭素添加酸化ケイ素、酸素添加炭化ケイ素、低誘電率炭素添加酸化ケイ素のうち少なくともいずれかを含む少なくとも一つの層によって構成される。
　例えば、第２絶縁層は、炭化ケイ素、炭窒化ケイ素および窒化ケイ素のうち少なくともいずれかを含む少なくとも一つの層によって構成される。
　本実施形態のスイッチング素子の製造方法においては、バリア絶縁層を開口させて銅配線を露出する際に、酸素ガスを導入せず、バリア絶縁層の上面に形成した少なくとも酸素とケイ素を含む絶縁膜をエッチングし、低エネルギーの酸素プラズマを発生させる。その際に発生した酸素プラズマは、銅配線の上面に残留した残渣を除去する。酸素プラズマは、銅配線が露出するまで供給され続ける必要があるため、少なくとも酸素とケイ素を含む絶縁膜は、銅配線が露出した後まで残存する。
　本実施形態によれば、銅配線のエッジの掘れ込みが抑制され、銅配線のバリアメタルとイオン伝導層との近接箇所が低減するため、イオン伝導層とバリアメタルとの間に電界が集中することが緩和される。その結果、本実施形態のスイッチング素子では、絶縁破壊電圧が高くなり、スイッチング電圧が低くなる。すなわち、本実施形態によれば、信頼性が高く、消費電力が小さいスイッチング素子を高い歩留りで製造できる。
　また、本実施形態のスイッチング素子では、銅配線表面の酸化が抑制されるため、スイッチング電圧が低くなるとともに、リーク電流が低くなる。そのため、本実施形態によれば、信頼性が高く、消費電力の小さいスイッチング素子を高い歩留りで提供できる。
　すなわち、本実施形態によれば、スイッチング電圧やリーク電流が低減され、信頼性が高く、消費電力が低い３端子型のスイッチング素子を提供できる。
　（第４の実施形態）
　次に、本発明の第４の実施形態に係るスイッチング素子について図面を参照しながら説明する。本実施形態のスイッチング素子は、第２の実施形態の半導体装置に含まれる２端子型のスイッチング素子２０に関する。
　（構成）
　図１２は、本実施形態のスイッチング素子４０の構成の一例について説明するための断面図である。図１２のように、スイッチング素子４０は、第１電極４１、第２電極４２、イオン伝導層４３、酸素供給層４５、第１絶縁層４６、第２絶縁層４７を備える。第１電極４１、第２電極４２、イオン伝導層４３、酸素供給層４５は、スイッチング素子４０を構成する。
　図１２のスイッチング素子４０は、第１の抵抗変化素子を含む２端子型のスイッチング素子（２端子スイッチとも呼ぶ）である。第１の抵抗変化素子は、第１電極４１、イオン伝導層４３、および第２電極４２によって構成される。
　第２絶縁層４７には、開口部４８が開口される。例えば、開口部４８は、深さ方向（－Ｚ方向）に向けて先細るように開口される。その場合、第２絶縁層４７に開口される開口部４８の内側面は、深さ方向に向けて先細るテーパ面を形成する。
　第１電極４１は、基板の上に積層された第１絶縁層４６に形成された配線溝に埋め込まれた多層配線層の一つである第１配線４２１の一部である。第１電極４１は、第１配線４２１の上面の一部である。
　例えば、第１電極４１は、活性電極である。その場合、第１電極４１には、イオン伝導層４３において拡散またはイオン伝導可能な金属が用いられる。第１電極４１には、銅を主成分とする金属が用いられる。第１電極４１の上部には、第２絶縁層４７が積層される。第１電極４１は、基板の上面側の視座から見て、第２絶縁層４７に開口する開口部４８において露出する。第１電極４１の露出部は、第２絶縁層４７に開口する開口部４８においてイオン伝導層４３に被覆される。
　例えば、第２電極４２は、イオン伝導層４３の上に積層される不活性電極である。その場合、第２電極４２は、第１電極４１に含まれる金属よりもイオン化しにくい材料で構成する。第２電極４２には、イオン伝導層４３において拡散やイオン伝導しにくい金属と、第１電極４１に含まれる金属と密着性の良い金属との合金を用いることが好ましい。第２電極４２の上方には、図示しない絶縁層が形成され、その絶縁層の内部には図示しないビアおよび第２配線が埋め込まれる。第２電極４２は、図示しないビアによって第２配線に接続される。
　イオン伝導層４３は、第２絶縁層４７の上に積層され、第２絶縁層４７に開口する開口部４８の内側において第１電極４１を被覆する。イオン伝導層４３の内部には、第１電極４１に含まれる金属がイオン化されて拡散する。言い換えると、イオン伝導層４３は、第１電極４１を構成する金属のイオンを伝導可能なイオン伝導層である。第１電極４１と第２電極４２との間に印加される電圧や電流を制御することによって、イオン伝導層４３の内部に拡散した金属イオンを析出させることができる。
　イオン伝導層４３は、電気抵抗が変化する膜である。イオン伝導層４３には、第１電極４１に含まれる金属から生成される金属イオンの拡散やイオン伝導などの作用により、電気抵抗が変化する材料を用いることができる。特に、スイッチング素子４０の抵抗状態を金属イオンの還元による金属の析出によって制御する場合、イオン伝導層４３には、イオン伝導可能な材料が用いられる。
　イオン伝導層４３は、開口部４８の内部領域において、第１電極４１および第１絶縁層４６の上面に接触するとともに、第１電極４１、第１絶縁層４６、第２絶縁層４７に形成されたテーパ面に接触する。また、イオン伝導層４３は、開口部４８の周辺領域において、酸素供給層４５の上面に接触する。
　酸素供給層４５は、第２絶縁層４７の上面に形成される。酸素供給層４５には、開口部４８が開口される。酸素供給層４５の上面と、開口部４８の内側面とには、イオン伝導層４３が形成される。すなわち、酸素供給層４５は、第２絶縁層４７の上面と、イオン伝導層４３の下面との間に介在する。なお、第２絶縁層４７の開口部４８には、イオン伝導層４３は配設されるが、酸素供給層４５は配設されない。
　酸素供給層４５は、開口部４８を形成する際に、酸素を供給する役割を担う。酸素供給層４５は、開口部４８を形成する際のハードマスクを兼ねてもよい。酸素供給層４５は、第２電極４２をエッチングする際に除去し尽くしてもよいが、第２絶縁層４７の上面に残存していてもよい。
　また、図１３のスイッチング素子４０－２のように、イオン伝導層４３の端部の側方の下方領域４９に延在させた酸素供給層４５－２を用いてもよい。イオン伝導層４３の端部の側方の下方領域４９に酸素供給層４５－２を延在させる場合、イオン伝導層４３と第２絶縁層４７と間に介在する酸素供給層４５－２の膜厚よりも、下方領域４９に延在させた酸素供給層４５－２の膜厚の方が小さくなる。また、下方領域４９に酸素供給層４５－２を延在させれば、イオン伝導層４３と酸素供給層４５－２とが酸化物同士であるため、イオン伝導層４３と第２絶縁層４７との間に比べて、イオン伝導層４３と酸素供給層４５－２との間の方が、密着性が高くなる。
　スイッチング素子４０は、電圧の印加、あるいは電流を流すことで、オン／オフの制御を行うことができる。例えば、スイッチング素子４０は、第１電極４１に含まれる金属から供給される金属イオンがイオン伝導層４３の内部に電界拡散する現象を利用して、オン／オフの制御を行うことができる。スイッチング素子４０は、第１電極４１と第２電極４２との間が金属架橋されると低抵抗状態（オン状態とも呼ぶ）に遷移する。また、スイッチング素子４０は、第１電極４１と第２電極４２との間の金属架橋が切断されると高抵抗状態（オフ状態とも呼ぶ）に遷移する。
　第１絶縁層４６は、基板の上に形成された絶縁膜である。第１絶縁層４６には、第１配線４２１を埋め込むための配線溝が形成される。第１絶縁層４６に形成された配線溝には、第１電極４１の本体である第１配線４２１が埋め込まれる。第１絶縁層４６は、複数の絶縁層を積層した構造であってもよい。例えば、第１絶縁層４６には、酸化ケイ素膜（ＳｉＯ膜）や炭素添加酸化ケイ素膜（ＳｉＯＣ膜）などを用いることができる。
　第２絶縁層４７は、第１電極４１および第１絶縁層４６の上に形成される。第２絶縁層４７は、第１電極４１を構成する金属の酸化を防いだり、第１絶縁層４６の内部に第１電極４１を構成する金属の拡散を防いだりする。また、第２絶縁層４７は、第２電極４２やイオン伝導層４３の加工時にエッチングストップ層として機能する。例えば、第２絶縁層４７には、炭化ケイ素膜や炭窒化ケイ素膜、窒化ケイ素膜、およびそれらの積層構造等を用いることができる。
　以上が、本実施形態のスイッチング素子４０の構成の一例についての説明である。なお、図１２に示すスイッチング素子４０の形状や構成は一例であって、種々の変形や追加を行うことができる。
　以上のように、本実施形態のスイッチング素子は、第１電極、第２電極、イオン伝導層、第１絶縁層、第２絶縁層、および酸素供給層を有する２端子型のスイッチング素子である。本実施形態の基本的な構成は、以下のとおりである。
　すなわち、第１絶縁層は、上方に開口する第１配線溝に銅を主成分とする第１配線が埋め込まれた絶縁層である。第２絶縁層は、第１絶縁層および第１配線の上面に形成され、第１絶縁層および第１配線に到達する開口部が形成される絶縁層である。第１電極は、酸素供給層は、第１配線のうち開口部から露出する部分である。第２絶縁層の上面に形成され、第２絶縁層に開口部を開口させるエッチングの際に酸素プラズマを発生させ、第２絶縁層の上面のうち少なくとも開口部の周辺に残存する。イオン伝導層は、開口部から露出する第１絶縁層および第１電極の上面、第２絶縁層の開口部の内側面、および酸素供給層の上面に形成される絶縁層である。第２電極は、イオン伝導層の上面に形成される。
　本実施形態のスイッチング素子の製造方法においては、バリア絶縁層を開口させて銅配線を露出する際に、酸素ガスを導入せず、バリア絶縁層の上面に形成した少なくとも酸素とケイ素を含む絶縁膜をエッチングし、低エネルギーの酸素プラズマを発生させる。その際に発生した酸素プラズマは、銅配線の上面に残留した残渣を除去する。酸素プラズマは、銅配線が露出するまで供給され続ける必要があるため、少なくとも酸素とケイ素を含む絶縁膜は、銅配線が露出した後まで残存する。
　本実施形態によれば、銅配線のエッジの掘れ込みが抑制され、銅配線のバリアメタルとイオン伝導層との近接箇所が低減するため、イオン伝導層とバリアメタルとの間に電界が集中することが緩和される。その結果、本実施形態のスイッチング素子では、絶縁破壊電圧が高くなり、スイッチング電圧が低くなる。すなわち、本実施形態によれば、信頼性が高く、消費電力が小さいスイッチング素子を高い歩留りで製造できる。
　また、本実施形態のスイッチング素子では、銅配線表面の酸化が抑制されるため、スイッチング電圧が低くなるとともに、リーク電流が低くなる。そのため、本実施形態によれば、信頼性が高く、消費電力の小さいスイッチング素子を高い歩留りで提供できる。
　すなわち、本実施形態によれば、スイッチング電圧やリーク電流が低減され、信頼性が高く、消費電力が低い２端子型のスイッチング素子を提供できる。
　第１～第４の実施形態に係るスイッチング素子は、不揮発性スイッチング素子として利用できる。特に、第１～第４の実施形態に係るスイッチング素子は、プログラマブルロジックやメモリ等の電子デバイスを構成する不揮発性スイッチング素子として好適に利用できる。
　以上、実施形態を参照して本発明を説明してきたが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２０１９年１月８日に出願された日本出願特願２０１９－００１３５５を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　１、２　　半導体装置
　１０、２０、３０、４０　　スイッチング素子
　１１、２１　　絶縁積層体
　１２、２２　　多層配線層
　３１、４１　　第１電極
　３２、４２　　第２電極
　３３、４３　　イオン伝導層
　３５、４５　　酸素供給層
　３６、４６　　第１絶縁層
　３７、４７　　第２絶縁層
　１０１、２０１　　第１電極
　１０２、２０２　　第２電極
　１０２ａ、２０２ａ　　下部第２電極
　１０２ｂ、２０２ｂ　　上部第２電極
　１０３、２０３　　イオン伝導層
　１０３ａ、２０３ａ　　第１イオン伝導層
　１０３ｂ、２０３ｂ　　第２イオン伝導層
　１０４、２０４　　ハードマスク層
　１０４ａ、２０４ａ　　第１ハードマスク層
　１０４ｂ、２０４ｂ　　第２ハードマスク層
　１０５、２０５　　酸素供給層
　１１１、２１１　　層間絶縁層
　１１２、２１２　　Ｌｏｗ－ｋ層
　１１３、２１３　　層間絶縁層
　１１４、２１４　　バリア絶縁層
　１１５、２１５　　保護絶縁層
　１１６、２１６　　層間絶縁層
　１１７、２１７　　Ｌｏｗ－ｋ層
　１１８、２１８　　層間絶縁層
　１１９、２１９　　バリア絶縁層
　１２１ａ、１２１ｂ、１２１ｃ、２２１ａ、２２１ｃ　　第１配線
　１２２ａ、１２２ｂ、１２２ｃ、２２２ａ、２２２ｃ　　第１バリアメタル
　１２３ａ、１２３ｂ、２２３ａ、２２３ｂ　　第２バリアメタル
　１２４ａ、１２４ｂ、２２４ａ、２２４ｂ　　第２配線
　１２５ａ、１２５ｂ、２２５ａ、２２５ｂ　　ビア
　３２１、４２１　　第１配線

Claims (10)

  1. 　上方に開口する第１配線溝に銅を主成分とする第１配線が埋め込まれた第１絶縁層と、
    　前記第１絶縁層および前記第１配線の上面に形成され、前記第１絶縁層および前記第１配線に到達する開口部が形成される第２絶縁層と、
    　前記第１配線のうち前記開口部から露出する部分である第１電極と、
    　前記第２絶縁層の上面に形成され、前記第２絶縁層に前記開口部を開口させるエッチングの際に酸素プラズマを発生させ、前記第２絶縁層の上面のうち少なくとも前記開口部の周辺に残存する酸素供給層と、
    　前記開口部から露出する前記第１絶縁層および前記第１電極の上面、前記第２絶縁層の前記開口部の内側面、および前記酸素供給層の上面に形成されるイオン伝導層と、
    　前記イオン伝導層の上面に形成される第２電極と、を有するスイッチング素子。
  2. 　前記酸素供給層は、前記イオン伝導層の端部の側方の下方領域に延在する請求項１に記載のスイッチング素子。
  3. 　前記酸素供給層は、前記イオン伝導層の端部の側方の下方領域に延在する部分よりも、前記イオン伝導層の下方領域の部分の方が厚い請求項２に記載のスイッチング素子。
  4. 　前記酸素供給層は、ケイ素を含む材料によって構成される請求項１乃至３のいずれか一項に記載のスイッチング素子。
  5. 　前記酸素供給層は、
    　一酸化ケイ素、二酸化ケイ素、炭素添加酸化ケイ素、酸素添加炭化ケイ素、低誘電率炭素添加酸化ケイ素のうち少なくともいずれかを含む少なくとも一つの層によって構成される請求項１乃至３のいずれか一項に記載のスイッチング素子。
  6. 　前記第２絶縁層は、炭化ケイ素、炭窒化ケイ素および窒化ケイ素のうち少なくともいずれかを含む少なくとも一つの層によって構成される請求項１乃至５のうちいずれか一項に記載のスイッチング素子。
  7. 　前記イオン伝導層は、
    　前記開口部から露出する前記第１絶縁層および前記第１電極の上面、前記第２絶縁層の前記開口部の内側面、および前記酸素供給層の上面に形成され、金属酸化物を主成分とする材料によって構成される第１イオン伝導層と、
    　前記第１イオン伝導層の上面に形成され、少なくともケイ素、酸素および炭素を含む材料によって構成される第２イオン伝導層とを有する請求項１乃至６のいずれか一項に記載のスイッチング素子。
  8. 　請求項１乃至７のいずれか一項に記載のスイッチング素子と、
    　前記第１絶縁層が上面に形成される基板と、
    　前記スイッチング素子および前記第２絶縁層の上方を被覆する保護絶縁層と、
    　前記保護絶縁層の上方に形成され、前記第２電極と電気的に接続される第２配線が埋め込まれる第２配線溝が形成される第３絶縁層と、
    　前記第３絶縁層および前記第２配線の上面を被覆する第４絶縁層と、
    　少なくとも前記第１配線と前記第２配線とを有する多層配線層と、を備え、
    　前記スイッチング素子は、
    　前記イオン伝導層の上面に形成され、前記第２配線溝が貫通する少なくとも一層のハードマスク層をさらに有し、
    　前記第１絶縁層は、
    　前記基板の上面に形成される第１層間絶縁層と、
    　前記第１層間絶縁層の上面に形成され、前記第１配線溝が貫通する第１低誘電率層間絶縁層と、
    　前記第１低誘電率層間絶縁層の上面に形成され、前記第１配線溝が貫通する第２層間絶縁層と、を有し、
    　前記第３絶縁層は、
    　前記保護絶縁層の上面に形成され、前記第２配線溝が貫通する第３層間絶縁層と、
    　前記第３層間絶縁層の上面に形成され、前記第２配線溝が貫通する第２低誘電率層間絶縁層と、
    　前記第２低誘電率層間絶縁層の上面に形成され、前記第２配線溝が貫通する第４層間絶縁層と、を有し、
    　前記多層配線層は、
    　前記第２配線と前記第２電極とを電気的に接続するビアと、
    　前記第１配線溝の内面を被覆し、内側に前記第１配線が埋め込まれる第１バリアメタルと、
    　前記第２配線溝の内面を被覆し、内側下部に前記ビアが埋め込まれ、内側上部に前記第２配線が埋め込まれる第２バリアメタルと、をさらに有する半導体装置。
  9. 　上方に開口する第１配線溝に銅を主成分とする第１配線が埋め込まれた第１絶縁層の上面に第２絶縁層を形成し、
    　前記第２絶縁層および前記第１配線の上面に酸素供給層を形成し、
    　前記酸素供給層をパターニングし、
    　パターニングされた前記酸素供給層をハードマスクとしてドライエッチングすることによって、前記第２絶縁層および前記第１配線の上面に到達する開口部を前記第２絶縁層に開口させ、
    　前記酸素供給層をドライエッチングすることによって発生する酸素プラズマによって、前記開口部から露出する前記第１配線の表面の残渣を除去し、
    　前記開口部から露出する前記第１絶縁層および前記第１配線の上面、前記第２絶縁層の前記開口部の内側面、および前記酸素供給層の上面にイオン伝導層を形成し、
    　前記イオン伝導層の上面に第２電極を形成するスイッチング素子の製造方法。
  10. 　前記第２電極の上面に少なくとも一層のハードマスク層を形成し、
    　スイッチング素子をパターニングするためのフォトレジストを前記ハードマスク層の上面に形成し、
    　前記フォトレジストをマスクとして、前記ハードマスク層をドライエッチングしてから前記フォトレジストを除去し、
    　前記イオン伝導層の端部の側方の下方領域に前記酸素供給層を残存させるように、前記ハードマスク層をマスクとして、前記第２電極、前記イオン伝導層、および前記酸素供給層を連続的にドライエッチングする請求項９に記載のスイッチング素子の製造方法。
PCT/JP2020/000129 2019-01-08 2020-01-07 スイッチング素子およびその製造方法 WO2020145253A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020565152A JPWO2020145253A1 (ja) 2019-01-08 2020-01-07 スイッチング素子およびその製造方法
US17/421,418 US20220123210A1 (en) 2019-01-08 2020-01-07 Switching Element and Method for Manufacturing Same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-001355 2019-01-08
JP2019001355 2019-01-08

Publications (1)

Publication Number Publication Date
WO2020145253A1 true WO2020145253A1 (ja) 2020-07-16

Family

ID=71520501

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/000129 WO2020145253A1 (ja) 2019-01-08 2020-01-07 スイッチング素子およびその製造方法

Country Status (3)

Country Link
US (1) US20220123210A1 (ja)
JP (1) JPWO2020145253A1 (ja)
WO (1) WO2020145253A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197561A (ja) * 2012-03-23 2013-09-30 National Institute For Materials Science アルミニウム酸化物層を抵抗変化層に用いた抵抗変化型メモリ素子
JP2015111712A (ja) * 2009-11-11 2015-06-18 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
JP2017107911A (ja) * 2015-12-07 2017-06-15 日本電気株式会社 抵抗変化素子、半導体装置、及び半導体装置の製造方法
JP2018174227A (ja) * 2017-03-31 2018-11-08 日本電気株式会社 銅配線層内への抵抗変化素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059028B2 (en) * 2009-06-25 2015-06-16 Nec Corporation Semiconductor device and method for manufacturing same
WO2014208050A1 (ja) * 2013-06-27 2014-12-31 日本電気株式会社 スイッチング素子とその製造方法および半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111712A (ja) * 2009-11-11 2015-06-18 日本電気株式会社 抵抗変化素子、半導体装置、および抵抗変化素子の形成方法
JP2013197561A (ja) * 2012-03-23 2013-09-30 National Institute For Materials Science アルミニウム酸化物層を抵抗変化層に用いた抵抗変化型メモリ素子
JP2017107911A (ja) * 2015-12-07 2017-06-15 日本電気株式会社 抵抗変化素子、半導体装置、及び半導体装置の製造方法
JP2018174227A (ja) * 2017-03-31 2018-11-08 日本電気株式会社 銅配線層内への抵抗変化素子の製造方法

Also Published As

Publication number Publication date
US20220123210A1 (en) 2022-04-21
JPWO2020145253A1 (ja) 2021-11-18

Similar Documents

Publication Publication Date Title
JP6428860B2 (ja) スイッチング素子およびスイッチング素子の製造方法
US10256400B2 (en) Semiconductor device and method of manufacturing the same
JP5692297B2 (ja) 半導体装置及びその製造方法
US8586958B2 (en) Switching element and manufacturing method thereof
US10340452B2 (en) Variable resistance element, semiconductor device, and manufacturing method of semiconductor device
US9059402B2 (en) Resistance-variable element and method for manufacturing the same
JP5895932B2 (ja) 抵抗変化素子、それを含む半導体装置およびそれらの製造方法
US10923534B2 (en) Rectifying element and switching element having the rectifying element
JP5493703B2 (ja) スイッチング素子およびスイッチング素子を用いた半導体装置
JP5807789B2 (ja) スイッチング素子、半導体装置およびそれぞれの製造方法
WO2020145253A1 (ja) スイッチング素子およびその製造方法
WO2019203169A1 (ja) 半導体装置
WO2012074131A1 (ja) 半導体装置及びその製造方法
WO2016157820A1 (ja) スイッチング素子、半導体装置、及びスイッチング素子の製造方法
US10797105B2 (en) Semiconductor device and method for producing semiconductor device
JP2019047003A (ja) 抵抗変化素子と半導体装置および製造方法
WO2014050198A1 (ja) スイッチング素子およびスイッチング素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20738297

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020565152

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20738297

Country of ref document: EP

Kind code of ref document: A1